JPS60220402A - リミツタ装置 - Google Patents
リミツタ装置Info
- Publication number
- JPS60220402A JPS60220402A JP59076980A JP7698084A JPS60220402A JP S60220402 A JPS60220402 A JP S60220402A JP 59076980 A JP59076980 A JP 59076980A JP 7698084 A JP7698084 A JP 7698084A JP S60220402 A JPS60220402 A JP S60220402A
- Authority
- JP
- Japan
- Prior art keywords
- output
- control signal
- result
- value
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は９例えば機器を過電圧による破壊がら防止す
るための電圧リミッタなどに使用されるリミッタ装置、
特にそのディジタル信号段階においてリミット値を制御
する装置に関するものである。
るための電圧リミッタなどに使用されるリミッタ装置、
特にそのディジタル信号段階においてリミット値を制御
する装置に関するものである。
一般に２種類の２進数を演算器により演算した場合その
演算器より出力された値がある範囲以外またはある範囲
以外の値をこえるのを防止する方法としては、演算器に
入力される２種類の２進数の値について演算後の値があ
る範囲をこえないようにあらかじめ管理するか、または
演算後の値を受け取る側でソフトウェア的に処理する方
法が取られていた。
演算器より出力された値がある範囲以外またはある範囲
以外の値をこえるのを防止する方法としては、演算器に
入力される２種類の２進数の値について演算後の値があ
る範囲をこえないようにあらかじめ管理するか、または
演算後の値を受け取る側でソフトウェア的に処理する方
法が取られていた。
しかるに上記従来装置の前者においては演算器の出力値
がある範囲をこえないように入力される２種類の２進数
をモニタしておく必要があり、また後者においては演算
器から出力される値をソフト的に管理しなければならず
、ソフト処理を行うだめの遅延時間が必要となり、２種
類の２進数を与えてから演算結果が出力されるまでの時
間が多くかかるという欠点があった。
がある範囲をこえないように入力される２種類の２進数
をモニタしておく必要があり、また後者においては演算
器から出力される値をソフト的に管理しなければならず
、ソフト処理を行うだめの遅延時間が必要となり、２種
類の２進数を与えてから演算結果が出力されるまでの時
間が多くかかるという欠点があった。
この発明は、かかる欠点を改善する目的でなされたもの
で演算器の後に演算器の出力する演算結果と外部から与
えられた第１の制御信号とを比較する第１の比較器と、
上記演算器の出力する演算結果と外部から与えられた第
２の制御信号とを比較する第２の比較器と、この２つの
比較器からそれぞれ出力される出力信号で前記演算器か
ら出力される演算結果または前記第１の制御信号または
前記第２の制御信号の内のどれかひとつのみを切換え出
力する選択器を設けることによシ入力される２種類の２
進数の演算前の管理が不用であり。
で演算器の後に演算器の出力する演算結果と外部から与
えられた第１の制御信号とを比較する第１の比較器と、
上記演算器の出力する演算結果と外部から与えられた第
２の制御信号とを比較する第２の比較器と、この２つの
比較器からそれぞれ出力される出力信号で前記演算器か
ら出力される演算結果または前記第１の制御信号または
前記第２の制御信号の内のどれかひとつのみを切換え出
力する選択器を設けることによシ入力される２種類の２
進数の演算前の管理が不用であり。
また２種類の２進数を与えてから結果が出力されるまで
の遅延時間が短く、また入力される２種類の制御信号の
値をそれぞれ変えることにより出力可能な値の範囲を任
意に設定することのできるリミッタ装置を提案するもの
である。
の遅延時間が短く、また入力される２種類の制御信号の
値をそれぞれ変えることにより出力可能な値の範囲を任
意に設定することのできるリミッタ装置を提案するもの
である。
第１図はこの発明の一実施例を示すブロック図であり、
（イ）および（ロ）は入力される２種類の２進数。
（イ）および（ロ）は入力される２種類の２進数。
（ハ）およびに）は出力する演算結果の範囲を決定する
第１の制御信号および第２の制御信号、（ホ）は本装置
より出力される出力信号、（１）は２種類の２進数（イ
）および（→を入力し、その演算結果を出力する演算器
ｔ （２ａ）および（２ｂ）は演算器（１）の出力する
演算結果と第１の制御信号Ｑ→とを、また演算器（１）
の出力する演算結果と第２の制御信号に）とをそれぞれ
比較する比較器、（３）は比較器（２ａ）および（２ｂ
）より出力される出力信号の論理の状態罠より演算器（
１）の出力する演算結果または第１の制御信号０うまだ
は第２の制御信号に）のうちのひとつだけを切換え出力
する選択器である。
第１の制御信号および第２の制御信号、（ホ）は本装置
より出力される出力信号、（１）は２種類の２進数（イ
）および（→を入力し、その演算結果を出力する演算器
ｔ （２ａ）および（２ｂ）は演算器（１）の出力する
演算結果と第１の制御信号Ｑ→とを、また演算器（１）
の出力する演算結果と第２の制御信号に）とをそれぞれ
比較する比較器、（３）は比較器（２ａ）および（２ｂ
）より出力される出力信号の論理の状態罠より演算器（
１）の出力する演算結果または第１の制御信号０うまだ
は第２の制御信号に）のうちのひとつだけを切換え出力
する選択器である。
上記のように構成された装置において与えられた２種類
の２進数（イ）および（ロ）は演算器（１）により演算
されそれぞれのディジタル量に対応した演算結果となっ
て出力される。この演算結果と第１の制御信号（ハ）と
を入力した第１の比較器（２ａ）は与えられた各々のデ
ィジタル量の比較を行い第１の制御信号（ハ）が演算器
（１）の出力する演算結果より太きい時だけ出力端子に
論理”１″が出力される。−力演算器（１）の出力する
演算結果と第２の制御信号に）とを入力した第２の比較
器（２ｂ）は与えられた各々のディジタル量の比較を行
い第２の制御信号に）が演算器（１）の出力する演算結
果より小さい時だけ出力端子に論理１１”が出力される
。上記２つの比較器（２ａ）および（２ｂ）の出力信号
の状態にょシ選択器（３）は第１の制御信号（ハ）の値
が演算器（１）の出力する演算結果の値よシ大きい場合
つまシ第１の比較器（２ａ）の出力が論理”ｌ”で第２
の比較器（２ｂ）の出方が論理°０″の時は入力された
比較器（１）の出力する演算結果および第１の制御信号
（ハ）および第２の制御信号に）のうち第１の制御信号
（ハ）の示す値を出力する。また第２の制御信号に）の
値が演算器（１）の出力する演算結果の値よシ小さい場
合っまシ第１の比較器（２ａ）の出力が論理”０″第２
の比較器（２ｂ）の出力が論理゛１”の時は入力された
上記３種類の信号の中から第２の制御信号（ホ）の示す
値を出力する。
の２進数（イ）および（ロ）は演算器（１）により演算
されそれぞれのディジタル量に対応した演算結果となっ
て出力される。この演算結果と第１の制御信号（ハ）と
を入力した第１の比較器（２ａ）は与えられた各々のデ
ィジタル量の比較を行い第１の制御信号（ハ）が演算器
（１）の出力する演算結果より太きい時だけ出力端子に
論理”１″が出力される。−力演算器（１）の出力する
演算結果と第２の制御信号に）とを入力した第２の比較
器（２ｂ）は与えられた各々のディジタル量の比較を行
い第２の制御信号に）が演算器（１）の出力する演算結
果より小さい時だけ出力端子に論理１１”が出力される
。上記２つの比較器（２ａ）および（２ｂ）の出力信号
の状態にょシ選択器（３）は第１の制御信号（ハ）の値
が演算器（１）の出力する演算結果の値よシ大きい場合
つまシ第１の比較器（２ａ）の出力が論理”ｌ”で第２
の比較器（２ｂ）の出方が論理°０″の時は入力された
比較器（１）の出力する演算結果および第１の制御信号
（ハ）および第２の制御信号に）のうち第１の制御信号
（ハ）の示す値を出力する。また第２の制御信号に）の
値が演算器（１）の出力する演算結果の値よシ小さい場
合っまシ第１の比較器（２ａ）の出力が論理”０″第２
の比較器（２ｂ）の出力が論理゛１”の時は入力された
上記３種類の信号の中から第２の制御信号（ホ）の示す
値を出力する。
また第１の制御信号（ハ）の値が演算器（１）の出力す
る演算結果の値よシ小さい時、っまシ第１の比較器（２
ａ）の出力が論理”０”であり、第２の制御信号に）の
値が演算器（１）の出力する演算結果より大きい時。
る演算結果の値よシ小さい時、っまシ第１の比較器（２
ａ）の出力が論理”０”であり、第２の制御信号に）の
値が演算器（１）の出力する演算結果より大きい時。
つまり第２の比較器（２ｂ）の出力が論理゛０”の時は
入力された上記３種類の中から演算器（１）の出力する
値をそのまま出力する。なお第１の制御信号（ハ）の値
が演算器（１）の出力する演算結果の値よシ大きい時、
つまり第１の比較器（２ａ）の出力が論理−１”で第２
の制御信号に）の値が演算器（１）の出方する演算結果
よシ小さい時、っまシ第２の比較器（２ｂ）の出力が論
理＠１”の時は入力された上記３種類の中からどれかひ
とつだけの値が出力される。（この場合はどの値が出力
されても同じ値になる）第２図は上記一実施例においで
ある範囲以外の値が出力されるのを防止する場合を示す
図であるが１図中ａは第１の制御信号（ハ）の示す値、
ｂは第２の制御信号に）の示す値である。
入力された上記３種類の中から演算器（１）の出力する
値をそのまま出力する。なお第１の制御信号（ハ）の値
が演算器（１）の出力する演算結果の値よシ大きい時、
つまり第１の比較器（２ａ）の出力が論理−１”で第２
の制御信号に）の値が演算器（１）の出方する演算結果
よシ小さい時、っまシ第２の比較器（２ｂ）の出力が論
理＠１”の時は入力された上記３種類の中からどれかひ
とつだけの値が出力される。（この場合はどの値が出力
されても同じ値になる）第２図は上記一実施例においで
ある範囲以外の値が出力されるのを防止する場合を示す
図であるが１図中ａは第１の制御信号（ハ）の示す値、
ｂは第２の制御信号に）の示す値である。
第２図に示すように第１の制御信号（ハ）および第２の
制御信号に）の示す値をそれぞれａ、ｂとし。
制御信号に）の示す値をそれぞれａ、ｂとし。
その関係をａ ＞ ｂとした場合けａより大きい値とｂ
よシ小さい値は出力されず２選択器（３）より出ヵされ
る出力信号（ホ）の値をＣとすると出力される値Ｃの範
囲はａ≧Ｃ≧ｂで示される。
よシ小さい値は出力されず２選択器（３）より出ヵされ
る出力信号（ホ）の値をＣとすると出力される値Ｃの範
囲はａ≧Ｃ≧ｂで示される。
また第３図は上記第２図に示す一実施例においである範
囲以内の値が出力されるのを防止する場合を示す図であ
るが第３図に示すように第２図と同様に第１の制御信号
（ハ）および第２の制御信号に）の示す値をそれぞれａ
、ｂとし、その関係をａくｂとした場合は選択器（３）
よシ出力される出力信号（ホ）の値を第２図同様Ｃとす
ると出力される値Ｃの範囲はＣ≦ａ、ｃ≧ｂで示される
。゛ 〔発明の効果〕 この発明は以上説明したとおり、演算器で演算した結果
と与えられた制御信号とを比較器で比較した結果出力さ
れる切換信号で選択器により演算器の出力する演算結果
または第１の制御信号または第２の制御信号の３種類の
中どれかひとつを切り換えることにより、外部から任意
にリミット範囲が設定でき、また演算器へ入力を与えて
から出力信号が出力されるまでの遅延時間の少いある範
囲以外、または、ある範囲以内の値が出力されるのを防
止するリミッタ装置を実現できる効果がある。
囲以内の値が出力されるのを防止する場合を示す図であ
るが第３図に示すように第２図と同様に第１の制御信号
（ハ）および第２の制御信号に）の示す値をそれぞれａ
、ｂとし、その関係をａくｂとした場合は選択器（３）
よシ出力される出力信号（ホ）の値を第２図同様Ｃとす
ると出力される値Ｃの範囲はＣ≦ａ、ｃ≧ｂで示される
。゛ 〔発明の効果〕 この発明は以上説明したとおり、演算器で演算した結果
と与えられた制御信号とを比較器で比較した結果出力さ
れる切換信号で選択器により演算器の出力する演算結果
または第１の制御信号または第２の制御信号の３種類の
中どれかひとつを切り換えることにより、外部から任意
にリミット範囲が設定でき、また演算器へ入力を与えて
から出力信号が出力されるまでの遅延時間の少いある範
囲以外、または、ある範囲以内の値が出力されるのを防
止するリミッタ装置を実現できる効果がある。
第１図はこの発明の一実施例を示すブロック図。
第２図は第１図に示される一実施例により、ある範囲以
外の値が出力されるのを防止する場合について説明した
図、第３図は第１図に示される一実施例により、ある範
囲以内の値が出力されるのを防止する場合について説明
した図である。 図中（１）は演算器、 （２ａ）は第１の比較器、 （
２ｂ）は第２の比較器、（３）は選択器、（イ）および
（ロ）は入力された２種類の２進数、（ハ）は第１の制
御信号、に）は第２の制御信号、（ホ）は出力信号、ａ
は第１の制御信号（ハ）の示す値、ｂは第２の制御信号
に）の示す値。 Ｃは出力信号（ホ）の示す値である。なお図中同一符号
は同一または相当部分を示す。 代理人大岩増雄 第２図 第３図
外の値が出力されるのを防止する場合について説明した
図、第３図は第１図に示される一実施例により、ある範
囲以内の値が出力されるのを防止する場合について説明
した図である。 図中（１）は演算器、 （２ａ）は第１の比較器、 （
２ｂ）は第２の比較器、（３）は選択器、（イ）および
（ロ）は入力された２種類の２進数、（ハ）は第１の制
御信号、に）は第２の制御信号、（ホ）は出力信号、ａ
は第１の制御信号（ハ）の示す値、ｂは第２の制御信号
に）の示す値。 Ｃは出力信号（ホ）の示す値である。なお図中同一符号
は同一または相当部分を示す。 代理人大岩増雄 第２図 第３図
Claims (1)
- 与えられた２種類の２進数を演算した結果、ある範囲以
外、またはある範囲以内の値が出力されるのを防止する
装置において、入力された上記２種類の２進数の演算を
行いその結果を出力する演算器と、この演算器の出力信
号と２進数からなる第１の制御信号とを比較し、その結
果を出力する第１の比較器と、上記演算器の出力信号と
第２の制御信号とを比較し、その結果を出力する第２の
比較器と、入力された上記演算器の出力信号と上記第１
の制御信号と上記第２の制御信号の内のひとつだけを上
記第１および第２の比較器よシ出力される切換信号で選
択し切り換え出力する選択器とを備えたことを特徴とす
るリミッタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076980A JPS60220402A (ja) | 1984-04-17 | 1984-04-17 | リミツタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076980A JPS60220402A (ja) | 1984-04-17 | 1984-04-17 | リミツタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60220402A true JPS60220402A (ja) | 1985-11-05 |
Family
ID=13620924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59076980A Pending JPS60220402A (ja) | 1984-04-17 | 1984-04-17 | リミツタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60220402A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0660226A2 (en) * | 1993-12-27 | 1995-06-28 | Nec Corporation | Limiter circuit |
-
1984
- 1984-04-17 JP JP59076980A patent/JPS60220402A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0660226A2 (en) * | 1993-12-27 | 1995-06-28 | Nec Corporation | Limiter circuit |
| EP0660226A3 (en) * | 1993-12-27 | 1995-07-19 | Nec Corporation | Limiter circuit |
| US5504697A (en) * | 1993-12-27 | 1996-04-02 | Nec Corporation | Limiter circuit producing data by use of comparison in effective digit number of data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0345819B1 (en) | Overflow correction circuit | |
| KR840003564A (ko) | 분할요구 버스에 호출을 할당하기 위한 시스템 | |
| US4648059A (en) | N-bit magnitude comparator | |
| JPS60220402A (ja) | リミツタ装置 | |
| US4360782A (en) | Maximum frequency detector | |
| US6272585B1 (en) | Multiple interrupt handling method and apparatus | |
| US5471156A (en) | Device and method for binary-multilevel operation | |
| Fristedt et al. | The packing measure of a general subordinator | |
| US4737925A (en) | Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions | |
| JPS60220401A (ja) | リミツタ装置 | |
| JPH07118654B2 (ja) | 算術演算装置 | |
| JP2950571B2 (ja) | スクランブラ／ディスクランブラ | |
| JPS6139129A (ja) | リミツタ装置 | |
| JPS6184782A (ja) | リミツタ装置 | |
| JP2723614B2 (ja) | ディジタル制御位相同期発振器の自走周波数制御方式 | |
| KR950010822B1 (ko) | 다치논리와 2치논리의 배타적 논리합 연산기 및 연산방법 | |
| JP2600357B2 (ja) | デジタル信号処理装置 | |
| JPH0799808B2 (ja) | 算術論理演算装置 | |
| JPS62105232A (ja) | リミツタ装置 | |
| JPS62113246A (ja) | シグナルプロセサの動作監視装置 | |
| US2841708A (en) | Electronic logical circuits | |
| SU691880A1 (ru) | Устройство дл воспроизведени функций двух переменных | |
| JPH0325527A (ja) | デイジタル信号処理装置 | |
| JPH0784755A (ja) | デジタル信号処理装置 | |
| JPS62113245A (ja) | シグナルプロセサの動作監視装置 |