JPS60220401A - リミツタ装置 - Google Patents
リミツタ装置Info
- Publication number
- JPS60220401A JPS60220401A JP59076979A JP7697984A JPS60220401A JP S60220401 A JPS60220401 A JP S60220401A JP 59076979 A JP59076979 A JP 59076979A JP 7697984 A JP7697984 A JP 7697984A JP S60220401 A JPS60220401 A JP S60220401A
- Authority
- JP
- Japan
- Prior art keywords
- output
- arithmetic unit
- control signal
- comparator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は２例えば機器を過電圧による破壊から防止す
るための電圧リミッタなどに使用されるリミッタ装置、
特にそのディジタル信号段階においてリミット値を制御
する装置に関するものである。
るための電圧リミッタなどに使用されるリミッタ装置、
特にそのディジタル信号段階においてリミット値を制御
する装置に関するものである。
一般に２種類の２進数を演算器によシ演算した場合その
演算器よシ出力された値がある一定値以上またはある一
定値以下の値をこえるのを防止する方法としては、演算
器に入力される２種類の２進数の値について演算後の値
が一定値をこえないようにあらかじめ管理するか、また
は演算後の値を受け取る側でソフトウェア的に処理する
方法が取られていた。
演算器よシ出力された値がある一定値以上またはある一
定値以下の値をこえるのを防止する方法としては、演算
器に入力される２種類の２進数の値について演算後の値
が一定値をこえないようにあらかじめ管理するか、また
は演算後の値を受け取る側でソフトウェア的に処理する
方法が取られていた。
しかるに上記従来の装置の前者においては演算器の出力
値がある一定値をこえないように、入力される２種類の
２進数をモニタしておく必要があシ、また後者において
は演算器から出力される値をソフト的に管理しなければ
ならないだめにソフト処理を行うための遅延時間が必要
となシ、２種類の２進数を与えてから演算結果が出力さ
れるまでの時間が多くかかるという欠点があった。
値がある一定値をこえないように、入力される２種類の
２進数をモニタしておく必要があシ、また後者において
は演算器から出力される値をソフト的に管理しなければ
ならないだめにソフト処理を行うための遅延時間が必要
となシ、２種類の２進数を与えてから演算結果が出力さ
れるまでの時間が多くかかるという欠点があった。
この発明は、かかる欠点を改善する目的でなされたもの
で演算器の後に演算器出力と信号と外部から与えられた
制御信号とを比較し、その結果を出力する比較器と、こ
の比較器の出力信号で前記演算器出力または前記制御信
号のどちらかを切り換える選択器を設けることにより入
力される２種類の２進数の管理が不用で遅延時間が短く
、また入力される制御信号の値を変えることによりリミ
ット値を任意に設定することのできるリミッタ装置を提
案するものである。
で演算器の後に演算器出力と信号と外部から与えられた
制御信号とを比較し、その結果を出力する比較器と、こ
の比較器の出力信号で前記演算器出力または前記制御信
号のどちらかを切り換える選択器を設けることにより入
力される２種類の２進数の管理が不用で遅延時間が短く
、また入力される制御信号の値を変えることによりリミ
ット値を任意に設定することのできるリミッタ装置を提
案するものである。
図はこの発明の一実施例を示すブロック図であり、（イ
）および（ロ）は入力される２種類の２進数、（ハ）は
演算出力の上限または下限の値を制御する制御信号、（
ハ）はこの装置よ多出力される出力信号、（１）は２種
類の２進数（イ）および（ロ）を入力し、その演算結果
を出力する演算器、（２）は上記演算器（１）の出力信
号と上記制御信号（ハ）とを入力し、この両者の大小を
比較し、その結果を出力する比較器、（３）は上記演算
器（１）の出力信号と、上記制御信号（ハ）と、上記比
較器（２）の出力信号とを入力し、上記比較器（２）の
出力信号によシ上記演算器（１）の出力信号または上記
制御信号（ハ）のどちらか一方を選択し出力する選択器
である。
）および（ロ）は入力される２種類の２進数、（ハ）は
演算出力の上限または下限の値を制御する制御信号、（
ハ）はこの装置よ多出力される出力信号、（１）は２種
類の２進数（イ）および（ロ）を入力し、その演算結果
を出力する演算器、（２）は上記演算器（１）の出力信
号と上記制御信号（ハ）とを入力し、この両者の大小を
比較し、その結果を出力する比較器、（３）は上記演算
器（１）の出力信号と、上記制御信号（ハ）と、上記比
較器（２）の出力信号とを入力し、上記比較器（２）の
出力信号によシ上記演算器（１）の出力信号または上記
制御信号（ハ）のどちらか一方を選択し出力する選択器
である。
このように構成されたリミッタ装置において与えられた
２種類の２進数（イ）および（ロ）は演算器（１）によ
シ演算されそれぞれのディジタル量に対応した演算結果
となって出力される。この演算結果と制御信号（ハ）と
を入力した比較器（２）は与えられた各々のディジタル
量の比較を行い制御信号（ハ）が演算器（１）の出力す
る演算結果よシ大きい時だけ出力端子に論理”１″が出
力される。この比較器（２）の出力と上記演算器（１）
の出力する演算結果と上記制御信号（ハ）とが与えられ
た選択器（３）は比較器（２）の出力信号が論理“１”
の時は制御信号の値を、また比較器（２）の出力信号が
論理”０”の時は演算器（１）の出力する演算結果をそ
れぞれ選択し出力する。従って制御信号（ハ）の示すデ
ィジタル量以上の値が演算器（１）の出力する演算結果
にあられれだ時は制御信号（ハ）の値が選択器（３）よ
多出力され制御信号（ハ）が示すディジタル量より大き
い値は出力されなくなる。
２種類の２進数（イ）および（ロ）は演算器（１）によ
シ演算されそれぞれのディジタル量に対応した演算結果
となって出力される。この演算結果と制御信号（ハ）と
を入力した比較器（２）は与えられた各々のディジタル
量の比較を行い制御信号（ハ）が演算器（１）の出力す
る演算結果よシ大きい時だけ出力端子に論理”１″が出
力される。この比較器（２）の出力と上記演算器（１）
の出力する演算結果と上記制御信号（ハ）とが与えられ
た選択器（３）は比較器（２）の出力信号が論理“１”
の時は制御信号の値を、また比較器（２）の出力信号が
論理”０”の時は演算器（１）の出力する演算結果をそ
れぞれ選択し出力する。従って制御信号（ハ）の示すデ
ィジタル量以上の値が演算器（１）の出力する演算結果
にあられれだ時は制御信号（ハ）の値が選択器（３）よ
多出力され制御信号（ハ）が示すディジタル量より大き
い値は出力されなくなる。
ところで上記説明では上限を制御するリミッタ装置につ
いて述べたが比較器（２）の出力端子を制御信号（ハ）
が演算器（１）の出力する演算結果より小さい時だけ出
力端子に論理６エ”が出力するようにした場合は上限を
制御するリミッタ装置のみならず下限を制御するリミッ
タ装置にも利用できることはあきらかである。
いて述べたが比較器（２）の出力端子を制御信号（ハ）
が演算器（１）の出力する演算結果より小さい時だけ出
力端子に論理６エ”が出力するようにした場合は上限を
制御するリミッタ装置のみならず下限を制御するリミッ
タ装置にも利用できることはあきらかである。
この発明は以上説明したとおシ、演算器で演算した結果
と与えられた制御信号とを比較器で比較した結果出力さ
れる信号で選択器により演算器出力信号または制御信号
のどちらか一方を切り換えることによシ外部から任意に
リミット値が設定でき、また入力信号を与えてから出力
信号が出力されるまでの遅延時間の短い上限または下限
リミッタ装置を実現できる効果がある。
と与えられた制御信号とを比較器で比較した結果出力さ
れる信号で選択器により演算器出力信号または制御信号
のどちらか一方を切り換えることによシ外部から任意に
リミット値が設定でき、また入力信号を与えてから出力
信号が出力されるまでの遅延時間の短い上限または下限
リミッタ装置を実現できる効果がある。
図はこの発明の一実施例を示すブロック図であり、（１
）は演算器、（２）は比較器、（３）は選択器、（イ）
および（ロ）は２種類の２進数、（ハ）は制御信号、に
）は出力信号である。 代理人大岩増雄
）は演算器、（２）は比較器、（３）は選択器、（イ）
および（ロ）は２種類の２進数、（ハ）は制御信号、に
）は出力信号である。 代理人大岩増雄
Claims (1)
- 与えられた２種類の２進数を演算した結果、ある一定値
以上またはある一定値以下の値が出力されるのを防止す
る装置において、入力された上記２種類の２進数の演算
を行い、その結果を出力する演算器と、この演算器より
出力される演算器出力信号と２進数からなる制御信号と
を入力し、入力された上記演算器出力信号と上記制御信
号の大小を比較し、その結果を出力する比較器と、上記
演算器から出力される演算器出力信号、または上記制御
信号を上記比較器から出力される比較器出力信号で切換
え出力する選択器とで構成されることを特徴とするリミ
ッタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076979A JPS60220401A (ja) | 1984-04-17 | 1984-04-17 | リミツタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076979A JPS60220401A (ja) | 1984-04-17 | 1984-04-17 | リミツタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60220401A true JPS60220401A (ja) | 1985-11-05 |
Family
ID=13620896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59076979A Pending JPS60220401A (ja) | 1984-04-17 | 1984-04-17 | リミツタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60220401A (ja) |
-
1984
- 1984-04-17 JP JP59076979A patent/JPS60220401A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60220401A (ja) | リミツタ装置 | |
| US5471156A (en) | Device and method for binary-multilevel operation | |
| JPS6184782A (ja) | リミツタ装置 | |
| JPS60220402A (ja) | リミツタ装置 | |
| US3152263A (en) | Semiconductor logic circuit with voltage dividing base channels | |
| JPS6116110B2 (ja) | ||
| JPS6139129A (ja) | リミツタ装置 | |
| JPS62105232A (ja) | リミツタ装置 | |
| US2841708A (en) | Electronic logical circuits | |
| DE19746076A1 (de) | Schaltung und Verfahren zur Modulo-Adresserzeugung mit verkleinerter Schaltungsfläche | |
| JP3210356B2 (ja) | データのゼロ判定装置 | |
| KR950010822B1 (ko) | 다치논리와 2치논리의 배타적 논리합 연산기 및 연산방법 | |
| KR900003616Y1 (ko) | 퍼스널 컴퓨터의 버스용 멀티플렉싱 회로 | |
| JPH051498B2 (ja) | ||
| KR0152277B1 (ko) | 퍼지추론칩 출력 연산회로 | |
| JPH05291957A (ja) | 比較基準切換スイッチ付ワンチップ・コンパレータ | |
| US20020067792A1 (en) | Configuration and method for determining whether the counter reading of a counter has reached a predetermined value or not | |
| JPS5985130A (ja) | スイツチ入力回路 | |
| JPS62173530A (ja) | デイジタル演算回路 | |
| JPS61283705A (ja) | ダ−ビンガバナ制御装置 | |
| JPH04282704A (ja) | シーケンスコントローラ | |
| JPH0417489B2 (ja) | ||
| JPS63100536A (ja) | 加算回路 | |
| IT1173545B (it) | Dispositivo di controllo per amplificatori di comando integrati | |
| JPS63129426A (ja) | デ−タフロ−型計算機用タイマ−モジユ−ル |