JPH09508730A - 種々異なる重要度を有するファジー規則の別個の処理装置 - Google Patents

Abstract

(57)【要約】 本発明は、ノウハウメモリに、重要な規則とあまり重要でない規則を相互に区別できるように記憶し、それぞれの規則（ｉ）の規則重要度（ｇｉ）と、先行する規則（０..ｉ−１）のまとめられた規則重要度（Ｇｉ−１）とから、曖昧なＯＲ結合を形成するためのユニット（ＢＳＵＭ，ＭＡＸ）を用いて新たなまとめられた規則重要度（Ｇｉ）を形成し、前記曖味な結合を形成するためのユニットは、重要な規則が存在する場合には制限された和を形成するユニット（ＢＳＵＭ）であり、あまり重要でない規則が存在する場合には最大値を形成するユニット（ＭＡＸ）である装置に関する。これにより、規則評価部が規則重要度をゼロより判断した重要な規則がそれぞれ、該当する出力変数の曖昧な値に作用することが保証される。

Description

【発明の詳細な説明】 種々異なる重要度を有する ファジー規則の別個の処理装置 解決すべき制御技術問題のそれぞれ特別の条件に基づいて、ファジー制御器な いしファジーコントローラの言語プロトコルが一般的に種々異なる重要度の規則 に含まれている。この状況は例えば、各規則にそれぞれの規則の重要度ごとにス ケーリングファクタを設けることによって考慮することができる。しかしこの表 面的解決手段には次のような重大な欠点がある。すなわち、相応する構成が多数 のメモリスペースを必要とし、従ってファジーコントローラに対して、オンチッ プメモリのハードウェアが実質的に適さなくなるのである。 ドイツ刊行物ａｔｐ−Ａｕｔｏｍａｔｉｓｉｅｒｕｎｇｓｔｅｃｈｎｉｓｃｈ ｅ Ｐｒａｘｉｓ３４（１９９２）４、ページ１７６〜１８４、５、ページ２３ ９〜２４６からファジー制御器が公知である。このファジー制御器では、それぞ れの規則のＩｆ部の個々の条件が曖昧なＡＮＤ結合により最小値結合の形で全体 条件に結合され、規則のｔｈｅｎ部の出力値が曖昧なＯＲ結合により最大値結合 の形で全体結果に結合される。 本発明の基礎となる課題は、条件部（ｉｆ部）の満たされる少なくとも重要な （ドミナント）規則が影響をそれぞれの出力変数のシャープ値に及ぼし、公知の ファジー規則のようにあまり重要でない規則（場合により比較的に高い所属関数 値を有する）が完全に“フェードアウト”されることが保証されるような構成を 提供することである。 この課題は本発明の請求項１に記載の構成によって解決される。 本発明の利点は、ファジーコントローラが特にフレキシブルに使用可能な場合 には非常にわずかな回路技術的コストしか必要ないことである。というのはこの 場合、曖昧なＯＲ結合の実現のために最大値形成ユニットの他に、いずれにしろ 少なくとも１つの別のユニット、例えば制限された和を形成するユニットが設け られているからである。 請求項２は、特にわずかなメモリスペースおよび制御コストしか必要としない 本発明の構成の有利な実施例に関するものである。 本発明を以下、図面に基づいて詳細に説明する。 図にはブロック回路図が示されている。このブロック回路図は、ノウハウベー スメモリＫＢＭ、ファジー化ユニットＦＵＺ、規則デコーダ/規則評価ユニット ＲＤＥ、制限された和を形成するためのユニットＢＳＵＭ、最大値を形成するた めのユニットＭＡＸ、マル チプレクサＭＵＸ並びに２つのＯＲ回路ＯＲ１とＯＲ２を有する。ノウハウメモ リＫＢＭは外部メモリとしてもまたはファジーコントローラのいわゆるオンチッ プメモリとしても構成することができ、符号化された形態でファジー制御器の言 語プロトコルを含んでいる。機能の詳細およびファジー化ユニットＦＵＺないし ユニットＲＤＥの構成は本発明には重要でない。しかし構成全体をよりよく理解 するためにここでは次のことを述べておく。規則デコード/規則評価ユニットＲ ＤＥは規則ｉに対して規則重要度ｇｉを、ファジー化ユニットＦＵＺからの値１ と、言語プロトコルに相応し、ノウハウメモリＫＢＭから生じる値２とから形成 する。 ここで規則重要度ｇｉはそれぞれの規則ｉのｉｆ部の確率値に相応する。 まとまった規則重要度Ｇｉを形成するために、規則のそれぞれすべての規則重 要度Ｇｉが統合される。この規則重要度はそれぞれの規則のｔｈｅｎ部で出力変 数の同じ言語値になる。ここで統合はシリアルに、最大値を形成するユニット（ ＭＡＸ）の形態、また制限された和を形成するユニット（ＢＳＵＭ）の形態の曖 昧なＯＲ結合により行われる。 個々の規則ｉの規則重要度ｇｉも、種々異なる重要度を有するファジー規則を 別個に処理しない構成では、曖昧なＯＲ結合により、まとまった規則重要度Ｇｉ に統合される。このことは通常次のようにして行われる。すなわち、それぞれの 規則重要度ｇｉをそれぞれ先行するまとめられた規則重要度Ｇｉ−１と、完全に まとめられた規則重要度Ｇｉが得られるまで結合するのである。曖昧なＯＲ結合 は多くの場合、最大値結合の形で実現される。しかし例えば制限された和のよう な他の機能によっても実現される。 制限された和を形成するユニットとは一般的に、出力側に２つの入力の和が限 界値を越えなければその和が得られ、和が限界値より大きい場合には限界値が出 力側に得られるユニットである。 複数のユニットが曖昧なＯＲ結合のために設けられていれば、これらを例えば マルチプレクサＭＵＸにより選択することができる。この場合それぞれ選択され たユニットの出力側がマルチプレクサの出力側に制御信号ｓに依存して導通され る。 本発明の構成で、ノウハウメモリＫＢＭに重要な規則とあまり重要でない規則 が別個のブロックで記憶されており、重要な規則を有するブロックがあまり重要 でない規則を有するブロックより時間的に後にアドレシングされるように構成し たフロー制御部ＣＴＲＬが設けられていれば、あまり重要でない規則の処理の際 にはダウンカウンタＲＣＮＴに値ゼロが、そして重要な規則の処理の前に、カウ ンタのロード入力側ＬＤに、ノウハウメモリＫＢＭに記憶された重要な規則の数 が入力されるようにし、重要な規則の各処理の後にダウンカウンタの計数入力側 ＣＮＴに、重要な規則がすべて処理されるまで計数パルスが供給されるようにし れば十分である。 あまり重要でない規則が最初に計算され、中間記憶され、次に重要な規則の規 則重要度がユニットＢＳＵＭを介して制限的に加算される。順序が反対の場合に は、先行するまとめられた規則重要度Ｇｉ−１＝０が最初にあり、ユニットＢＳ ＵＭは作用しないこととなる。重要な規則が多くて２^m−１の場合には、ロード 入力側とＬＤとダウンカウンタＲＣＮＴの出力側はビット幅ｍを有する。重要な 規則がすべて処理されると直ちに、ダウンカウンタは値ゼロを有する。ダウンカ ウンタの出力側はビットごとにＯＲ回路ＯＲ１により結合される。これによりＯ Ｒ回路ＯＲ１の出力側には、ダウンカウンタが値ゼロを有するときに論理ゼロが 生じる。ＯＲ回路ＯＲ１の出力信号ＺＥＲＯはフロー制御部で次のように使用さ れる。すなわち、それ以上の計数パルスがダウンカウンタの計数入力側ＣＮＴに 対して形成されないようにするため使用される。すなわち言い替えると、出力信 号ＺＥＲＯが論理ＺＥＲＯを有すると直ちに、あまり重要でない規則の処理が行 われる。 ＯＲ回路ＯＲ１の出力信号はマルチプレクサＭＵＸに対する制御信号ｓを形成 するのにも使用することが でき、重要な規則が存在するか、またはあまり重要でない規則が存在するかに依 存して、制限された和を形成するユニットまたは最大値を形成するユニットが曖 昧なＯＲ結合に使用される。ここでは、重要な規則は制限された和を形成するユ ニットによって、あまり重要でない規則は最大値形成ユニットによって曖昧ＯＲ 結合される。 マルチプレクサの制御の他に、規則の重要度に基づき付加的にマルチプレクサ ＭＵＸの目的とする制御が所望される場合には、図に示すように、第２のＯＲ回 路ＯＲ２が必要になる。この、第２のＯＲ回路ＯＲ２は出力側に制御信号ｓを送 出し、第１の入力側はＯＲ回路ＯＲ１の出力側と接続されており、第２の入力側 には外部選択信号ＭＯＤＥが入力される。 本発明の構成は基本的にファジーコントローラに適し、とくにいずれにしろ曖 昧なＯＲ結合を行うために複数の手段が設けられており、言語プロトコルに対す るオンチップメモリを有するフレキシブルなファジーコントローラ・ハードウェ アに適する。

【手続補正書】特許法第１８４条の８ 【提出日】１９９６年１月４日 【補正内容】 明細書 種々異なる重要度を有する ファジー規則の別個の処理装置 解決すべき制御技術問題のそれぞれ特別の条件に基づいて、ファジー制御器な いしファジーコントローラの言語プロトコルが一般的に種々異なる重要度の規則 に含まれている。この状況は例えば、各規則にそれぞれの規則の重要度ごとにス ケーリングファクタを設けることによって考慮することができる。しかしこの表 面的解決手段には次のような重大な欠点がある。すなわち、相応する構成が多数 のメモリスペースを必要とし、従ってファジーコントローラに対して、オンチッ プメモリのハードウェアが実質的に適さなくなるのである。 ドイツ刊行物ａｔｐ−Ａｕｔｏｍａｔｉｓｉｅｒｕｎｇｓｔｅｃｈｎｉｓｃｈ ｅ Ｐｒａｘｉｓ３４（１９９２）４、ページ１７６〜１８４、５、ページ２３ ９〜２４６からファジー制御器が公知である。このファジー制御器では、それぞ れの規則のＩｆ部の個々の条件が曖昧なＡＮＤ結合により最小値結合の形で全体 条件に結合され、規則のｔｈｅｎ部の出力値が曖昧なＯＲ結合により最大値結合 の形で全体結果に結合される。 ドイツ特許公開公報ＤＥ４２２５７５８Ａ１から、重要な規則とあまり重要で ない規則とを有する規則群を形成することができ、重要な規則を制限された話形 正により、あまり重要でない規則を最大値形成によって曖昧にＯＲ結合すること のできる手段が公知である。 本発明の基礎となる課題は、条件部（ｉｆ部）の満たされる少なくとも重要な （ドミナント）規則が影響をそれぞれの出力変数のシャープ値に及ぼし、公知の ファジー規則のようにあまり重要でない規則（場合により比較的に高い所属関数 値を有する）が完仝に“フェードアウト”されることが保証されるようにし、必 要なメモリスペースが小さく、制御コストの低い装置を提供することである。 この課題は本発明の請求項１に記載の構成によって解決される。 本発明の利点は、ファジーコントローラが特にフレキシブルに使用可能な場合 には非常にわずかな回路技術的コストしか必要ないことである。というのはこの 場合、曖昧なＯＲ結合の実現のために最大値形成ユニットの他に、いずれにしろ 少なくとも１つの別のユニット、例えば制限された和を形成するユニットが設け られているからである。 請求項２は、特にわずかなメモリスペースおよび制御コストしか必要としない 本発明の構成の有利な実施 例に関するものである。 本発明を以下、図面に基づいて詳細に説明する。 図にはブロック回路図が示されている。このブロック回路図は、ノウハウベー スメモリＫＢＭ、ファジー化ユニットＦＵＺ、規則デコーダ/規則評価ユニット ＲＤＥ、制限された和を形成するためのユニットＢＳＵＭ、最大値を形成するた めのユニットＭＡＸ、マル 【手続補正書】特許法第１８４条の８ 【提出日】１９９６年２月２２日 【補正内容】 請求の範囲 １． 種々異なる重要度を有するファジー規則の別個の処理装置であって、 ノウハウメモリに、重要な規則とあまり重要でない規則を相互に区別できるよ うに記憶し、 それぞれの規則（ｉ）の規則重要度（ｇｉ）と、先行する規則（０..ｉ−１） のまとめられた規則重要度（Ｇｉ−１）とから、曖昧なＯＲ結合を形成するため のユニット（ＢＳＵＭ，ＭＡＸ）を用いて新たなまとめられた規則重要度（Ｇｉ ）を形成し、 前記曖昧な結合を形成するためのユニットは、重要な規則が存在する場合には 制限された和を形成するユニット（ＢＳＵＭ）であり、あまり重要でない規則が 存在する場合には最大値を形成するユニット（ＭＡＸ）であり、 マルチプレクサ（ＭＵＸ）の１−入力側は、制限された最大値を形成するため のユニット（ＢＳＵＭ）の出力側と接続されており、マルチプレクサの０−入力 側は、最大値を形成するためのユニット（ＭＡＸ）の出力側と接続されている形 式の処理装置において、 ノウハウメモリ（ＫＢＭ）に重要な規則はすべて１つのブロックにまとめて、 あまり重要でない規則よりも時間的に後にアドレシングするように構成された制 御部（ＣＴＲＬ）が設けられており、 ダウンカウンタ（ＲＣＮＴ）のロード入力側（ＬＤ）に、ノウハウメモリに記 憶された重要な規則の数（３）が供給され、制御部はそれぞれの規則の処理の後 、重要な規則がすべて処理されるまでダウンカウンタの計数入力側に信号を送出 し、 ダウンカウンタの出力信号をビットごとにＯＲ結合し（ＯＲ１）、マルチプレ クサ（ＭＵＸ）に対する制御信号（ｓ）として用い、 両方のユニット（ＢＳＵＭ，ＭＡＸ）の一方の入力側にはそれぞれ規則重要度 （ｇｉ）が入力され、両方のユニットの他方の入力側には先行するまとめられた 規則重要度（Ｇｉ−１）が供給される、ことを特徴とする処理装置。

Claims (1)

1. 【特許請求の範囲】 １． 種々異なる重要度を有するファジー規則の別個の処理装置において、 ノウハウメモリに、重要な規則とあまり重要でない規則を相互に区別できるよ うに記憶し、 それぞれの規則（ｉ）の規則重要度（ｇｉ）と、先行する規則（０..ｉ−１） のまとめられた規則重要度（Ｇｉ−１）とから、曖昧なＯＲ結合を形成するため のユニット（ＢＳＵＭ，ＭＡＸ）を用いて新たなまとめられた規則重要度（Ｇｉ ）を形成し、 前記曖昧な結合を形成するためのユニットは、重要な規則が存在する場合には 制限された和を形成するユニット（ＢＳＵＭ）であり、あまり重要でない規則が 存在する場合には最大値を形成するユニット（ＭＡＸ）である、ことを特徴とす る処理装置。 ２． ノウハウメモリ（ＫＢＭ）に重要な規則はすべて１つのブロックにまと めて、あまり重要でない規則よりも時間的に後にアドレシングするように構成さ れた制御部（ＣＴＲＬ）が設けられており、 ダウンカウンタ（ＲＣＮＴ）のロード入力側（ＬＤ）に、ノウハウメモリに記 憶された重要な規則の数（３）が供給され、制御部はそれぞれの規則の処理の後 、重要な規則がすべて処理されるまでダウンカウンタの計数入力側に信号を送出 し、 ダウンカウンタの出力信号をビットごとにＯＲ結合し（ＯＲ１）、マルチプレ クサ（ＭＵＸ）に対する制御信号（ｓ）として用い、 マルチプレクサの１−入力側は、制限された最大値を形成するためのユニット （ＢＳＵＭ）の出力側と接続されており、マルチプレクサの０−入力側は、最大 値を形成するためのユニット（ＭＡＸ）の出力側と接続されており、 両方のユニット（ＢＳＵＭ，ＭＡＸ）の一方の入力側にはそれぞれ規則重要度 （ｇｉ）が入力され、両方のユニットの他方の入力側には先行するまとめられた 規則重要度（Ｇｉ−１）が供給される、請求項１記載の装置。