JPS6184782A - リミツタ装置 - Google Patents
リミツタ装置Info
- Publication number
- JPS6184782A JPS6184782A JP20579284A JP20579284A JPS6184782A JP S6184782 A JPS6184782 A JP S6184782A JP 20579284 A JP20579284 A JP 20579284A JP 20579284 A JP20579284 A JP 20579284A JP S6184782 A JPS6184782 A JP S6184782A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- storage device
- address
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は１例えば機器を過電圧による破壊から防止す
るための電圧リミッタなどに使用されるリミッタ装置、
特にそのディジタル信号段階において＋７ 、？ノド値
を制御する装置に関するものである。
るための電圧リミッタなどに使用されるリミッタ装置、
特にそのディジタル信号段階において＋７ 、？ノド値
を制御する装置に関するものである。
一般に２進数を演算器によシ演算した場合その演算器よ
り出力された値がある範囲以内、またはある範囲以外の
値を越えるのを防止する方法としては、演算器に入力さ
れる２進数の値について演算後の値がある範囲を越えな
いようにあらかじめ管理するか、または演算後の値を受
けとる側でソフトウェア的に処理する方法がとられてい
た。
り出力された値がある範囲以内、またはある範囲以外の
値を越えるのを防止する方法としては、演算器に入力さ
れる２進数の値について演算後の値がある範囲を越えな
いようにあらかじめ管理するか、または演算後の値を受
けとる側でソフトウェア的に処理する方法がとられてい
た。
しかるに、上記従来装置の前者においては演算器の出力
値がある範囲を越えないように入力される２進数をモニ
タしておく必要があり、また後者においては演算器から
出力される値をソフトウェア的に管理しなければならず
、ソフト処理を行うための遅延時間が必要となり、２進
数を与えてから演算結果が出力されるまでの時間が多く
かかるという問題点があった。
値がある範囲を越えないように入力される２進数をモニ
タしておく必要があり、また後者においては演算器から
出力される値をソフトウェア的に管理しなければならず
、ソフト処理を行うための遅延時間が必要となり、２進
数を与えてから演算結果が出力されるまでの時間が多く
かかるという問題点があった。
この発明は、このような問題点を改善する目的でなされ
たもので、演算器の後に演算器の演算結果を記憶装置の
番地を示す信号として入力し、この番地に格納されたデ
ータを出力する記憶装置と。
たもので、演算器の後に演算器の演算結果を記憶装置の
番地を示す信号として入力し、この番地に格納されたデ
ータを出力する記憶装置と。
この記憶装置から出力される出力信号により前記演算器
から出力される演算結果または第１の制御信号または第
２の制御信号のうちのどれかひとつのみを切り換え出力
する選択器を用いることにより入力される２進数の演算
前の管理が不用であり。
から出力される演算結果または第１の制御信号または第
２の制御信号のうちのどれかひとつのみを切り換え出力
する選択器を用いることにより入力される２進数の演算
前の管理が不用であり。
２進数を与えてから結果が出力されるまでの遅延時間が
短く、また前記記憶装置に記憶しておくデータの値を変
更し入力される第１の制御信号及び第２の制御信号の値
をそれぞれ変えることにより出力可能な値の範囲を任意
に設定できるリミッタ装置を提案するものである。
短く、また前記記憶装置に記憶しておくデータの値を変
更し入力される第１の制御信号及び第２の制御信号の値
をそれぞれ変えることにより出力可能な値の範囲を任意
に設定できるリミッタ装置を提案するものである。
第１図はこの発明の一実施例を示す構成図であり１図に
おいて、（イ）および（ロ）は入力される２進数。
おいて、（イ）および（ロ）は入力される２進数。
（１）は２進数（イ）および（ロ）を入力し、その演算
結果を出力する演算器、（２）は演算器（１）の演算結
果の出力信号（ホ）を入力し、入力信号に対応したデー
タをあらかじめ記憶し入力信号に従いこのあらかじめ記
憶したデータを出力する記憶装置、（３）は記憶装置（
２）から出力される出力信号（へ）の論理の状態により
演算器（１１の出力する演算結果の出力信号（ホ）また
は第１の制御信号（ハ）または第２の制御信号に）のう
ちのひとつだけを切り換え出力する選択器である。
結果を出力する演算器、（２）は演算器（１）の演算結
果の出力信号（ホ）を入力し、入力信号に対応したデー
タをあらかじめ記憶し入力信号に従いこのあらかじめ記
憶したデータを出力する記憶装置、（３）は記憶装置（
２）から出力される出力信号（へ）の論理の状態により
演算器（１１の出力する演算結果の出力信号（ホ）また
は第１の制御信号（ハ）または第２の制御信号に）のう
ちのひとつだけを切り換え出力する選択器である。
上記のように構成された装置において、与えられた２種
類の２進数（イ）および（ロ）は演算器（１）により演
算されそれぞれのディジタル量に対応した演算結果とな
って出力される。この演算器（１１の出力信号（ホ）は
、記憶装置（２）に入力され記憶装置（２）に記憶され
ているデータの番地を指定する。記憶装置（２）の各番
地にはあらかじめ所定のデータを記憶しておき、前記演
算器（１）の出力信号（ホ）によシ指定された番地に記
憶されているデータを読み出し、このデータを記憶装置
（２）の出力信号（へ）として出力する。
類の２進数（イ）および（ロ）は演算器（１）により演
算されそれぞれのディジタル量に対応した演算結果とな
って出力される。この演算器（１１の出力信号（ホ）は
、記憶装置（２）に入力され記憶装置（２）に記憶され
ているデータの番地を指定する。記憶装置（２）の各番
地にはあらかじめ所定のデータを記憶しておき、前記演
算器（１）の出力信号（ホ）によシ指定された番地に記
憶されているデータを読み出し、このデータを記憶装置
（２）の出力信号（へ）として出力する。
選択器（３）は、記憶装置（２）の出力信号（へ）の論
理の状態により演算器（１）の出力する演算結果の出力
信号（ホ）または第１の制御信号（ハ）または第２の制
御信号に）のうちのひとつだけを切シ換え出力する。
理の状態により演算器（１）の出力する演算結果の出力
信号（ホ）または第１の制御信号（ハ）または第２の制
御信号に）のうちのひとつだけを切シ換え出力する。
第１図の実施例では２選択器（３）は、演算器（１）の
出力信号（ホ）または第１の制御信号ヒ→または第２の
制御信号に）のうち、記憶装置（２）から出力される信
号（へ）が”０″の時演算器（１１の演算結果の出力信
号（ホ）を、記憶装置（２）から出力される信号（へ）
が“１”の時第１の制御信号（ハ）を、記憶装置（２）
から出力される信号（へ）が“２″の時第２の制御信号
に）をそれぞれ選択し出力する。
出力信号（ホ）または第１の制御信号ヒ→または第２の
制御信号に）のうち、記憶装置（２）から出力される信
号（へ）が”０″の時演算器（１１の演算結果の出力信
号（ホ）を、記憶装置（２）から出力される信号（へ）
が“１”の時第１の制御信号（ハ）を、記憶装置（２）
から出力される信号（へ）が“２″の時第２の制御信号
に）をそれぞれ選択し出力する。
第２図は上記第１図に示す一実施例において。
ある範囲以外の値が出力てれるのを防止する場合の演算
器（１）の出力信号（ホ）と選択器（３）から出力され
る信号の関係を示す一例であり、第２図の例では演算結
果の出力範囲を決定する上限値を１２″に。
器（１）の出力信号（ホ）と選択器（３）から出力され
る信号の関係を示す一例であり、第２図の例では演算結
果の出力範囲を決定する上限値を１２″に。
下限値を°３″にそれぞれ設定している。この時。
第１の制御信号←ｊは演算結果の出力範囲を決定する下
限値“３″に、第２の制御信号に）は演算結果の出力範
囲を決定する上限値”１２″に設定する。
限値“３″に、第２の制御信号に）は演算結果の出力範
囲を決定する上限値”１２″に設定する。
演算器（１）の演算結果が演算結果の出力範囲を決定す
る下限値より小さい場合、第２図の例では演算器（１）
の出力結果が”３″より小さい場合２選択器（３）は演
算器（１）の演算結果の出力信号（ホ）または第１の制
御信号（／−１または第２の制御信号に）のうち、演算
結果の出力範囲を決定する下限値すなわち第１の制御信
号０号を選択出力し、演算器（１）の演算結果が下限値
以上で上限値以下の場合、第２図の例では演算器（１）
の出力結果が“３″以上”１２″□以下の場合、演算器
（１）の演算結果の出力信号（ホ）を選択出力し、演算
器（１）の演算結果が演算結果の出力範囲を決定する上
限値より大きい場合、第２図の例では演算器（１）の出
力結果が“１２″よりも大きい場合。
る下限値より小さい場合、第２図の例では演算器（１）
の出力結果が”３″より小さい場合２選択器（３）は演
算器（１）の演算結果の出力信号（ホ）または第１の制
御信号（／−１または第２の制御信号に）のうち、演算
結果の出力範囲を決定する下限値すなわち第１の制御信
号０号を選択出力し、演算器（１）の演算結果が下限値
以上で上限値以下の場合、第２図の例では演算器（１）
の出力結果が“３″以上”１２″□以下の場合、演算器
（１）の演算結果の出力信号（ホ）を選択出力し、演算
器（１）の演算結果が演算結果の出力範囲を決定する上
限値より大きい場合、第２図の例では演算器（１）の出
力結果が“１２″よりも大きい場合。
演算結果の出力範囲を決定する上限値すなわち第２の制
御信号に）を選択出力すればよい。
御信号に）を選択出力すればよい。
記憶装置（２）は演算器（１）の演算結果の出力信号（
ホ）を番地を指定する信号として入力し指定された番地
に記憶されたデータを読み出し２選択器（３）に出力す
る。演算器（１１の演算結果が“３″よシ小書い場合、
すなわち記憶装置（２）の番地が０番地から２番地に指
定された場合、記憶装置（２）０００番地ら２番地にあ
らかじめデータ“１″を記憶させておくことにより９選
択器（３）は演算結果の出力範囲を決定する下限値を示
す第１の制御信号←→を選択し出力する。演算器（１）
の演算結果が”３″以上”１２“以下の場合、すなわち
記憶装置（２）の番地が３番地から１２番地に指定され
た場合、記憶装置（２）の３番地から１２番地にあらか
じめデータ”０″を記憶しておくことにより１選択器（
３）は演算器（１）の演算結果の出力信号（ホ）を選択
し出力する。演算器（１）の演算結果が“１２″より大
きい場合、すなわち記憶装置（２）の番地が１３番地以
上に指定された時、記憶装置（２）の１３番地以上にあ
らかじめデータ”２″を記憶しておくことにより２選択
器（３）は演算結果の出力範囲を決定する上限値を示す
第２の制御信号に）を選択し出力する。
ホ）を番地を指定する信号として入力し指定された番地
に記憶されたデータを読み出し２選択器（３）に出力す
る。演算器（１１の演算結果が“３″よシ小書い場合、
すなわち記憶装置（２）の番地が０番地から２番地に指
定された場合、記憶装置（２）０００番地ら２番地にあ
らかじめデータ“１″を記憶させておくことにより９選
択器（３）は演算結果の出力範囲を決定する下限値を示
す第１の制御信号←→を選択し出力する。演算器（１）
の演算結果が”３″以上”１２“以下の場合、すなわち
記憶装置（２）の番地が３番地から１２番地に指定され
た場合、記憶装置（２）の３番地から１２番地にあらか
じめデータ”０″を記憶しておくことにより１選択器（
３）は演算器（１）の演算結果の出力信号（ホ）を選択
し出力する。演算器（１）の演算結果が“１２″より大
きい場合、すなわち記憶装置（２）の番地が１３番地以
上に指定された時、記憶装置（２）の１３番地以上にあ
らかじめデータ”２″を記憶しておくことにより２選択
器（３）は演算結果の出力範囲を決定する上限値を示す
第２の制御信号に）を選択し出力する。
第３図は選択器（３）から出力される信号（ト）の出力
範囲が第２図に示す例の時、記憶装置（２）の番地と各
番地にあらかじめ記憶しておくデータとの関係を示す図
である。記憶装置（２）にあらかじめ記憶しておくデー
タを第３図のようにすることにより。
範囲が第２図に示す例の時、記憶装置（２）の番地と各
番地にあらかじめ記憶しておくデータとの関係を示す図
である。記憶装置（２）にあらかじめ記憶しておくデー
タを第３図のようにすることにより。
演算器（１）の演算結果が出力範囲を決定する下限値よ
り小さくなった場合２選択器（３）は演算結果の出力範
囲の下限値を示す第１の制御信号（ハ）を出力し。
り小さくなった場合２選択器（３）は演算結果の出力範
囲の下限値を示す第１の制御信号（ハ）を出力し。
演算器（１）の演算結果が出力範囲を決定する下限値以
上上限値以下の場合、演算器（１）の演算結果の出力信
号（ホ）を出力し、演算器（１）の演算結果が出力範囲
の上限値よシ大きくなった場合１選択器（３）は演算結
果の出力範囲の上限値を示す第２の制御信号に）を出力
するので、演算器（１）の演算結果が演算結果の出力範
囲を超えても選択器（３）の出力信号（ト）は演算結果
を決定する上限値、下限値の範囲以外のデータを出力し
ない。
上上限値以下の場合、演算器（１）の演算結果の出力信
号（ホ）を出力し、演算器（１）の演算結果が出力範囲
の上限値よシ大きくなった場合１選択器（３）は演算結
果の出力範囲の上限値を示す第２の制御信号に）を出力
するので、演算器（１）の演算結果が演算結果の出力範
囲を超えても選択器（３）の出力信号（ト）は演算結果
を決定する上限値、下限値の範囲以外のデータを出力し
ない。
第４図は上記第１図に示す一実施例において。
ある範囲以内の値が出力される場合の演算器（１）の出
力信号（ホ）と選択器（３）から出力される信号の関係
を示す一例であり、第４図においては出力範囲を決定す
る境界値を”３”及び１２”に設定し”３″より大きく
”１２″より小さい範囲の値を出力しないようにしてい
る。この時、第１の制御信号（ハ）は演算結果の出力範
囲を決定する境界値”３″に設定する。
力信号（ホ）と選択器（３）から出力される信号の関係
を示す一例であり、第４図においては出力範囲を決定す
る境界値を”３”及び１２”に設定し”３″より大きく
”１２″より小さい範囲の値を出力しないようにしてい
る。この時、第１の制御信号（ハ）は演算結果の出力範
囲を決定する境界値”３″に設定する。
演算器（１）の演算結果が“３”以下の場合、すなわち
記憶装置（２）の番地が０番地から３番地に指定された
場合１選択器（３）は演算器（１）の演算結果の出力信
号（ホ）を選択し出力すればよいので、記憶装置（２）
の０番地から３番地にあらかじめ“０″を記憶しておく
ことにより２選択器（３）は記憶装置（２）の出力信号
（へ）に従い演算器（１）の演算結果の出力信号（ホ）
を選択し出力する。演算器（１１の演算結果が”３″よ
り大きく”１２″より小さい場合、すなわち記憶装置（
２）の番地が４番地から１１番地に指定された場合。
記憶装置（２）の番地が０番地から３番地に指定された
場合１選択器（３）は演算器（１）の演算結果の出力信
号（ホ）を選択し出力すればよいので、記憶装置（２）
の０番地から３番地にあらかじめ“０″を記憶しておく
ことにより２選択器（３）は記憶装置（２）の出力信号
（へ）に従い演算器（１）の演算結果の出力信号（ホ）
を選択し出力する。演算器（１１の演算結果が”３″よ
り大きく”１２″より小さい場合、すなわち記憶装置（
２）の番地が４番地から１１番地に指定された場合。
選択器（３）は演算結果の出力範囲を決定する境界値を
示す第１の制御信号１−＋を選択し出力すればよいので
、記憶装置（２）の４番地から１１番地にあらかじめ“
１″を記憶しておくことにより１選択器（３）は記憶装
置（２）の出力信号（へ）に従い第１の制御信号（ハ）
を選択し出力する。演算器（１１の演算結果が゛１２″
１２″場合、すなわち記憶装置（２）の番地が１２番地
以上に指定された場合１選択器（３）は演算器（１）の
演算結果の出力信号（ホ）を選択し出力すればよいので
、記憶装置（２）の１２番地以上の番地にあらかじめ“
０″を記憶しておくことにより１選択器（ｊｌは記憶装
置（２）の出力信号（へ）に従い演算器（１）の演算結
果の出力信号（ホ）を選択し出力する。
示す第１の制御信号１−＋を選択し出力すればよいので
、記憶装置（２）の４番地から１１番地にあらかじめ“
１″を記憶しておくことにより１選択器（３）は記憶装
置（２）の出力信号（へ）に従い第１の制御信号（ハ）
を選択し出力する。演算器（１１の演算結果が゛１２″
１２″場合、すなわち記憶装置（２）の番地が１２番地
以上に指定された場合１選択器（３）は演算器（１）の
演算結果の出力信号（ホ）を選択し出力すればよいので
、記憶装置（２）の１２番地以上の番地にあらかじめ“
０″を記憶しておくことにより１選択器（ｊｌは記憶装
置（２）の出力信号（へ）に従い演算器（１）の演算結
果の出力信号（ホ）を選択し出力する。
第５図は選択器（３）から出力される信号（ト）の出力
範囲が第４図に示す例の時、記憶装置（２）の番地と各
番地にあらかじめ記憶しておくデータとの関係を示す図
である。第５図に示すように記憶装置（２）にあらかじ
めデータを記憶しておくことによ）。
範囲が第４図に示す例の時、記憶装置（２）の番地と各
番地にあらかじめ記憶しておくデータとの関係を示す図
である。第５図に示すように記憶装置（２）にあらかじ
めデータを記憶しておくことによ）。
演算器ｆｌ）の演算結果が設定した範囲以内のデータを
出力しても２選択器（３）は設定した範囲以内のデータ
を出力しない。
出力しても２選択器（３）は設定した範囲以内のデータ
を出力しない。
また、記憶装置（２）にあらかじめ記憶しておくデータ
の値及び第１の制御信号←ｊ及び第２の制御信号に）の
値を変更することにより、出力可能な値の範囲は任意に
設定できる。
の値及び第１の制御信号←ｊ及び第２の制御信号に）の
値を変更することにより、出力可能な値の範囲は任意に
設定できる。
この発明は以上説明したとおり、演算器の演算結果を入
力した記憶装置の出力信号により選択器を制御し、演算
器の出力する演算結果または第１の制御信号または第２
の制御信号の３種類の中どれかひとつを切シ換え出力す
ることにより、リミット範囲を任意に設定でき、また演
算器へ入力を与えてから出力信号が出力されるまでの遅
延時間の少ないある範囲以外、またはある範囲以内の値
が出力されるのを防止するリミッタ装置を実現できる効
果がある。
力した記憶装置の出力信号により選択器を制御し、演算
器の出力する演算結果または第１の制御信号または第２
の制御信号の３種類の中どれかひとつを切シ換え出力す
ることにより、リミット範囲を任意に設定でき、また演
算器へ入力を与えてから出力信号が出力されるまでの遅
延時間の少ないある範囲以外、またはある範囲以内の値
が出力されるのを防止するリミッタ装置を実現できる効
果がある。
第１図はこの発明の一実施例を示す構成図、第２図は第
１図に示される一実施例によ）ある範囲以外の値が出力
されるのを防止する場合の演算器の出力信号と選択器の
出力信号の関係の一例を示す図、第３図は選択器の出力
信号の出力範囲が第２図に示す例の時選択器を制御する
記憶装置の番地と各番地にあらかじめ記憶しておくデー
タとの関係を示す図、第４図は第１図に示される一実施
例によりある範囲以内の値が出力されるのを防止する場
合の演算器の出力信号と選択器の出力信号の関係の一例
を示す図、第５図は選択器の出力信号の出力範囲が第２
図に示す例の時選択器を制御する記憶装置の番地と各番
地にあらかじめ記憶しておくデータとの関係を示す図で
ある。 図中、（イ）および（ロ）は入力される２進数、ｅｌは
第１の制御信号、に）は第２の制御信号、（ト）は本装
置より出力される出力信号、（１）は演算器、（２）は
記憶装置、（３）は選択器である。 なお９図中、同一あるいは相当部分には同一符号を付し
て示しである。
１図に示される一実施例によ）ある範囲以外の値が出力
されるのを防止する場合の演算器の出力信号と選択器の
出力信号の関係の一例を示す図、第３図は選択器の出力
信号の出力範囲が第２図に示す例の時選択器を制御する
記憶装置の番地と各番地にあらかじめ記憶しておくデー
タとの関係を示す図、第４図は第１図に示される一実施
例によりある範囲以内の値が出力されるのを防止する場
合の演算器の出力信号と選択器の出力信号の関係の一例
を示す図、第５図は選択器の出力信号の出力範囲が第２
図に示す例の時選択器を制御する記憶装置の番地と各番
地にあらかじめ記憶しておくデータとの関係を示す図で
ある。 図中、（イ）および（ロ）は入力される２進数、ｅｌは
第１の制御信号、に）は第２の制御信号、（ト）は本装
置より出力される出力信号、（１）は演算器、（２）は
記憶装置、（３）は選択器である。 なお９図中、同一あるいは相当部分には同一符号を付し
て示しである。
Claims (1)
- 与えられた２進数を演算した結果、ある範囲以外、また
はある範囲以内の値が出力されるのを防止する装置にお
いて、入力された上記２進数の演算を行いその結果を出
力する演算器と、この演算器の出力信号を入力し入力信
号に従い記憶したデータを出力する記憶装置と、上記演
算器の出力信号と第１の制御信号と第２の制御信号のう
ちひとつだけを上記記憶装置より出力される切換信号で
選択して切り換え出力する選択器とを備えたことを特徴
とするリミッタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20579284A JPS6184782A (ja) | 1984-10-01 | 1984-10-01 | リミツタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20579284A JPS6184782A (ja) | 1984-10-01 | 1984-10-01 | リミツタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184782A true JPS6184782A (ja) | 1986-04-30 |
Family
ID=16512753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20579284A Pending JPS6184782A (ja) | 1984-10-01 | 1984-10-01 | リミツタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184782A (ja) |
-
1984
- 1984-10-01 JP JP20579284A patent/JPS6184782A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0047440B1 (en) | Shift circuit | |
| JPS5922260B2 (ja) | デ−タシフト装置 | |
| US3781819A (en) | Shift unit for variable data widths | |
| JPS57127980A (en) | Video storage device | |
| US5471156A (en) | Device and method for binary-multilevel operation | |
| US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
| JPS6184782A (ja) | リミツタ装置 | |
| US3184603A (en) | Logic performing device | |
| US4771405A (en) | Hidden control bits in a control register | |
| JPS60220401A (ja) | リミツタ装置 | |
| JPH0227596A (ja) | 半導体メモリ | |
| JPH1185463A (ja) | 演算ネットワーク装置 | |
| KR0152277B1 (ko) | 퍼지추론칩 출력 연산회로 | |
| JPS6139129A (ja) | リミツタ装置 | |
| JP3166193B2 (ja) | 半導体集積回路 | |
| JPS60220402A (ja) | リミツタ装置 | |
| JPH05315957A (ja) | アナログデジタル変換装置 | |
| JP2785287B2 (ja) | 試験アクセス回路 | |
| JPS6227830A (ja) | 割込み制御方式 | |
| JPH02185131A (ja) | カウンタ装置 | |
| JPH01250126A (ja) | データ入力方法 | |
| JPS58218230A (ja) | 遅延時間選定回路 | |
| JPS6375849A (ja) | メモリ装置制御方式 | |
| JPS58217033A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS6031662A (ja) | アドレス制御回路 |