JPS6184782A - Limiter - Google Patents

Limiter

Info

Publication number
JPS6184782A
JPS6184782A JP20579284A JP20579284A JPS6184782A JP S6184782 A JPS6184782 A JP S6184782A JP 20579284 A JP20579284 A JP 20579284A JP 20579284 A JP20579284 A JP 20579284A JP S6184782 A JPS6184782 A JP S6184782A
Authority
JP
Japan
Prior art keywords
output
signal
storage device
address
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20579284A
Other languages
Japanese (ja)
Inventor
Toshiyuki Yamada
敏之 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20579284A priority Critical patent/JPS6184782A/en
Publication of JPS6184782A publication Critical patent/JPS6184782A/en
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

PURPOSE:To set an arbitrary limit range and to reduce the delay time by controlling a selector using an output signal of a memory where an operation result of a computing element is inputted. CONSTITUTION:Inputted two binary numbers A and Bare operated in a computing element 1 and outputted. An output signal E of the computing element 1 is inputted to a memory 2 to designates an address of data stored in a certain address. Each data is stored in a certain address in the memory 2, and the data stored in the address designated by the output signal E of the computing element 1 is read and outputted as an output signal F of the memory 2. A selector 3 selects and outputs one of the signals: the signal E of the operation result outputted from the computing element 1, the first control signal C or the second control signal D, according to the logic of an output signal F of the memory 2.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は1例えば機器を過電圧による破壊から防止す
るための電圧リミッタなどに使用されるリミッタ装置、
特にそのディジタル信号段階において+7 、?ノド値
を制御する装置に関するものである。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a limiter device used, for example, as a voltage limiter for preventing equipment from being destroyed by overvoltage;
Especially in its digital signal stage +7, ? This invention relates to a device for controlling throat value.

〔従来技術〕[Prior art]

一般に2進数を演算器によシ演算した場合その演算器よ
り出力された値がある範囲以内、またはある範囲以外の
値を越えるのを防止する方法としては、演算器に入力さ
れる2進数の値について演算後の値がある範囲を越えな
いようにあらかじめ管理するか、または演算後の値を受
けとる側でソフトウェア的に処理する方法がとられてい
た。
Generally, when a binary number is operated on by a computing unit, the method to prevent the value output from the computing unit from exceeding a certain range or exceeding a certain range is to The methods used have been to manage the values in advance so that the calculated values do not exceed a certain range, or to process the calculated values using software on the receiving side.

しかるに、上記従来装置の前者においては演算器の出力
値がある範囲を越えないように入力される2進数をモニ
タしておく必要があり、また後者においては演算器から
出力される値をソフトウェア的に管理しなければならず
、ソフト処理を行うための遅延時間が必要となり、2進
数を与えてから演算結果が出力されるまでの時間が多く
かかるという問題点があった。
However, in the former of the above-mentioned conventional devices, it is necessary to monitor the input binary numbers so that the output value of the arithmetic unit does not exceed a certain range, and in the latter, the value output from the arithmetic unit must be monitored by software. This poses a problem in that it requires a delay time for software processing, and it takes a long time from when a binary number is given until the calculation result is output.

〔発明の概要〕[Summary of the invention]

この発明は、このような問題点を改善する目的でなされ
たもので、演算器の後に演算器の演算結果を記憶装置の
番地を示す信号として入力し、この番地に格納されたデ
ータを出力する記憶装置と。
This invention was made with the aim of improving such a problem, and the calculation result of the arithmetic unit is inputted after the arithmetic unit as a signal indicating the address of the storage device, and the data stored at this address is output. storage device.

この記憶装置から出力される出力信号により前記演算器
から出力される演算結果または第1の制御信号または第
2の制御信号のうちのどれかひとつのみを切り換え出力
する選択器を用いることにより入力される2進数の演算
前の管理が不用であり。
The input signal is input by using a selector that switches and outputs only one of the operation result output from the arithmetic unit, the first control signal, or the second control signal according to the output signal output from the storage device. There is no need to manage binary numbers before operation.

2進数を与えてから結果が出力されるまでの遅延時間が
短く、また前記記憶装置に記憶しておくデータの値を変
更し入力される第1の制御信号及び第2の制御信号の値
をそれぞれ変えることにより出力可能な値の範囲を任意
に設定できるリミッタ装置を提案するものである。
The delay time from giving a binary number to outputting a result is short, and the value of the data stored in the storage device is changed to change the value of the input first control signal and second control signal. The present invention proposes a limiter device that can arbitrarily set the range of outputtable values by changing each value.

〔発明の実施例〕[Embodiments of the invention]

第1図はこの発明の一実施例を示す構成図であり1図に
おいて、(イ)および(ロ)は入力される2進数。
FIG. 1 is a block diagram showing an embodiment of the present invention. In FIG. 1, (a) and (b) represent input binary numbers.

(1)は2進数(イ)および(ロ)を入力し、その演算
結果を出力する演算器、(2)は演算器(1)の演算結
果の出力信号(ホ)を入力し、入力信号に対応したデー
タをあらかじめ記憶し入力信号に従いこのあらかじめ記
憶したデータを出力する記憶装置、(3)は記憶装置(
2)から出力される出力信号(へ)の論理の状態により
演算器(11の出力する演算結果の出力信号(ホ)また
は第1の制御信号(ハ)または第2の制御信号に)のう
ちのひとつだけを切り換え出力する選択器である。
(1) is an arithmetic unit that inputs binary numbers (a) and (b) and outputs the operation result, and (2) inputs the output signal (e) of the operation result of arithmetic unit (1) and outputs the input signal. (3) is a storage device that stores data corresponding to the data in advance and outputs the pre-stored data according to an input signal;
2) Depending on the logic state of the output signal (f) output from the arithmetic unit (the output signal (e) of the calculation result output from 11, the first control signal (c), or the second control signal) This is a selector that switches and outputs only one of the following.

上記のように構成された装置において、与えられた2種
類の2進数(イ)および(ロ)は演算器(1)により演
算されそれぞれのディジタル量に対応した演算結果とな
って出力される。この演算器(11の出力信号(ホ)は
、記憶装置(2)に入力され記憶装置(2)に記憶され
ているデータの番地を指定する。記憶装置(2)の各番
地にはあらかじめ所定のデータを記憶しておき、前記演
算器(1)の出力信号(ホ)によシ指定された番地に記
憶されているデータを読み出し、このデータを記憶装置
(2)の出力信号(へ)として出力する。
In the apparatus configured as described above, the given two types of binary numbers (a) and (b) are operated on by the arithmetic unit (1) and outputted as operation results corresponding to the respective digital quantities. The output signal (e) of this arithmetic unit (11) is input to the storage device (2) and specifies the address of data stored in the storage device (2). Each address of the storage device (2) has a predetermined value. The data stored in the address specified by the output signal (e) of the arithmetic unit (1) is read out, and this data is sent to the output signal (e) of the storage device (2). Output as .

選択器(3)は、記憶装置(2)の出力信号(へ)の論
理の状態により演算器(1)の出力する演算結果の出力
信号(ホ)または第1の制御信号(ハ)または第2の制
御信号に)のうちのひとつだけを切シ換え出力する。
The selector (3) selects the output signal (e) of the calculation result output from the arithmetic unit (1), the first control signal (c), or the first control signal (c) depending on the logic state of the output signal (f) of the storage device (2). Only one of the two control signals) is switched and output.

第1図の実施例では2選択器(3)は、演算器(1)の
出力信号(ホ)または第1の制御信号ヒ→または第2の
制御信号に)のうち、記憶装置(2)から出力される信
号(へ)が”0″の時演算器(11の演算結果の出力信
号(ホ)を、記憶装置(2)から出力される信号(へ)
が“1”の時第1の制御信号(ハ)を、記憶装置(2)
から出力される信号(へ)が“2″の時第2の制御信号
に)をそれぞれ選択し出力する。
In the embodiment shown in FIG. 1, the 2 selector (3) selects one of the output signals (e) of the arithmetic unit (1) or the first control signal (or the second control signal) from the storage device (2). When the signal (to) output from the arithmetic unit (11) is "0", the output signal (e) of the calculation result of the arithmetic unit (11) is sent to the signal (to) output from the storage device (2).
When is “1”, the first control signal (c) is sent to the storage device (2).
When the signal (to) output from is "2", the second control signal) is selected and output.

第2図は上記第1図に示す一実施例において。FIG. 2 shows one embodiment shown in FIG. 1 above.

ある範囲以外の値が出力てれるのを防止する場合の演算
器(1)の出力信号(ホ)と選択器(3)から出力され
る信号の関係を示す一例であり、第2図の例では演算結
果の出力範囲を決定する上限値を12″に。
This is an example showing the relationship between the output signal (E) of the arithmetic unit (1) and the signal output from the selector (3) in the case of preventing values outside a certain range from being output, and the example shown in Fig. 2. Now, set the upper limit value that determines the output range of the calculation result to 12''.

下限値を°3″にそれぞれ設定している。この時。The lower limit value is set to °3''.At this time.

第1の制御信号←jは演算結果の出力範囲を決定する下
限値“3″に、第2の制御信号に)は演算結果の出力範
囲を決定する上限値”12″に設定する。
The first control signal ←j is set to the lower limit value "3" which determines the output range of the calculation result, and the second control signal () is set to the upper limit value "12" which determines the output range of the calculation result.

演算器(1)の演算結果が演算結果の出力範囲を決定す
る下限値より小さい場合、第2図の例では演算器(1)
の出力結果が”3″より小さい場合2選択器(3)は演
算器(1)の演算結果の出力信号(ホ)または第1の制
御信号(/−1または第2の制御信号に)のうち、演算
結果の出力範囲を決定する下限値すなわち第1の制御信
号0号を選択出力し、演算器(1)の演算結果が下限値
以上で上限値以下の場合、第2図の例では演算器(1)
の出力結果が“3″以上”12″□以下の場合、演算器
(1)の演算結果の出力信号(ホ)を選択出力し、演算
器(1)の演算結果が演算結果の出力範囲を決定する上
限値より大きい場合、第2図の例では演算器(1)の出
力結果が“12″よりも大きい場合。
If the calculation result of the calculation unit (1) is smaller than the lower limit value that determines the output range of the calculation result, in the example of FIG.
If the output result of is smaller than "3", the 2 selector (3) selects the output signal (E) of the calculation result of the calculation unit (1) or the first control signal (/-1 or the second control signal). Among them, the lower limit value that determines the output range of the calculation result, that is, the first control signal No. 0, is selected and outputted, and when the calculation result of the calculator (1) is greater than or equal to the lower limit value and less than the upper limit value, in the example of FIG. Arithmetic unit (1)
When the output result is "3" or more and 12" or less, the output signal (E) of the calculation result of the calculation unit (1) is selected and output, and the calculation result of the calculation unit (1) is within the output range of the calculation result. If it is larger than the upper limit value to be determined, in the example of FIG. 2, the output result of the arithmetic unit (1) is larger than "12".

演算結果の出力範囲を決定する上限値すなわち第2の制
御信号に)を選択出力すればよい。
The upper limit value that determines the output range of the calculation result, that is, the second control signal) may be selectively output.

記憶装置(2)は演算器(1)の演算結果の出力信号(
ホ)を番地を指定する信号として入力し指定された番地
に記憶されたデータを読み出し2選択器(3)に出力す
る。演算器(11の演算結果が“3″よシ小書い場合、
すなわち記憶装置(2)の番地が0番地から2番地に指
定された場合、記憶装置(2)000番地ら2番地にあ
らかじめデータ“1″を記憶させておくことにより9選
択器(3)は演算結果の出力範囲を決定する下限値を示
す第1の制御信号←→を選択し出力する。演算器(1)
の演算結果が”3″以上”12“以下の場合、すなわち
記憶装置(2)の番地が3番地から12番地に指定され
た場合、記憶装置(2)の3番地から12番地にあらか
じめデータ”0″を記憶しておくことにより1選択器(
3)は演算器(1)の演算結果の出力信号(ホ)を選択
し出力する。演算器(1)の演算結果が“12″より大
きい場合、すなわち記憶装置(2)の番地が13番地以
上に指定された時、記憶装置(2)の13番地以上にあ
らかじめデータ”2″を記憶しておくことにより2選択
器(3)は演算結果の出力範囲を決定する上限値を示す
第2の制御信号に)を選択し出力する。
The storage device (2) stores the output signal (
E) is input as a signal specifying an address, and the data stored at the specified address is read out and output to the readout 2 selector (3). Arithmetic unit (if the calculation result of 11 is "3" in small letters,
In other words, when the address of the storage device (2) is specified from address 0 to address 2, the 9 selector (3) The first control signal ←→ indicating the lower limit value that determines the output range of the calculation result is selected and output. Arithmetic unit (1)
If the calculation result is ``3'' or more and ``12'' or less, that is, if the address of storage device (2) is specified from address 3 to address 12, data is stored in advance from address 3 to address 12 of storage device (2). 1 selector (
3) selects and outputs the output signal (E) of the calculation result of the calculation unit (1). When the calculation result of the arithmetic unit (1) is larger than "12", that is, when the address of the storage device (2) is specified as an address 13 or higher, data "2" is stored in advance at the address 13 or higher of the storage device (2). By storing this information, the 2 selector (3) selects and outputs the second control signal indicating the upper limit value that determines the output range of the calculation result.

第3図は選択器(3)から出力される信号(ト)の出力
範囲が第2図に示す例の時、記憶装置(2)の番地と各
番地にあらかじめ記憶しておくデータとの関係を示す図
である。記憶装置(2)にあらかじめ記憶しておくデー
タを第3図のようにすることにより。
Figure 3 shows the relationship between the addresses of the storage device (2) and the data stored in advance at each address when the output range of the signal (G) output from the selector (3) is as shown in Figure 2. FIG. By making the data stored in advance in the storage device (2) as shown in FIG.

演算器(1)の演算結果が出力範囲を決定する下限値よ
り小さくなった場合2選択器(3)は演算結果の出力範
囲の下限値を示す第1の制御信号(ハ)を出力し。
When the calculation result of the calculation unit (1) is smaller than the lower limit value that determines the output range, the 2 selector (3) outputs the first control signal (c) indicating the lower limit value of the output range of the calculation result.

演算器(1)の演算結果が出力範囲を決定する下限値以
上上限値以下の場合、演算器(1)の演算結果の出力信
号(ホ)を出力し、演算器(1)の演算結果が出力範囲
の上限値よシ大きくなった場合1選択器(3)は演算結
果の出力範囲の上限値を示す第2の制御信号に)を出力
するので、演算器(1)の演算結果が演算結果の出力範
囲を超えても選択器(3)の出力信号(ト)は演算結果
を決定する上限値、下限値の範囲以外のデータを出力し
ない。
If the calculation result of the calculation unit (1) is greater than or equal to the lower limit value that determines the output range and less than or equal to the upper limit value, the output signal (e) of the calculation result of the calculation unit (1) is output, and the calculation result of the calculation unit (1) is If the upper limit of the output range is larger than the upper limit of the output range, the 1 selector (3) outputs the second control signal indicating the upper limit of the output range of the calculation result, so the calculation result of the calculation unit (1) is Even if the output range of the result is exceeded, the output signal (g) of the selector (3) does not output data outside the range of the upper limit value and lower limit value that determine the calculation result.

第4図は上記第1図に示す一実施例において。FIG. 4 shows one embodiment shown in FIG. 1 above.

ある範囲以内の値が出力される場合の演算器(1)の出
力信号(ホ)と選択器(3)から出力される信号の関係
を示す一例であり、第4図においては出力範囲を決定す
る境界値を”3”及び12”に設定し”3″より大きく
”12″より小さい範囲の値を出力しないようにしてい
る。この時、第1の制御信号(ハ)は演算結果の出力範
囲を決定する境界値”3″に設定する。
This is an example showing the relationship between the output signal (E) of the arithmetic unit (1) and the signal output from the selector (3) when a value within a certain range is output, and in Fig. 4, the output range is determined. The boundary values are set to ``3'' and 12'', so that values in the range greater than 3 and less than 12 are not output.At this time, the first control signal (c) is used to output the calculation result. Set the boundary value "3" to determine the range.

演算器(1)の演算結果が“3”以下の場合、すなわち
記憶装置(2)の番地が0番地から3番地に指定された
場合1選択器(3)は演算器(1)の演算結果の出力信
号(ホ)を選択し出力すればよいので、記憶装置(2)
の0番地から3番地にあらかじめ“0″を記憶しておく
ことにより2選択器(3)は記憶装置(2)の出力信号
(へ)に従い演算器(1)の演算結果の出力信号(ホ)
を選択し出力する。演算器(11の演算結果が”3″よ
り大きく”12″より小さい場合、すなわち記憶装置(
2)の番地が4番地から11番地に指定された場合。
When the calculation result of the calculation unit (1) is "3" or less, that is, when the address of the storage device (2) is specified from address 0 to address 3, the 1 selector (3) selects the calculation result of the calculation unit (1). All you have to do is select and output the output signal (E) of the storage device (2).
By storing “0” in advance from address 0 to address 3 of )
Select and output. If the calculation result of the arithmetic unit (11) is greater than "3" and less than "12", that is, the storage device (
2) When the address is specified from 4th to 11th.

選択器(3)は演算結果の出力範囲を決定する境界値を
示す第1の制御信号1−+を選択し出力すればよいので
、記憶装置(2)の4番地から11番地にあらかじめ“
1″を記憶しておくことにより1選択器(3)は記憶装
置(2)の出力信号(へ)に従い第1の制御信号(ハ)
を選択し出力する。演算器(11の演算結果が゛12″
12″場合、すなわち記憶装置(2)の番地が12番地
以上に指定された場合1選択器(3)は演算器(1)の
演算結果の出力信号(ホ)を選択し出力すればよいので
、記憶装置(2)の12番地以上の番地にあらかじめ“
0″を記憶しておくことにより1選択器(jlは記憶装
置(2)の出力信号(へ)に従い演算器(1)の演算結
果の出力信号(ホ)を選択し出力する。
Since the selector (3) only has to select and output the first control signal 1-+ indicating the boundary value that determines the output range of the calculation result, "
1'', the 1 selector (3) selects the first control signal (C) according to the output signal (H) of the storage device (2).
Select and output. Arithmetic unit (the calculation result of 11 is ``12''
12'', that is, when the address of the storage device (2) is specified as 12 or more, the 1 selector (3) only needs to select and output the output signal (e) of the calculation result of the arithmetic unit (1). , “
0'', the 1 selector (jl) selects and outputs the output signal (e) of the operation result of the arithmetic unit (1) according to the output signal (e) of the storage device (2).

第5図は選択器(3)から出力される信号(ト)の出力
範囲が第4図に示す例の時、記憶装置(2)の番地と各
番地にあらかじめ記憶しておくデータとの関係を示す図
である。第5図に示すように記憶装置(2)にあらかじ
めデータを記憶しておくことによ)。
Figure 5 shows the relationship between the addresses of the storage device (2) and the data stored in advance at each address when the output range of the signal (G) output from the selector (3) is as shown in Figure 4. FIG. (by storing data in advance in the storage device (2) as shown in FIG. 5).

演算器fl)の演算結果が設定した範囲以内のデータを
出力しても2選択器(3)は設定した範囲以内のデータ
を出力しない。
Even if the calculation result of the calculator fl) outputs data within the set range, the 2 selector (3) does not output data within the set range.

また、記憶装置(2)にあらかじめ記憶しておくデータ
の値及び第1の制御信号←j及び第2の制御信号に)の
値を変更することにより、出力可能な値の範囲は任意に
設定できる。
In addition, the range of outputtable values can be set arbitrarily by changing the data value stored in advance in the storage device (2) and the value of the first control signal ← j and second control signal). can.

〔発明の効果〕〔Effect of the invention〕

この発明は以上説明したとおり、演算器の演算結果を入
力した記憶装置の出力信号により選択器を制御し、演算
器の出力する演算結果または第1の制御信号または第2
の制御信号の3種類の中どれかひとつを切シ換え出力す
ることにより、リミット範囲を任意に設定でき、また演
算器へ入力を与えてから出力信号が出力されるまでの遅
延時間の少ないある範囲以外、またはある範囲以内の値
が出力されるのを防止するリミッタ装置を実現できる効
果がある。
As explained above, the present invention controls the selector by the output signal of the storage device into which the calculation result of the calculation unit is input, and the selection unit is controlled by the output signal of the storage device into which the calculation result of the calculation unit is input, or the calculation result output from the calculation unit, the first control signal, or the second control signal.
By switching and outputting one of the three types of control signals, the limit range can be set arbitrarily, and the delay time from giving input to the arithmetic unit to outputting the output signal is short. This has the effect of realizing a limiter device that prevents values outside the range or within a certain range from being output.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す構成図、第2図は第
1図に示される一実施例によ)ある範囲以外の値が出力
されるのを防止する場合の演算器の出力信号と選択器の
出力信号の関係の一例を示す図、第3図は選択器の出力
信号の出力範囲が第2図に示す例の時選択器を制御する
記憶装置の番地と各番地にあらかじめ記憶しておくデー
タとの関係を示す図、第4図は第1図に示される一実施
例によりある範囲以内の値が出力されるのを防止する場
合の演算器の出力信号と選択器の出力信号の関係の一例
を示す図、第5図は選択器の出力信号の出力範囲が第2
図に示す例の時選択器を制御する記憶装置の番地と各番
地にあらかじめ記憶しておくデータとの関係を示す図で
ある。 図中、(イ)および(ロ)は入力される2進数、elは
第1の制御信号、に)は第2の制御信号、(ト)は本装
置より出力される出力信号、(1)は演算器、(2)は
記憶装置、(3)は選択器である。 なお9図中、同一あるいは相当部分には同一符号を付し
て示しである。
(Fig. 1 is a block diagram showing one embodiment of the present invention, and Fig. 2 is based on the embodiment shown in Fig. 1.) Output of an arithmetic unit when preventing values outside a certain range from being output. FIG. 3 is a diagram showing an example of the relationship between signals and the output signals of the selector. When the output range of the output signal of the selector is in the example shown in FIG. FIG. 4 is a diagram showing the relationship with data to be stored. FIG. FIG. 5 is a diagram showing an example of the relationship between output signals, and FIG.
FIG. 3 is a diagram showing the relationship between addresses of a storage device that controls the time selector in the example shown in the figure and data stored in advance at each address. In the figure, (a) and (b) are input binary numbers, el is the first control signal, ni) is the second control signal, (g) is the output signal output from this device, and (1) is an arithmetic unit, (2) is a storage device, and (3) is a selector. In FIG. 9, the same or corresponding parts are designated by the same reference numerals.

Claims (1)

【特許請求の範囲】[Claims] 与えられた2進数を演算した結果、ある範囲以外、また
はある範囲以内の値が出力されるのを防止する装置にお
いて、入力された上記2進数の演算を行いその結果を出
力する演算器と、この演算器の出力信号を入力し入力信
号に従い記憶したデータを出力する記憶装置と、上記演
算器の出力信号と第1の制御信号と第2の制御信号のう
ちひとつだけを上記記憶装置より出力される切換信号で
選択して切り換え出力する選択器とを備えたことを特徴
とするリミッタ装置。
In a device that prevents a value outside a certain range or within a certain range from being output as a result of calculating a given binary number, an arithmetic unit that calculates the input binary number and outputs the result; a storage device which inputs the output signal of the arithmetic unit and outputs stored data according to the input signal; and outputs only one of the output signal of the arithmetic unit, a first control signal, and a second control signal from the storage device. A limiter device comprising a selector that selects and outputs a selected signal based on a switching signal.
JP20579284A 1984-10-01 1984-10-01 Limiter Pending JPS6184782A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20579284A JPS6184782A (en) 1984-10-01 1984-10-01 Limiter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20579284A JPS6184782A (en) 1984-10-01 1984-10-01 Limiter

Publications (1)

Publication Number Publication Date
JPS6184782A true JPS6184782A (en) 1986-04-30

Family

ID=16512753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20579284A Pending JPS6184782A (en) 1984-10-01 1984-10-01 Limiter

Country Status (1)

Country Link
JP (1) JPS6184782A (en)

Similar Documents

Publication Publication Date Title
EP0047440B1 (en) Shift circuit
JPS5922260B2 (en) data shift device
US3781819A (en) Shift unit for variable data widths
JPS57127980A (en) Video storage device
US5471156A (en) Device and method for binary-multilevel operation
US5426766A (en) Microprocessor which holds selected data for continuous operation
JPS6184782A (en) Limiter
US3184603A (en) Logic performing device
US4771405A (en) Hidden control bits in a control register
JPS62105232A (en) Limiter device
JPS60220401A (en) Limiter device
JPH0227596A (en) Semiconductor memory
JPH1185463A (en) Arithmetic network device
JPS5880740A (en) Microprogram controller
KR0152277B1 (en) Arithmetic circuit using fuzzy reasoning chip
JPS6148174B2 (en)
JPS6139129A (en) Limiter device
JP3166193B2 (en) Semiconductor integrated circuit
JPH03288228A (en) Information processor
JPS60220402A (en) Limiter device
JPH05315957A (en) Analog/digital conversion device
KR0142792B1 (en) Data interpolation circuit
JP2785287B2 (en) Test access circuit
JPH02185131A (en) Counter device
JPH01250126A (en) Data input method