KR880004651A - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR880004651A
KR880004651A KR870010393A KR870010393A KR880004651A KR 880004651 A KR880004651 A KR 880004651A KR 870010393 A KR870010393 A KR 870010393A KR 870010393 A KR870010393 A KR 870010393A KR 880004651 A KR880004651 A KR 880004651A
Authority
KR
South Korea
Prior art keywords
digital
signal
circuit
semiconductor integrated
integrated circuit
Prior art date
Application number
KR870010393A
Other languages
English (en)
Other versions
KR900007379B1 (ko
Inventor
다까오 스께무라
Original Assignee
야마모도 다꾸마
후찌쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후찌쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR880004651A publication Critical patent/KR880004651A/ko
Application granted granted Critical
Publication of KR900007379B1 publication Critical patent/KR900007379B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 집적회로 실시예의 회로도.
제2도는 제1도에 도시한 테스트 제어회로 출력신호의 파형을 나타내는 도면.
제3도는 본 발명에 따른 반도체 집적회로의 실시예가 사용된 표시장치의 블록도.
제4a도는 제1도에 도시한 디지탈/아날로그 변환기의 회로도.
제4b도는 제1도에 도시한 테스트 제어회로의 회로도.
제4c도는 제1도에 도시한 스위칭 회로의 회로도.
제5a도는 본 발명에 따른 반도체 집적회로의 또다른 실시예의 주요부분의 블록도.
제5b도는 제5a도에 도시한 주요부분의 회로도.
제6도는 본 발명에 따른 반도체 집적회로의 또다른 실시예의 회로도.

Claims (17)

  1. 디지탈 신호 발생 및 신호 처리를 수행하기 위한 디지탈 회로; 상기 디지탈 회로에 의해 발생된 디지탈 신호를 아날로그 신호로 변환하기 위한 디지탈/아날로그 변환기 ; 테스트 모드에서 디지탈 신호로부터 소정 비트수를 취출하기 위한 논리수단 ; 비-테스트 모드 또는 테스트 모드에 기초하여 상기 디지탈 회로로부터 디지탈 신호 또는 상기 디지탈/아날로그 변환기로부터 아날로그 신호를 선택하며, 선택된 신호를 외부회로에 제공하기 위한 스위칭 회로; 및 상기 테스트 및 비-테스트 모드 중의 하나를 지정하며, 모드신호를 상기 논리수단과 스위칭 회로에 제공하기 위한 테스트 제어회로로 구성되는 것을 특징으로 하는 반도체 집적회로.
  2. 제1항에 있어서, 상기 논리수단은 디지탈 신호와 모드신호에 포함된 대응 비트를 각각 수신하는 NAND 회로들과 상기 NAND 회로들의 모든 출력신호를 수신하고 논리 결과를 상기 스위칭 회로에 제공하기 위한 NAND 회로로 구성되는 것을 특징으로 하는 반도체 집적회로.
  3. 제1항에 있어서, 상기 스위칭 회로는 상보형 금속 산화물 반도체 트랜지스터에 의해 각각 구성되는 그 전송 게이트에 의해 병렬로 형성되며, 상기 전송 게이트중의 하나는 상기 논리수단으로부터 디지탈 신호를 수신하고 다른 전송 게이트는 디지탈/아날로그 변환기로부터 아날로그 신호를 수신하는 것을 특징으로 하는 반도체 집적회로.
  4. 제3항에 있어서, 상기 모드신호가 상기 전송 게이트의 게이트 터미날에 가해지는 것을 특징으로 하는 반도체 집적회로.
  5. 제1항에 있어서, 상기 디지탈/아날로그 변환기는 레더 네트워크로 된 디지탈/아날로그 변환기로 구성되는 것을 특징으로 하는 반도체 집적회로.
  6. 제1항에 있어서, 상기 테스트 제어회로에 의해 발생된 상기 모드신호는 상호 다른 위상을 갖는 다수의 비트로 구성되고 위상의 조합은 테스트 모드에서 상기 논리수단에 의해 취출되도록 비트가 결정되는 것을 특징으로 하는 반도체 접적회로.
  7. 제6항에 있어서, 상기 모드신호를 형성하는 상기 다수의 비트는 모두 제로 레벨인 것을 특징으로 하는 반도체 집적회로.
  8. 제6항에 있어서, 상기 모드신호를 형성하는 상기 다수의 비트는 OR 회로에 공급되며, 그 출력은 상기 스위칭 회로에 공급되는 것을 특징으로 하는 반도체 집적회로.
  9. 제1항에 있어서, 상기 테스트 제어회로는 디코더인 것을 특징으로 하는 반도체 집적회로.
  10. 제1항에 있어서, 상기 디지탈 회로에 의해 발생된 상기 디지탈 신호는 디지탈 영상신호인것을 특징으로 하는 반도체 집적회로.
  11. 제1항에 있어서, 상기 디지탈 회로에 의해 발생된 상기 디지탈 신호는 디지탈 음성신호인 것을 특징으로 하는 반도체 집적회로.
  12. 제1항에 있어서, 상기 반도체 집적회로는 상기 외부회로에 직접 공급되는 상기 디지탈 회로로부터 유도된 신호 및 상기 논리수단의 출력신호를 선택하기 위한 또다른 스위칭 회로를 갖는것을 특징으로 하는 반도체 집적회로.
  13. 다수의 비트로 각각 구성된 다수의 디지탈 코드를 제공하기 위한 디지탈 회로 : 대응 디지탈 코드를 각각 수신하고 디지탈 코드를 아날로그 신호로 변환하는 다수의 디지탈/아날로그 변환기 회로, 대응 디지탈/아날로그 변환기 회로로부터 아날로그 신호를 수신하기 위한 제1입력 터미날, 제2입력 터미날 및 출력 터미날을 각각 구비한 다수의 스위칭 회로, 제어신호에 응하여 상기 스위칭 회로의 제2입력 터미날로 디지탈 코드중 하나의 다수의 비트를 각각 분배하기 위한 수단 ; 및 상기 스위칭 회로의 출력 터미날로부터 비-테스트 모드동안 아날로그 신호가 출력되고, 테스트 모드동안 디지탈 코드중의 하나가 출력되어, 제어신호를 발생하도록 상기 스위칭 회로를 제어하기 위한 테스트 제어회로로 구성되는 것을 특징으로 하는 반도체 집적회로.
  14. 제13항에 있어서, 상기 스위칭 회로 각각은 상보형 금속 산화물 반도체 트랜지스터에 의해 각각 구성된 2전송 게이트에 의해 병렬로 형성되며, 상기 전송 게이트중의 하나는 상기 분배수단으로부터 디지탈 신호를 수신하고, 나머지 전송 게이트는 디지탈/아날로그 변환기 회로로부터 아날로그 신호를 수신하는 것을 특징으로 하는 반도체 집적회로.
  15. 제13항에 있어서, 상기 분배수단은 디지탈 신호와 모드 지정신호에 포함된 대응 비트를 각각 수신하는 NAND 회로들과 상기 NAND 회로들의 모든 출력신호를 수신하고 논리 결과를 상기 디지탈/아날로그 변환기에 제공하기 위한 NAND 회로로 구성되는 것을 특징으로 하는 반도체 집적회로.
  16. 제13항에 있어서, 상기 디지탈 회로에 의해 발생된 상기 디지탈 코드는 디지탈 영상신호인 것을 특징으로 하는 반도체 집적회로.
  17. 제13항에 있어서, 상기 디지탈 회로에 의해 발생된 상기 디지탈 코드는 디지탈 음성신호인 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870010393A 1986-09-20 1987-09-19 반도체 집적회로 KR900007379B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-222646 1986-09-20
JP222646 1986-09-20
JP61222646A JPH0695129B2 (ja) 1986-09-20 1986-09-20 半導体集積回路

Publications (2)

Publication Number Publication Date
KR880004651A true KR880004651A (ko) 1988-06-07
KR900007379B1 KR900007379B1 (ko) 1990-10-08

Family

ID=16785711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870010393A KR900007379B1 (ko) 1986-09-20 1987-09-19 반도체 집적회로

Country Status (4)

Country Link
US (1) US4857834A (ko)
EP (1) EP0265304A3 (ko)
JP (1) JPH0695129B2 (ko)
KR (1) KR900007379B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717697A (en) * 1990-06-27 1998-02-10 Texas Instruments Incorporated Test circuits and methods for integrated circuit having memory and non-memory circuits by accumulating bits of a particular logic state
JP3563750B2 (ja) * 1992-10-16 2004-09-08 テキサス インスツルメンツ インコーポレイテツド アナログ回路のための走査に基づく試験
US6101457A (en) * 1992-10-29 2000-08-08 Texas Instruments Incorporated Test access port
DE4309789A1 (de) * 1993-03-25 1994-09-29 Siemens Ag Prüfanordnung für einen Analogeingabekanal für eine sicherheitsgerichtete, insbesondere speicherprogrammierbare Steuereinrichtung
JPH08330431A (ja) * 1995-05-31 1996-12-13 Nec Corp 半導体集積回路
US6651129B1 (en) * 1999-07-21 2003-11-18 National Semiconductor Corporation Apparatus and method for establishing a data communication interface to control and configure an electronic system with analog and digital circuits
US8274296B2 (en) * 2009-11-11 2012-09-25 Advantest Corporation Test apparatus and electronic device that tests a device under test
CN106990350B (zh) * 2016-11-29 2023-06-09 珠海市一微半导体有限公司 内部带有模数转换接口芯片的量产测试模块及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272721A (en) * 1978-12-07 1981-06-09 Gte Automatic Electric Laboratories Inc. Analog-to-digital converter alignment circuit
US4417151A (en) * 1982-03-11 1983-11-22 Distributed Control Systems, Inc. Universal input-output device
JPS58158566A (ja) * 1982-03-17 1983-09-20 Hitachi Ltd 検査装置
US4441183A (en) * 1982-03-22 1984-04-03 Western Electric Company, Inc. Apparatus for testing digital and analog circuits
DE3305547A1 (de) * 1983-02-18 1984-08-23 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum digitalen umwandeln eines analogen signals

Also Published As

Publication number Publication date
JPH0695129B2 (ja) 1994-11-24
EP0265304A3 (en) 1990-07-04
US4857834A (en) 1989-08-15
EP0265304A2 (en) 1988-04-27
JPS63228086A (ja) 1988-09-22
KR900007379B1 (ko) 1990-10-08

Similar Documents

Publication Publication Date Title
US4446381A (en) Circuit and technique for initializing the state of bistable elements in an integrated electronic circuit
US6654916B1 (en) Waveform generator, semiconductor testing device and semiconductor device
GB2278970A (en) Pass transistor multiplexer with reduced propagation delay
US4142246A (en) Sequence controller with dynamically changeable program
KR920000177A (ko) 반도체 집적회로장치
KR880004651A (ko) 반도체 집적회로
US6944835B2 (en) Delay circuit, testing apparatus, and capacitor
EP0123222B1 (en) Digital-to-analog converter
KR910005586A (ko) 사다리형 저항회로를 갖는 디지탈/아날로그 변환기
US4138917A (en) Key code generator
US5815107A (en) Current source referenced high speed analog to digitial converter
GB933534A (en) Binary adder
KR850008567A (ko) 반도체 집적회로
US4584567A (en) Digital code detector circuits
US6446226B1 (en) Programmable pulse generator and method for using same
KR880011802A (ko) 반도체장치
US4207792A (en) Tri-state encoding circuit for electronic musical instrument
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
US7009908B2 (en) Decoding device
KR930005367A (ko) 잡음제거회로
JPS61134982A (ja) メモリ・アクセス回路
KR900017301A (ko) 레벨 게이트형 아나로그 or회로
KR0119785Y1 (ko) 2의 보수발생회로
JPS6158321A (ja) 半導体集積回路
JPH09116434A (ja) デジタル・アナログ変換回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee