KR900017301A - 레벨 게이트형 아나로그 or회로 - Google Patents

레벨 게이트형 아나로그 or회로 Download PDF

Info

Publication number
KR900017301A
KR900017301A KR1019900005109A KR900005109A KR900017301A KR 900017301 A KR900017301 A KR 900017301A KR 1019900005109 A KR1019900005109 A KR 1019900005109A KR 900005109 A KR900005109 A KR 900005109A KR 900017301 A KR900017301 A KR 900017301A
Authority
KR
South Korea
Prior art keywords
analog signal
switch means
conductive
coupled
level
Prior art date
Application number
KR1019900005109A
Other languages
English (en)
Inventor
마이클 벨 아이삭
Original Assignee
피터 엠. 엠마뉴엘
톰슨 컨슈머 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 엠. 엠마뉴엘, 톰슨 컨슈머 일렉트로닉스 인코포레이티드 filed Critical 피터 엠. 엠마뉴엘
Publication of KR900017301A publication Critical patent/KR900017301A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04113—Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means

Abstract

내용 없음

Description

레벨 게이트형 아나로그 OR회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 또다른 실시예를 부분적인 블럭선도 형태 및 부분적인 개략선도 형태로 도시하는 도면,
제3a도 및 제3b도는 제3도의 실시예를 이해하는데 유용한 파형 도시도.

Claims (1)

  1. 주어진 바이어스 레벨에서의 제1아나로그 신호를 발생하기 위한 제1아나로그 신호 및 바이어스 소오스(10)와, 주어진 바이어스 레벨에서의 제2아나로그 신호를 발생하기 위한 제2아나로그 신호 및 바이어스 소오스(20)와, 각각의 제1및 제2입력(out 3, out2)과 공통 출력(40)을 가진 비-부가 혼합기로서 배치된 제1및 제2트랜지스터(Q1,Q2)를 포함하는 트랜지스터 장치(100)를 구비하는 레벨 게이트형 아나로그 OR회로에 있어서, 제1스위치수단(SW1)은 바이어스 레벨에서 상기 제1아나로그 신호를 수신하기 위한 상기 제1아나로그 신호 및 바이어스 소오스(10)에 결합된 입력 터미널, 제1제어 신호에 응답하여 상기 스위치를 제어하기 위한 제어 터미널(C1)및, 상기 제1제어 신호에 응답하여 상기 제1아나로그 신호가 전개되는 상기 비-부가 혼합기(100)의 상기 제1입력터미널에 결합된 출력 터미널(out 1)를 갖는것과, 제2스위치 수단(SW2)은 바이어스 레벨에서 상기 제2아나로그 신호를 수신하기 위한 상기 제2아나로그 신호 및 바이어스 소오스(20)에 결합된 입력 터미널, 제2제어 신호 상보성을 상기 제1제어 신호에 응답하여 상기 제2스위치 수단(SW2)을 제어하기 위한 제어 터미널(C2)및, 상기 제2제어 신호에 응답하여 상기 제2아나로그 신호가 전개되는 상기 비-부가 혼합기(100)의 상기 제2입력 단자에 결합된 출력 터미널(out 2)를 갖는 것과, 상기 제1및 제2트랜지스터의 상기 각각의 입력(out 1, out 2)은 각각의 스위치 수단(SW1, SW2)이 비-도통일 때, 기준 레벨에 결합되는 것과, 상기 제1트랜지스터(Q1)는 상기 제1스위치 수단(SW1)이 비-도통일 때, 비-도통이며, 상기 제2트랜지스터(Q2)는 상기 제2스위치 수단(SW2)이 도통일 때, 도통인 것을 특징으로 하는 레벨 게이트형 아나로그 OR회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900005109A 1989-04-17 1990-04-13 레벨 게이트형 아나로그 or회로 KR900017301A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33868789A 1989-04-17 1989-04-17
US338,687 1989-04-17

Publications (1)

Publication Number Publication Date
KR900017301A true KR900017301A (ko) 1990-11-16

Family

ID=23325736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900005109A KR900017301A (ko) 1989-04-17 1990-04-13 레벨 게이트형 아나로그 or회로

Country Status (7)

Country Link
EP (1) EP0393947A3 (ko)
JP (1) JPH02295219A (ko)
KR (1) KR900017301A (ko)
CN (1) CN1046649A (ko)
AU (1) AU5319990A (ko)
CA (1) CA2010680A1 (ko)
FI (1) FI901811A0 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2925767B2 (ja) * 1991-02-26 1999-07-28 ローム株式会社 信号ライン切り換え回路
WO1992019070A1 (en) * 1991-04-19 1992-10-29 Graham Peters A switching apparatus for video signals
AU665691B2 (en) * 1992-06-22 1996-01-11 Alcatel N.V. Switched video service

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3371160A (en) * 1964-01-31 1968-02-27 Rca Corp Television circuit for non-additively combining a pair of video signals
NL149323B (nl) * 1967-01-12 1976-04-15 Philips Nv Elektronenstraalbuis voor het weergeven van kleurenbeelden.
US3898377A (en) * 1973-11-23 1975-08-05 Xerox Corp Video mixer

Also Published As

Publication number Publication date
CA2010680A1 (en) 1990-10-17
AU5319990A (en) 1990-10-18
FI901811A0 (fi) 1990-04-10
CN1046649A (zh) 1990-10-31
JPH02295219A (ja) 1990-12-06
EP0393947A2 (en) 1990-10-24
EP0393947A3 (en) 1991-01-09

Similar Documents

Publication Publication Date Title
KR850006783A (ko) 스위칭 회로
KR960030546A (ko) 스위치회로 및 복합스위치회로
KR930003558A (ko) 출력회로
KR840006111A (ko) 애널로그 스위치회로
KR870005279A (ko) 제어장치
KR920013937A (ko) 반도체집적회로
KR880001108A (ko) Cmos 입력회로
KR910017787A (ko) 오디오 신호 편집용 크로스 페이더
KR860009424A (ko) 반도체 집적 회로
KR890005992A (ko) 상보신호 출력회로
KR900002552A (ko) 출력회로
KR880012009A (ko) BiMOS 논리회로
KR920011039A (ko) 스위칭 정전류원회로
KR950023885A (ko) 복수의 입력을 받아 그 중의 하나를 선택적으로 출력하는 전압 선택장치
KR870002694A (ko) 증폭회로
KR900019315A (ko) 전압 레벨 전환 회로
ES2090223T3 (es) Sumidero de corriente.
KR900017301A (ko) 레벨 게이트형 아나로그 or회로
KR910008978A (ko) 출력회로
KR920011052A (ko) 증폭회로
KR890011195A (ko) 증폭회로
KR910008842A (ko) 레벨 변환기의 속도제어 회로
KR840002174A (ko) 스위치 회로
KR930015337A (ko) 연산 증폭기를 포함한 시동회로
KR910001770A (ko) 구동 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid