DE1284459B - Matrixspeicher - Google Patents

Description

Die Erfindung betrifft einen Matrixspeicher, dessen Leseverstärker über einen Informationspufferspeicher zu einem Ziffersteuersignalverstärker zum Wiedereinschreiben der Leseinformation durchgeschleift ist.

Da bekanntlich in Speicheranordnungen mit zerstörender Auslesung die eingeschriebene Information beim Auslesen gelöscht wird, muß jeweils unmittelbar nach dem Auslesen ein Wiedereinschreiben unter Verwendung der ausgelesenen Information erfolgen. Da in diesem Fall die für das Wiedereinschreiben erforderliche Zeitdauer in die Speicherabfrageperiode eingeschlossen ist, die für die Durchführung einer Speicheroperation mit zerstörender Auslesung erforderlich ist, ist es wünschenswert, die für das Wiedereinschreiben erforderliche Zeitdauer so weit wie möglich abzukürzen, damit man eine hohe Speicherarbeitsgeschwindigkeit erhält.

Bei einem bekannten Matrixspeicher dieser Art ist an den dem Leseverstärker nachgeschalteten Informationspufferspeicher eine Torschaltung angekoppelt, die entsprechend dem jeweiligen Speicherwert ein Ziffersteuersignal durchläßt. Zur Verringerung der Ausklingzeit des Wiedereinschreibsignals auf dem Leseleiter ist dem Leseverstärker eine zweite Torschaltung vorgeschaltet, die ebenfalls von dem Informationspufferspeicher gesteuert wird. Das Steuersignal für die beiden Torschaltungen steht jeweils erst mit einer Verzögerung zur Verfügung, die die Einstellzeit des Informationspufferspeichers einschließt. Infolgedessen muß diese Zeitverzögerung im Rahmen der Speicherabfrageperiode berücksichtigt werden.

Aufgabe der Erfindung ist die Ausschaltung dieser Einstellzeit des Informationspufferspeichers und damit eine weitere Verkürzung der Wiedereinschreibperiode.

Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß in den Signalweg zwischen Informationspufferspeicher und Ziffersteuersignalverstärker eine Oder-Eingangsstufe eingefügt ist, deren zweiter Eingang über eine Koppelschaltung unmittelbar, d. h. unter Umgehung des Informationspufferspeichers, an den Ausgang des Leseverstärkers angekoppelt ist.

Das Lesesignal entsteht im Anfangsteil des Wortsteuerimpulses. Das Ausgangssignal des Leseverstärkers beeinträchtigt deshalb den Lesevorgang nicht. Das Ausgangssignal des Leseverstärkers ermöglicht eine Vorverlegung des Ziffersteuersignals und auch des Zifferbefehlsimpulses innerhalb der Leseperiode, womit man insgesamt eine beträchtliche Verkürzung derselben erzielt.

Die vorliegende Erfindung selbst wird hinsichtlich ihres Aufbaus und ihrer Arbeitsweise durch die folgende Beschreibung in Verbindung mit den Zeichnungen dargestellt, wo jeweils entsprechende Teile mit gleichen Bezugsziffern versehen sind. Es stellt dar

F i g. 1 ein Blockschaltbild einer bekannten Speicheranordnung mit zerstörender Auslesung,

F i g. 2 und 3 Impulsdiagramme zur Erläuterung der zeitlichen Arbeitsweise der Anordnung nach Fig. 1,

F i g. 4 ein Blockschaltbild einer Speicheranordnung nach der Erfindung,

F i g. 5 ein Impulsdiagramm zur Erläuterung der zeitlichen Arbeitsweise einer Anordnung nach Fig. 4,

F i g. 6 ein Blockschaltbild des Ziffersteuersignalverstärkers der Anordnung nach F i g. 4.

Der Aufbau und die Arbeitsweise einer bekannten Speicheranordnung werden in Verbindung mit den F i g. 1, 2 und 3 erläutert, um das Verständnis der vorliegenden Erfindung klarzumachen. Die bekannte Speicheranordnung umfaßt nach F i g. 1 eine Adressendecodierungsstufe 2, die zum Einschreiben und Auslesen einer Speicherinformation bezüglich einer

ίο beliebigen Speicheradresse eines Matrixspeicherelementes 1 geeignet ist, Steuerverstärker 3 und 4 für den Einschreibe- bzw. Auslesevorgang einer Information, einen Leseverstärker 5 zur Verstärkung und Formung des Lesesignals und einen Informationspufferspeicher 6, der durch die Ausgangssignale des Leseverstärkers 5 entsprechend den Einschreibinformationssignalen eingestellt wird. Die Einstellung des Informationspufferspeichers erfordert im allgemeinen eine bestimmte Verzögerungszeit Td.

ao Wenn bei der Anordnung nach F i g. 1 der Informationspufferspeicher eingestellt ist, wird von der Steuer- und Zeitgeberstufe 9 ein Wiedereinschreibsignal ausgesandt, wodurch ein Impulssignal entsprechend der ausgelesenen Information ausgelöst wird.

as Dieses Impulssignal wird mittels eines Ziffersteuersignalverstärkers 7 (entsprechend dem Informationssteuerverstärker) verstärkt. Das verstärkte Signal wird in das Matrixspeicherelement 1 eingegeben. Wenn eine Fehlerprüfschaltung 8 vorgesehen ist, erfolgt nach Einstellung des Informationspufferspeichers eine Fehlerprüfung.

Die Steuerung der Erzeugung und die Zeitverteilung der benutzten Impulsformen erfolgt mittels der Steuer- und Zeitgeberstufe9. In Fig. 2 ist die Zeitverteilung für eine Ausleseanordnung mit einem wortorganisierten Speicher und in Fig. 3 für eine Ausleseanordnung mit einem Strom-Koinzidenz-Speicher dargestellt.

Wenn auch selbstverständlich beide Systeme hinsichtlich der Art des Auslesevorgangs verschieden sind, so können sie doch beide durch das Blockschaltbild nach F i g. 1 dargestellt werden. Im Falle eines wortorganisierten Speichers sind jedoch die Verstärker 3 und 4 in F i g. 1 jeweils Wortschaltstufen und Wortsteuersignalverstärker, wogegen im Falle eines Strom-Koinzidenz-Speichers die Verstärker 3 und 4 jeweils X- bzw. Y-Steuersignalverstärker und der Steuersignalverstärker 7 ein Z-Steuersignalverstärker sind. Diese beiden Fälle sind einander in bezug auf die folgenden beiden Wirkungen gleichwertig:

a) daß vom Leseverstärker 5 ein verstärktes und geformtes Lesesignal mittels der von der Steuer- und Zeitgeberstufe 9 ausgesandten Signale erzeugt wird, wobei der Informationspufferspeicher 6 durch dieses Ausgangssignal des Leseverstärkers eingestellt wird;

b) daß das Wiedereinschreiben durch Aussendung eines Wiedereinschreibsignals von der Steuerstufe nach Einstellung des genannten Informationspufferspeichers durchgeführt wird.
In beiden genannten Fällen schließt die für den Wiedereinschreibvorgang erforderliche Zeitspanne eine durch die Einstellung des Informationspuffer-Speichers mittels der Ausgangsimpulse des Leseverstärkers 5 bedingte Zeitverzögerung Td ein.

In Fig. 2 bezeichnen I_w, V₀, V₁, B, /_fl-Befehl und I_D jeweils einen Wortsteuerimpuls, ein Lesesignal,

ein Ausgangssignal des Leseverstärkers, einen Ausgangsimpuls des Informationspufferspeichers, einen Zifferbefehlimpuls und ein Ziffersteuersignal.

In F i g. 3 stellen die Wellenformen X, Y, Z und Z-Befehl jeweils Steuerimpulse für den X-, Y- und Z-Steuersignalverstärker bzw. Z-Steuerbefehlsimpulse dar. Die Impulse V₀, V₁ und B in F i g. 3 sind selbstverständlich dieselben wie in Fig. 2.

In F i g. 1 gibt die Doppelpfeillinie eine herausgegriffene Drahtleitung unter einer Mehrzahl von gleichen Drahtleitungen an, und der /_W-Befehl stellt einen Wortsteuerbefehlsimpuls dar. Der Aufbau und die Arbeitsweise einer bekannten Speicheranordnung wurden beschrieben, um die vorliegende Erfindung verständlich zu machen.

Nach der vorliegenden Erfindung soll die genannte durch die Einstellung des Informationspufferspeichers bedingte Zeitverzögerung Td für die Wiedereinschreibperiode ausgeschaltet werden. Deshalb ist nach der vorliegenden Erfindung eine Koppel- ao schaltung 10 vorgesehen, die den Ausgang des Leseverstärkers 5 unmittelbar mit dem Ziffersteuersignalverstärker? verbindet, ohne daß dieses Ausgangssignal durch den Informationspufferspeicher 6 geleitet wird (vgl. F i g. 4). as

Wenn die Koppelschaltung 10 in der Anordnung nach F i g. 4 fehlt, ist diese Anordnung derjenigen nach F i g. 1 gleichwertig. Durch Einschaltung der Koppelschaltung 10 kann jedoch durch Zusammenschaltung des Leseverstärkerausgangssignals V₁ mit dem Ausgangssignal B des Informationspufferspeichers die Zeitverzögerung des Informationspufferspeichers unterdrückt werden, der durch dieses Ausgangssignal V₁ eingestellt wird. In F i g. 5 ist dieses kombinierte Ausgangssignal mit F bezeichnet. Infolgedessen kann ein Wiedereinschreibinformationsimpuls durch Anlegen eines Wiedereinschreibsignals (/_fl-Befehl) nach Erzeugung des Leseverstärkerausgangssignals V₁ erzeugt werden, wobei die Wiedereinschreibzeit um die für die Einstellung des Informationspufferspeichers erforderliche Verzögerungszeit Td verkürzt wird.

In F i g. 5 geben der /^-Befehl-I und der I₀-Befehl-II die Zeitbeziehung zwischen einer Anordnung nach der Erfindung und einer bekannten Einrichtung an.

Eine bevorzugte Ausführungsform des Ziffersteuersignalverstärkers unter Benutzung der Erfindung ist in F i g. 6 dargestellt, wo eine Oder-Eingangsstufe 11 zur unmittelbaren Einspeisung der Ausgangssignale des Leseverstärkers 5 in die in gestrichelten Linien eingezeichnete Schaltgruppe des Ziffersteuersignalverstärkers 7 vorgesehen ist und wo die Anschlußklemmen α und b jeweils mit der Steuer- und Zeitgeberstufe 9 bzw. dem Matrixspeicherelement 1 verbunden sind.

Claims (1)

1. Patentanspruch:

   Matrixspeicher, dessen Leseverstärker über einen Informationspufferspeicher zu einem Ziffersteuersignalverstärker zum Wiedereinschreiben der Leseinformation durchgeschleift ist, dadurch gekennzeichnet, daß in den Signalweg zwischen Informationspufferspeicher (6) und Ziffersteuersignalverstärker (7) eine Oder-Eingangsstufe (11) eingefügt ist, deren zweiter Eingang über eine Koppelschaltung (10) unmittelbar, d. h. unter Umgehung des Informationspufferspeichers (6), an den Ausgang des Leseverstärkers (5) angekoppelt ist.

   Hierzu 2 Blatt Zeichnungen