DE2007025A1 - Prüfsystem für logische Schaltungsanordnungen - Google Patents
Prüfsystem für logische SchaltungsanordnungenInfo
- Publication number
- DE2007025A1 DE2007025A1 DE19702007025 DE2007025A DE2007025A1 DE 2007025 A1 DE2007025 A1 DE 2007025A1 DE 19702007025 DE19702007025 DE 19702007025 DE 2007025 A DE2007025 A DE 2007025A DE 2007025 A1 DE2007025 A1 DE 2007025A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- input
- binary
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
Prioritäti 17. FeforuLar 1969; USA;
Die ErfindJunfitg- tte-zieht sich, auf. ein Prüf system für logische
Schal tungs anordnungen.. Das erfindraaigsgemäße Prüf system
führt eine Prüfung durch in. he zug auf vorbestimmte und wählbare·
Amplituden- und Anspr echcharakt er is tike» des Ausgangssignals
einer Schaltungsanordnumg als Antwort auf vorgegebene
Eingangsfeedingungen. In jedem Prüfzyklus tastet das
PrüfsystejE das tatsächliche Niveau des Ataisgangssigiials der
zu prüfenden Schaltung ab, und zwar in einem ersten Zeitabschnitt,
welcher auf die Uennansprechzeit der zu prüfenden Schaltung, bezogen ist. Wenn das Signal entweder oberhalb, bzw. mitterhalb eines ersten "bzw. zweiten Bezugsniveaus
liegt, erzeugt das Prüfsystem ein binäres Endprüfsignal,
wobei jeder der binären Zustände dieses Signals das wirkliche
Fiveau des mi prüfenden Signals anzeigt in bezug auf
ein jeweils asu s ge schloss en.es der Beziigsniveaus» Wenn das
SfiTeau des Signals zwischen den "beiden Bezugsniveaus liegt,
0098367H60
Bayerische Vereinebank München 820993
ID 2595 - 2 -
fcOLeiistt das Endprüf signal, in seinem variierigen "binären Zustand.
In einem anderen Zeitabschnitt, welcher eu der Ar-"feeitsperiode
des Ausgangs signals der zu prüfenden Schaltung gehört, tastet das Prüfsystem das wirkliche Niveau des
zu prüfenden Alis gangs signals in bezug auf die ersten mnd
zweiten Bezugsniveaus ab. und erzeugt ein bednäres Endprüfsignal,
dessen eines Niveau anzeigt, daß das Alis gangs signal
auf einem für die gegebenen Eingangsbedingungen zu erwartenden Niveau ist und dort verbleibt.Wenn das Niveau des
Aufgangssignals nieht das erwartete ist oder das Signal
nicht auf dem erwarteten Niveau verbleibt, befindet sich das Bndprüfsignal in seinem anderen binären Zustand, der anzeigt,
daß das zu prüfende Aufgangssignal sich nicht auf dem erwarteten
Niveau befindet. Wenn das Ausgangssignal der zu prüfenden Schaltung während des zweiten Zeitabschnitts auf
dem erwarteten Niveau ist rand dort verbleibt, wird das während des zweiten Zeitabschnitts erhaltene Endprüfsignal
mit dem während des ersten Zeitabschnitts erhaltenen Endprüfsignal
in Beziehung gesetzt, um zu bestimmen, ob das Signal innerhalb der Nennanspxechzeit auf die vorgegebenen
EingangsbediBiguBigen angesprochen hat. Eine üniversaltreiberschaltuHig
liefert, variable einstellbare Treibsignalcharakteristiken
für Bez.ugseingangssigB.ale .
Die Erfindung bezieht sich auf eine Prüfschaltung zior Prüfung
eines Signals auf vorbestimmte Amplituden- und Ansprechzeitcharakter ist iken und insbesondere zur Prüfung des Ausgangssignals
von logischen und/oder anderen Schaltumigsaiiordnungen.
Gemäß dem Stand der Technik wurden bisher Prüfsysteme für Schaltimgsanordnungen verwendet, welche den Ausgang einer
lagischen Schaltung prüfen, mm zu bestimmen, ob das Ausgangssignal
der logischen Schaltung in seinem ordnungsgemäßen binären Zustand war. Bei eimern bekannten Prüf syst em für
'logische Schaltungen waren einzelne logische Schaltimgen vorgesehen
zur Prüfimg eines jeden von vier möglichen Zuständen
009836/UeO
ID 2595 ·, - -, ■ - 3 -■
des Ausgängssignals. "Bei diesem bekannten Prüfsystem mußten
vier Arten, von ZToistanddetektoren vorgesehen sein. Ein. Detektor
ist für ein -ungenügendes positives. Niveau vorgesehen
und prüft auf edtten logischen Zustand 1; ein zweiter ist
für ein übermäßiges positives Niveau vorgesehen und prüft
auf ein übermäßiges logisches Hiveau Ij der dritte Detektor
ist für-ein ungenügendes negatives Niveau vorgesehen und
prüft auf einen logischen Zustand 0; und der vierte Detektor
ist für ein übermäßiges negativem Hiveau vorgesehen und
prüft auf einen übermäßigen, logischen Zustand 0. Dieses bekannte
Prüf system wurde allgemein als zufriedenst eilend angesehen,
jedoch war infolge der vorherbe sehr iebenen viear Ί
einzelnen Zustandsdetektorschaltkreise, die zum Betrieb des
Systems erforderlich waren, ein holier Ge rate aufwand erforderlich»
Bei Systemen zur Prüfung einer Yielzahl von Ausgangssignalen.
war die Zahl der erforderlichen Geräte noch nöher, und es ergab sich eine noch größere Komplexität.
Bei den bisher bekannten Prüfsystemen konnten die Treiberschaltungen,
welche die eh, prüfenden logischen oder anderen
Schaltungen in einen bestimmten Zustand bringen sollen,
nicht ohne weiteres so-ausgebildet werden, daß: sie verschiedene
Schaluungsanardnungen mit verschiedenen Anforderungen
hinsichtlich der Treibereingangssignale prüfen konnten. |
Es ist- eine Aufgab« der: vorliegenden ErfindTimg, ein Prüfsystem
zu schaffen· zur Prüfung varbestimmter und/oder varwählbarer
Amplituden- und Ansprechcharakteristikeii eines
Aus gangs signals einer logischen und/oder anderen Schaltungsanordnung.
.
Es ist. eiD-e vfeitere Aufgabe der Erfindung ein Prüf sy stem zu
schaffen; zur ,Prüfung des Ausgangs einer logischen und/oder
anderen Schal tungs. anordnung, wobei das Prüf sy st em Endprüfsignale
erzeugt, welche anzeigen, daß das geprüfte Ausgangssigi|ai.gich
in eineim erwarteten Zustand für vorgegebene Ein-
0 098 3 6/ URO.
ID 2595 - 4 -
gangs "he dingung en befindet und dort verbleibt, sowie ein Endprüf
signal liefert, welcii.es anzeigt, daß das geprüfte Ausgangssignal
sich nicht in dem erwarteten Zustand befindet, und wobei das erfindungsgemäße System, wenn das geprüfte
Ausgangssignal sich in dem erwarteten Zustand befindet, ein
Endprüfsignal liefert, welches anzeigt, ob das Signal den
erwarteten Zustand bis zu einem bestimmten Zeitabschnitt, nachdem die vorgegebenen Eingangsbedingungen dem Eingang der
zu prüfenden Schaltungsanordnung zugeführt wurden, erreicht hat ader nicht.
Es ist eine weitere Aufgabe der Erfindung, ein Prüfsystem zn
schaffen zur Prüfung des Ausgangs eimer logischen Schaltung,
welches verhältnismäßig einfach aufgebaut ist und/oder den Gerätebedarf für das System herabsetzt.
Eine weitere Ai&fgabe der Erfindung ist, ein Prüf system für
SchaltTiingsanordnungen zu schaffen, welches von einem Verfahrenssteuerungs-TJniversalcomptiter
betrieben wird..
Es ist eine weitere Aufgabe der Erfindung, eine Universaltreiberschaltung
zu schaffen, welche als Antwort auf Bezugseingangssignale variable einstellbare Treibersignale liefert.
Eine weitere Aufgabe der Erfindung ist es, eine Treiberschaltung
der vorgenannten Art zu schaffen, die von einem Digitalrechner betrieben wird.
Ein. Testsystem zur Prüfung von wenigstens einem Ausgangssignal
einer bestimmten Schaltung auf vorbestimmte Amplituden- und Ansprechzeitcharakteristiken als Reaktion auf
mindestens einen der genannten Schaltung zugeführten Satz von vorbestimmten Eingangsbedingungen kennzeichnet sich
gemäß der Erfindung dadurch, daß zur Abtastung des genannten Signals ein zwei Zustände aufweisendes Leseverstärkernetzwerk
mit einem ersten und einem zweiten Ausgang
009836/U60
BAD
vorgesehen, ist,, wobei der Leseverstärker am ersten bzw.
zweiten Ausgang ein erstes bzw. zweites binäres Lese-Aus— gangssignal liefert, wobei das erste Lese.-Ausgangssignal
einen vorbestimmten seiner beiden binären Zustände hat, wenn
das Niveau des Signals der zu prüfenden Schaltung oberhalb
eines vorbestimmten ersten Bezugsniveaus liegt, und den anderen seiner beiden binären Zustände hat, wenn das
Niveau des Signals der zu prüfenden Schaltung nicht oberhalb des vorbestimmten ersten Bezügsniveaus liegt, undL
wobei das zweite Lese-Ausgangssignal in einem vorbestimmten
seiner beiden binären Zustände ist, wenn das Niveau des J
Signals der zu prüfenden Schaltung unterhalb eines vor- · v
bestimmten zweiten Bezugsniveaus liegt, und in seinem anderen binären Zustand ist, wenn das Niveau des Signals der
zu prüfenden Schaltung nicht unterhalb des vorbestimmten zweiten Bezugsniveaus liegt, und wobei die vorbestimmten
jeweiligen binären Zustände des ersten, und zweiten Signals
in bezug aufeinander komplementär sind, wenn das Ausgangs— signal der.zu prüfenden Schaltung ein Niveau hat, welches
entweder oberhalb oder unterhalb des ersten bzw. zweiten vorbestimmten Bezugsniveaus liegt, und wobei das erste
bzw. zweite binäre. Lese-Ausgangssignal den gleichen vorgewählten
jeweiligen binären Zustand haben, wenn das Ausgangssignal der zu prüfenden Schaltung ein Niveau hat, i
welches" im wesentlichen zwischen dem ersten und zweiten Bezugsniveau liegt; ,
und daß eine logische Schaltungsanordnung vorgesehen ist
mit einem ersten und zweiten Eingang, die von dem ersten
bzw. zweiten binären Lese-Aüsgangssignal konditiondert werden,
und mit einem dritten Eingang, der von einem dritten
binären Signal konditioniert wird, wobei der erste bzw. zweite binäre Zustand des genannten dritten Signals eine Anzeige
bildet für die erwartete Amplitudencharakteristik des genannten Ausgangssignals für den vorgewählten Satz von
Eingangsbedimgungen in bezug auf das erste bzw. zweite Be-,zugsniveau,
und daß die logisch© Schaltungsanordnung einen
009838/UBO
ID 2595 - 6 -
ersten und einen zweiten Torsteuerungseingang und einen Ausgang aufweist, wobei die logische Schaltungsanordnung
an ihrem Ausgang während1' eines ersten Zeitabschnitts
^* ein binäres erstes Endprüfsignal liefert ausschließlich
als Antwort auf das erste bzw. zweite binäre Lese-Ausgangssignal und ein erstes Steuersignal, wobei diese Signale
an ihren ersten bzw. zweiten Eingang bzw. den ersten Steuer-
eingang angelegt werden, wobei der erste bzw. zweite binäre
F; Zustand des ersten Endprüfsignals das wirkliche Niveau des
Ausgangssignals der zu prüfenden Schaltung anzeigt, wenn
dieses wirkliche Niveau oberhalb bzw. unterhalb des ersten
r*' bzw. zweiten Bezugsniveaus liegt, wobei das erste End-
^i prüfsignal in seinem vorherigen Ausgangszustand verbleibt,
wenn das wirkliche Niveau des Ausgangssignals der zu prüfen-(
den Schaltung zwischen dem ersten und zweiten Bezugsniveau liegt, wobei der vorbestimmte erste Zeitabschnitt der vorbestimmten
Ansprechzeitcharakteristik zugeordnet ist, und daß die logische Schaltungsanordnung ein zweites binäres
■ Endprüfsignal an ihrem Ausgang liefert während eines zweiten
Zeitabschnitts ausschließlich als Antwort auf das erste bzw. zweite binäre lese-Ausgangssignal und da« dritte
; Signal und das zweite Steuersignal, wobei diese Signale
dem ersten bzw. zv/eiten bzw. dritten Eingang bzw. dem zweiten Steuereingang zugeführt werden, wobei das zweite End-
fe prüfsignal einen der erwarteten Amplitudencharakteristik
entsprechenden binären Zustand hat, wenn das Ausgangssignal
der zu prüfenden Schaltung während des genannten zweiten
Zeitabschnitts die erwartete Amplitudencharakteristik
aufweist und aufrechterhält, und das zweite Endprüfsignal
einen der entgegengesetzten erwarteten Amplitudencharakte-
■ ristik entsprechenden binären Zustand hat, wenn das Ausgangssignal
der zu prüfenden Schaltung während des zweiten Zeltabschnitts die erwartete Amplitudencharakteristik
nicht aufweist oder aufrechterhält, wobei der zweite Zeitabschnitt im wesentlichen mit einem vorbestimmten Teil der
'■"'" Arbeitsperiode des Ausgangssignals der zu prüfenden Schaltung
zusammenfällt.
009836/1460 ^AD or,g,nau
ID 2595 _ γ _
Das erfindungsgemäße Prüfsystem kennzeichnet sich weiterhin
dadurch, daß Mittel für die Korrelation des ersten ■und zweit en "Endprüf signal s vorgesehen sind, wobei diese
Korrelationsmittel bestimmen ■, daß das Aus gangs signal der
zu prüfenden. Schaltung die erwartete Amplitudeincharakteristik
aufweist bzw. nicht aufweist, wenn das Ausgangssignal die genannte Amplitudencharakteristik während des
'-zweiten Zeitabschnitts aufweist bzw. nicht aufweist oder
aufrechterhält, und wobei die Korrelationsmittel weiter
bestimmen, daß das Ausgangssignal der zu prüfenden Schaltung
auf den vorgenannten Satz, von Eing;angsbedin.gungen /
während der derJvorbestimmten Ansprechzeitcharakteristik'
zugeordneten Ansprechzeit anspricht oder nicht anspricht, ,(|
wenn das Ausgangssignal während des zweiten Zeitabschnitts
' diese Amplitudencharakteristik.aufweist und aufrechterhält
und auf den genannten Satz, von Eingangsbedingungen
innerhalb der genannten Ansprechzeit anspricht bzw. nicht
anspricht.
Weiterhin keTiiTt ze lehnet sich das erfindungsgemäße Prüfsystem dadurch, daß Treiberstufen vorgesehen sind zur
Lieferung binärer Konditionier-Ausgangssignale mit variablen wählbaren Amplitudencharakteristiken für die
zu-prüfen*.2 Schaltung als Antwort auf den Tr eiber steifen
zugeführte: binäre Konditioiiier-Eingangsslgnale, wobei die j
binären Konditionier-Eingangssignale vorbestimmte feste
Signalamplitudencharakteristiken aufweisen.
BAD ORIGiNAL
0 0 9 8 3 6 / U 6 0
2595 . 8 _
Die Tr eiberschaltuiigs anordnung weist eine logische Schaltung
auf, die als Antwort auf ein Toröffnungssignal und die binären Zustände des Eingangssignals an zwei entsprechenden
Ausgängen erste und zweite Ausgangssignale erzeugt, welche den
jeweiligen binären fll"-Zustand und "O"-Zustand des Eingangssignals anzeigen. Die Ausgänge der logischen Schaltung sind
mittels entsprechender Schmtztransformatoren mit den Eingängen
eines Haltekreises gekoppelt. Als Antwort auf die eisten und zweiten Ausgangssignale der logischen Schaltung
bringt der Haltekreis sein binäres Ausgangssignal in einen
mit den binären Zuständen des Eingangssignals vereinbaren Zustand. Die Treiberschaltungsanordnung weist eine Ausgangstreiberstufe
auf, die einen ersten Transistor und ein aus einem zweiten und dritten Transistor bestehendes Transistorpaar
aufweist, welche gegenseitig symmetrisch angeordnet sind» Der erste Transistor wird von den Ausgangszuständen des Ausgangssignals
des Haltekreises gesteuert, und der Ausgang dieses Transistors wird mit den Eingangselektroden des zweiten
und dritten Transistors gekoppelt. Einstellbare erste und zweite obere und untere Klemmkreise sind in der Treiberschaltung
vorgesehen und sind auf die jeweils für das Ausgangssignal der Treiberschaltungsanordnung gewünschten vorgewählten
unteren und oberen Niveaus eingestellt. Der erste Transistor und der Haltekreis sind durch eine Schaltvorrichtung
entweder mit einem Erdbezugsniveau oder einem unipolaren
Spannungsbezugsniveau in Beziehung gesetzt^ der zweite und dritte Transistor sind über die Belastungsimpedanz mit Erde
verbunden. Wenn sich die Schaltvorrichtung in der Erdbezugsniveaustellung
befindet, sind die Ausgangssignale der Treibe
r schaltungsanordnung unipolare Signale einer bestimmten
Polarität. Wenn sich jedoch die Schaltvorrichtung in dem unipolaren Bezugsniveau befindet, kann das Ausgangssignal
der Treiberschaltungsanordnung, je nach der Einstellung der Diodenklemmkreise, von entgegengesetzter Polarität oder
bipolar sein.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung im Zusammenhang mit
nn9836/U60
BAD
112595 ·■ Λ9" 2007Ό25
den Ze ichnuiigen. Yon den Iiguren zeigen: . ■ ■
Figur 1 ein Bloekdiagramm einer bevorzugten Ausführungsform
des erfindungsgemäßen Prüfsystems;
Figur 2a ein schemaitisch.es Schaltbild» teilweise in
Blockform, einer bevorzugten Ausführungsform
einer einzelnen Treiberstufe des Prüfsystems von Figur 1;
Figur 2b ein sebematisches Schaltbild',, teilweise im
Blockform, einer bevorzugten Ausführungsform
eines einzelnen Amsgangskanals des Prüfsystems von Figur If undt
Figuren WelleaaifQ^rmdiagramme bestimmter Signale der ^
3 und 4 Schaltungen von Figurenl, 2a und 2"b. ^
In äen Figuren sind gleiche Elemente mit gleichen Bezugszeichen
versehen.
In Figur 1 ist die bevorzugte Ausführungsform der erfindungsgemäßen
Prüfanordnung als ein System zum Prüfen logischer
Schaltungsanordnungen gezeigt und allgemein mit 10 bezeichnet . Das System IO liefert Komditioniersignale TC an die
Eingänge a-at der zm prüfenden1 logiscnen Schaltungen 11. Aus
den resultierenden binären Signalen TA an den Ausgängen A-H der Schaltungen 11 erzeugt das System 10 Endprüfsignale TR,
mittels welcher bestimmt werden kann, welche geprüften "
Schaltungen 11 in Ordnung sind und welche nicht.
Es ist zu beachten, daß die Eingänge a.-m in vorbestimmten
Gruppen von jeweils einem oder mehreren. Eingängen angeordnet
sind und daß zu Jeder Gruppe von Eingängen eine Gruppe
von einem oder mehreren Ausgängen gehört. In einem einfachen
Fall können. z.B. eine oder mehrere der logischen Schaltungen
11 Inverter schaltungen mit einem einzigen Eingang und einem
einzigen Ausgang sein. Im einem anderen Fall können z.B.
eine oder mehrere der logischen Schaltungen 11 UMD-Stufen
mit einer Vielzahl von Eingängen und einem einzigen Ausgang
sein» In einem dritten Fall können z.B. eine oder mehrere
0098367U60
der logischen Schaltungen Haltekreise sein, und jeder derartige Haltekreis kann zwei Eingänge und zwei Ausgänge haben,
die den Einstell- und Rückstelleingängen des entsprechenden Haltekreises bzw. seinen " 1"-1HId11O11 -Ausgangen entsprechen.
Außerdem können in komplexen Fällen die logischen Schaltungen 11 von verschiedener Form sein und verschiedene
Funktionen haben und/oder in einer oder mehreren verschiedenen Anordnungen untereinander verbunden sein, wobei jede
Anordnung ihre zugehörige Gruppe von Eingängen und Gruppe von Ausgängen hat.
Für jeden Eingang a-m der zu prüfenden Schaltungen 11 ist
der Ausgang einer der Ireiberstufen 12 des Systems 10 angeschaltet;.
Die Treiberstufen 12 erzeugen unterschiedlich einstellbare, zwei Niveaus aufweisende Ausgangesignale TC,
welche für die Eingänge a-m der logischen Schaltungen 11 die
Eingangsprüfsignale bilden* Im Betrieb werden die Ausgangszustände
der Signale TC so eingestellt, daß sie mit vorgewählten spezifischen Eingangszuständen, mit welchen die jeweiligen
zu prüfenden logischen Schaltungen arbeiten sollen, vereinbar sind.
Während jedes Prüfzyklus werden der Eingang oder die Eingänge jeder zu prüfenden logischen Schaltung durch die geeigneten1
Zustände der Signale TC für vorgegebene Eingangsbedingungen konditioniert. Jeder Ausgang der logischen Schaltung, wenn
diese ordnungsgemäß arbeitet, wird als Antwort auf die vorgegebenen Eingangsbedingumgen im einem bekannten seiner beiden
binären Zustände sein. In Abhängigkeit von den jeweiligen Eingangsbedinigungen, z.B. bei einer logischen Schaltung mit
einer Vielzahl von Ausgängen, bedeutet dies, daß in manchen Fällen einige Ausgänge sich im nl"-Zustand und andere im
nOn-Zustand befinden, oder in anderen Fällen bedeutet ea,
daß sich alle Ausgänge im "O^-Zustand befinden, oder in noch
anderen Fällen bedeutet es, daß sich alle Ausgänge im nl"-Zustand
befinden. Ein Signal TA, welches sich oberhalb eines
009836/U60 BAD original
ID 2595 - 11 -
■2007G25
vaarbe stimmt en ersten Niveaus befindet, z.B. Va, repräsentieirijeinen.
der binären Zustände des jeweiligen Ausgangs der logischen Schaltung, z.B. einen "1"-Zustand. Ein Signal
TA, welches sich unterhalb eines vorbestimmten zweiten Zustandes,
z.B. Vb, befindet, repräsentiert den anderen binären Zustand des jeweiligen. Ausgangs der logischen Schaltung, z.B. einen "0"-Zustand. Wenn sich ein Signal TA in
bezug auf die vorgegebenen Eingangsbedingungen nicht im richtigen Zustand befindet, d.h* daß das Signal TA in bezug
auf die gegebenen Eingangsbedingungen einen falschen Zustand hat* dann hat der jeweilige Ausgang"der logischen
Schaltung und demzufolge die logische Schaltung, zu welcher A
der Ausgang gehört, versagt. "
Die beiden Zustände jedes Treiberausgangssignals TC werden
wiederum wählbar bestimmt von den sich gegenseitig ausschließenden
Zuständen eines Bezugssignals, d.h. eines
festen, zwei Zustände aufweisenden Steuersignals TD, welches
dem Eingang der jeweiligen Treiberstufe zugeführt wird. Die Steuersignale TD werden von einer Signalquelle 13 mit einer
Vielzahl von Ausgängen erzeugt, welche vorzugsweise für diesen Zweck einen der Verfahrens steuerung dienenden ■Universalcomputer
aufweist und aus Gründen der Klarheit in Blockform gezeugt ist. Als solches ist jedes Signal TD entweder
ein 11P- oder "0"-Datenbit, wie es von- dem Prüf- I
Programm, nach welchem der Computer programmiert ist, bestimmt
1st*. Es ist für den Fachmann offensichtlich, daß die Datenbits alle 11I11- oder alle "O"-Bits sein können oder vorgewählte
Kombinationen von beiden. Im Betrieb erzeugen die: geeigneten Signale TD für jeden zu der Prüfung einer ,bestimmten
logischen Schaltung gehörigen Prüfzyklus einen gegebenen Satz von Eingangsbedingungen, der dem Eingang oder
den. Eingängen der logischen Schaltung zugeführt wird. Jede
zu prüfende logische Schaltung kann während zwei oder mehreren
aufeinanderfolgenden Prüfzyklen durch den gleichen
oder einen davon verschiedenen Satz: von Eingangsbedingungen
00 9 8 36/U 60 BAD ORIGINAL
ID 2595 - 12 -
geprüft werden. Außerdem kann bei der bevorzugten Ausführungsform der Universalcomputer der Quelle 13 so programmiert
sein, daß er z.B. Signale TD liefert, so daß ein bestimmter Ausgang der logischen Schaltung abwechselnd auf seinen binären
"1"-Zustand und "0"-Zustand.geprüft wird während zwei
oder mehreren aufeinanderfolgenden Prüfzyklen, oder daß er auf einem bestimmten seiner binären Zustände während zwei
oder mehreren aufeinanderfolgenden Prüfzyklen geprüft wird. Außerdem ist es für den Fachmann offensichtlich, daß bei
der bevorzugten Ausführungsform der Universalcomputer so für
einen Fehlersuchtest programmiert sein kann, daß er einen
neuen Sat» oder neue Sätze von Eingangsbedingungen liefert
und/oder bestimmte Eingangsbedingungen während aufeinanderfolgender Testzyklen wiederholt, wenn ein bestimmter Satz
oder Sätze von Ausgangsbedingungen, z.B. ein Versagen eines
oder mehrerer Ausgänge, während eines zu einem vorgegebenen Satz oder Sätzen von Eingangsbedingungen gehörigen vorhergehenden
Testzyklus oder Testzyklen festgestellt wird. Außerdem erzeugt die Signalquelle 13 andere Signale SS, ST und TE,
welche noch besprochen werden.
Das eine Vielzahl Kanäle aufweisende, allgemein mit 14 bezeichnete
Ausgangsschaltsystem des Systems 10 wird von den tatsächlichen Zuständen der Signale TA an den Ausgängen A-N
der zu prüfenden logischen Schaltungen 11 konditioniert und liefert die bereits erwähnten einzelnen Ausgangssignale TR.
Zu diesem Zweck ist jeder der identischen Kanäle des Schaltsystems 14 ausBchließlich mit einem der Ausgänge A-N verbunden.
Bei der bevorzugten Ausführungsform werden die Ausgangskanäle
des Systems 14 in paralleler Weise betrieben.
Während jedes Prüfzyklus werden an jedem Ausgang A-N zwei
miteinander in Beziehung stehende Tests durchgeführt. Mittels der Eigebniüse der einen Prüfung, welche eine Prüfung
auf Amplituden- und Ansprechzeitcharakteristiken ist, wird
BAD ORIGINAL 009836/U6 0
ID 2595 - 13 -
"bestimmt, ob das jeweilige Ausgangssignal TA sich nach
einem bestimmten Zeitabschnitt, nachdem die dazugehörigen
Eingänge mit einem gegebenen Satz von Einigangsbedingungen
beaufschlagt wurden, gewechselt hat ©der sich in einem tatsächlichen binären Zustand befindet. Mittels-der Ergebnisse
der anderen Prüfung, welche eine Prüf mag; in bezug auf
den Amplitudencharakteristik ist, wird bestimmt, ob während eines vorbestimmten Abschnitts der Arbeitsperiode des jeweiligen
Signals TA das Signal TA während des gesamten Abschnitts der Arbeitsperiode sich in einem für den gegebenem
Satz; von Eingangs bedingungen, zu. erwartenden binären Zustand
befindet und dort verbleibt. Durch Korrelation der Prüfer- Ί
g,ebnisse werden, wenn das jeweilige Signal die Prüfung in
bezug auf die Amplitudenkennliniendaaier nicht besteht, die
dazugehörige logische Schaltung und ihr Ausgang als Versager
angesehentund es ist nicht notwendig, die Ergebnisse der
Prüfung in. bezug auf Amplituden.- -und' Ansprechzeit Charakteristiken
zu untersuchen· Wenn jedoch das Signal TA die Prüfung in. bezug auf die Amplitudenkennliniendaxier besteht,
dann zeigen die Ergebnisse dieser Prüfung, wenn sie mit dem
Ergebnissen der anderen Prüfung in Beziehung gesetzt werden,
an, ob das Signal auch die Prüfung in bezug auf Amplituden-
und Attsprechzeitcharakteristiken bestanden hat oder nicht.
Um als guter Ausgang betrachtet zu werden, muuß das Signal >.|
TA beide Prüfungen, bestehen. Die Korrelation der Endprüfsignale
TR kann durch nicht gezeigte zusätzliche logische Schaltkreise erfolgen, aber bei der bevorzugten Ausführungsform wird dies von dem Universaleomputer der Quelle 13
durchgeführt.
Im einzelnen wird der tatsächliche Zustand jedes der Ausgangssignale.
TA, welche an dem jeweiligen Ausgängen A-N der 'logischen Schaltung erscheinen, von einer Stufe des mehrstufigen,
zwei Zustände aufweisenden Leseverstärkernetzwerks
15 abgetastet. In jedem Anisgangskanal der Anordnung 14
009836/146 0
2595 - 14 -
ist eine zwei Zustände aufweisende Leseverstärkerstufe enthalten.
Die zwei Zustände aufweisenden Leseverstärkerstufen
der Schaltung 15 sind identisch, und jede hat ein Paar von
Ausgängen, z.B. das zweiadrige Kabel 15a'. Die einzelnen Ausgänge eines letztgenannten Paars werden im folgenden
manchmal als erster Abtastausgang bzw. zweiter Abtastausgang bezeichnet.
Jede Leseverstärkerstufe erzeugt binäre Ausgangssignale
TBl und TB2 an ihren vorgenannten ersten bzw. zweiten Abtastausgäiagen
infolge des ihrem Eingang zugeführten Signals TA. Wenn das Ausgangsniveau eines Signals TA von einer, zu
prüfenden logischen Schaltung sich oberhalb eines variabel einstellbaren vorbestimmten ersten Bezugsniveaus Ta1 befindet,
sind die sich ergebenden Binärsignale TBl, TB2 komplementär, und bei der bevorzugten Ausführungsform ist
am ersten Abtastausgang das Signal TBl in seinem Aufwärts-Niveau
und am zweiten Abtastausgang das Signal TB2 in seinem Abwärts-Niveau. Wenn andererseits das Niveau des Ausgangssignals
der zu prüfenden logischen Schaltung unterhalb eines variabel einstellbaren vorbestimmten zweiten Bezugsniveaus
Vb1 liegt, sind die Ausgangssignale TBl, TB2 wiederum komplementär,
haben jeÄoch binäre Zustände, die den im vorhergehenden
Fall genannten jeweils entgegengesetzt sind, bei dem das Niveau des Signals TA sich oberhalb des Niveaus Va'
befindet. Daher ist bei der bevorzugten Ausführungsform das Signal TBl am ersten Abtastausgang in seinem Abwärts-Niveau
und das Signal TB2 am zweiten Abtastausgang in seinem Aufwärts
-Hive au, wenn das Niveau des Signals TA unterhalb des zweiten Niveaus Vb1 liegt. Wenn das tatsächliche Niveau des
Ausgangssignals dar zu prüfenden logischen Schaltung sich
zwischen den vorgenannten ersten und zweiten Bezugsniveaus Va" und Vb1 befindet, erzeugt die Leseverstärkerstufe die
Signale TBl, TB2 mit identischen binären Zuständen an ihre«
ersten bzw. aweiten Abtastausgang. Bei der bevorzugtem Aus-
009836/U60
ID 2595 . - 15 -
führungsform sind z.B. im letztgenannten Fall die Niveaus der Ausgangssignale TBl, TB2 am eisten "bzw. zweiten Abtastausgang:
beide in ihren jeweiligen Abwärts-Niveaus. Die Bezugssignalniveaus
Va' und Vb' sind so eingestellt, daß sie vereinbar sind mit sieh gegenseitig ausschließenden jeweils
verschiedenen der gewünschten zwei binären Zustände, die
zu den beiden bihären Zuständen gehören, für welche der jeweilige·.
Ausgang der zu prüfenden logischen Schaltung ausgelegt ist, d.h. binäre Zustände, oberhalb bzw. unterhalb der
vorgenannten vorbestimmten ersten und zweiten Zustände Va und Vb. ■.-■'-.
■■..■■■.■ ■' ' ■■■■ ■ ί
Jedes Paar von Signalen TBl, . TB2 konditioniert zwei der Eingänge
einer sieh wechselseitig ausschließenden Stufe, des mehrstufigen logischen Tornetzwerks 16. Die Stufen des Hetz-,
werks 16 sind miteinander identisch, und pro Ausgangskanal
der Anordnung 14 ist eime logische Torstufe vorgesehen. Bei
der bevorzugten Ausführungsform wird jede der logischen Torstu-fen
auch von einem bestimmten der zwei Zustände aufweisenden Signale TE konditioniert und wird durch die Beaufschlagung
mit Torsteuerimpulsen Gl, G2 aktiviert.
Jede logische Torstufe des Netzwerks 16 erzeugt zwei zwei
Zustände aufweisende Ausgangssignale Tl, T2. Jede der lo- *
gisehen'Torstufen des Netzwerks 16 weist ein Paar von Aus- '"
gäitgen auf, z.B. zweiadrige Kabel 16a1. Jeder Ausgang des
Paars von Ausgängen der logischen Torstufe ist einem sich wechselseitig ausschließenden jeweils verschiedenen der
Signale Tl, T2 zugeordnet, und die Ausgänge eines Paars sind mit wechselseitig verschiedenen der Einstell- und Rückstelleingänge
einer der Haltestufen 17 gekoppelt, wobei pro Ausgangskanal
der Anordnung 14 eine Haltestufe vorgesehen ist. Jede der Haltestufen 17 erzeugt ein zwei Zustände· aufweisendes
Ausgangs signal TR. "
Die Signale Gl, G2 werden von einem allgemein mit 18 bezeich-
009836/U6 0
ID 2595 - 16 -
neten Impulsgenerator erzeugt, der als Teil einer Signalquellenvorrichtung
angesehen werden kann, welche die Signalquelle 13 einschließt. Die beiden bekannten programmierbaren
Impulsgeneratoren sind aus Gründen der Klarheit als ein
einziger Block 18a gezeigt, und ein selektives Impedanzmetzwerk 18b ist vorgesehen zur Einstellung der Impulscharakteristiken
der Signale Gl, G2, z.B. ihrer jeweiligen Impulsbreiten, Amplituden, ihrer Anstiegs- und Abfallzeiten
und ihrer Verzögeruaigsperioden. Das Netzwerk 18b weist
eine Anordnung auf, bestehend aus einer Reihe von Widerständen und Relaisschaltern, wobei einige dieser Reihen einen
der beiden Generatoren 18a und die anderen dem anderen Generator zugeordnet sind. Jede Reihe von Widerständen
steuert eine sich gegenseitig ausschließende der vorgenannten Signalcharakteristiken des jeweiligen Generators, welchem
sie zugeordnet ist. Jeder der Relaisschalter wird gesteuert von einem der Schalterauswählsignale SS, welche
von dem Universalcomputer der Signalquelle 13 erzeugt werden. Wenn das Relais aktiviert wird, wird ein Teil der Widerstände
einer bestimmten Reihe des Netzwerks 18b mit dem Stromkreis des jeweiligen Generators, welchem die jeweilige Reihe
zugeordnet ist, gekoppelt oder von diesem ausgekoppelt, wodurch sie eine vorgewählte der obengenannten Signalcharakteristiken
des Impulsgenerators auf einen vorgewählten Wert verändert.
Die Betriebsweise des Systems IO wird im einzelnen weiter
unten beschrieben unter der Überschrift "Ausgangskanal", wobei vorher noch eine genaue Beschreibung unter der Überschrift
"Treiberstufe" einer bevorzugten Ausführungsform
einer Treiberschaltungsanordnußg folgt, welche besonders vorteilhaft ist und für die Treiberstufen 12 des Systems
vorgezogen wird.
In Figur 2a ist eine einzelne Treiberstufe 12' der identi-
009836/H60
sehen .Treilaerstufen 12 gemäß Figur 1 gezeigt. Die Stufe 12'
hat eine·logische Eingangsstufe 12a, welche einen Inverter,
z.B. den Inverter 20a, aufweist, der z.B. die eine Hälfte
eines bekannten Doppelinverters ein.es Integrierschaltungsmoduls
20 sein kann. Es ist zu beachten, daß der andere Inverter 20b keinen Teil der Stufe 12' bildet. Der Ausgang
21 des Inverters 20a ist mit einem der Eingänge eines bekannten
kombinierten UND- und IFV^RTER-Integriersehaltungsmoduls
22 der Stufe 12a verbunden. Moduln mit ähnlichen Kombinationen
sind dur.ch die Beschriftung UID/IFV bezeichnet.
Ein weiteres UKD/IHY-Integrierschaltungsmodul 23 der Stufe j
12a ist vorgesehen und ist mit dem Modul 22. identisch. Je '"
einer der drei Eingänge der UMD/IMV-Stufen 22., 23 ist mit
dem Torsteuersignaleingang 24 verbunden, welcher wiederum
mit dem Ausgang der Signalquelle 13 von Figur 1 verbunden
ist, von welcher die Start- oder Synchronisationssignale ST
geliefert werden» Jedes der von der Signalquelle. 13 gelieferten
Konditionierungssignale TD für die Treiberstufe. 12· wird dem Konditionierungssignaleingang 25 der Stufe 12*
zugeführt, welche wiederummit dem Eingang des. Inverters 2Oa und einem anderen Eingang der UND/IHV-Stufe 23 verbunden ist.
Auf diese Weise sind während eines jeden Prüfzyklus die
-Stufen. 22, 23 entgegengesetzt konditioniert durch das dem
Eingang 25 zugeführte Signal TD infolge des kein Gegenstück Ί
bildenden Signals Ψ5, welches von dem Inverter 20a am Ausgang
21 erzeugt und dem Eingang der Stufe 22 zugeführt wird. Demgemäß wird, wenn das Startsignal ST zugeführt wird, je
nachjdem Zustand des Bfrinärsignals TD nur eine der UHD/lKV-Stufen
22, 23 aktiviert.
Im einz-elnen sind in jeder der bekannten Modulstufen 22, 23
drei Eingangsdioden vorgesehen, z.B. Dioden 26, 27, 28 der
Stufe 22. Diese drei Dioden sorgen für die UND-Eigensehaft
oder -funktion der jeweiligen Stufen 22, 23. AiaJerdem weist
jede der Stufen 22, 23 einen Schalttransistor auf, z.B. den
NPM-Transistor. 29 der Stufe 22, der für die Invert ere igen-
009836/U6Ö
schaft oder -funktion, der jeweiligen Stufe 22, 23 sorgt.
Die Dioden sind so gepolt, daß gleichzeitig auftretende Signale mit entsprechendem Kiveau und entsprechender Polarität den UHD-Dioden zugeführt werden, und das resultierende
Signal der Dioden wird der Basis des Schalttransistors zugeführt, wodurch dieser angeschaltet wird und Ausgangsstrom
im Kollektorkreis des Transistors fließt.-Unter diesen Bedingungen ist die Kollektorklemme des Transistors auf
Erdniveau oder null.
Wenn wenigstens eines der Eingangssignale nicht den richtigen
Zustand und die richtige Polarität hat, erscheint kein Ausgangssignal am Ausgang des UKD-AbSchnitts der entsprechenden
Stufe 22, 23 und demgemäß bleibt der Transistor der Stufe, z.B. der Transistor 29, abgeschaltet, und kein Ausgangsstrom
fließt im Kollektorkreis des Transistors. Unter diesen Bedingungen ist die Kollektorklemme des Transistors
auf dem Spannungsniveau Yl. Je nach der benutzten Anzahl von Eingängen kann der UND-Teil der jeweiligen Stufe 22, 23 eine.
UND-Stufe mit zwei Eingängen oder mit drei Eingängen sein. Bei der Ausführungsform gemäß Figur 2a arbeiten die UND-Teile
der entsprechenden Stufen 22, 23 als UHD-Stufe mit zwei Eingängen,
und infolgedessen werden nur zwei Dioden benutzt, z.B. die Dioden 26 und 28 der Stufe 22, und die andere Diode,
z.B. die Diode 27, wird nicht benutzt in jeder der Stufen 22, 23. Die nicht benutzte Diode kann mit einer der anderen
Dioden der Dreifacheinheit verbunden sein als überzählige Anordnung, oder sie kann mit einer Spannungsquelle geeigneter
Polarität und geeigneten Niveaus verbunden sein, so daß sie ein permanentes und positives, d.h. sicheres oder direktes,
Eingangskonditioniersignal dem jeweiligen Diοdeneingang dee
UHD-Stufenteile zuführt. Da jedoch für jeden der beiden vorgenannten
Plane zusätzliche Energie benötigt wird, bleibt bei der bevorzugten Ausführungsform die nicht benutzte Diode
TQinvertounden an ihrer Eing'angsklemme, und im einem solchen
0 09836/U60
ID 2595 - 19 -
Fall kann sie als Ersatzdiode dienen, wenn eine der beiden
anderen. Dioden der Dreifachanordnung versagt.
Pur den spezifischen Leitfähigkeltstyp, d.h.- NPN, des Schalttransistors
der Stufe 22.oder 23 und für die Weise, in weleher
die Eingangsdioden gepolt sind, bewirkt die gleichzeitige Anwesenheit positiver, einen geeigneten Zustand aufweisender
Signale ST und TD oder TD, je nachdem, daß im jeweiligen Kollektorkreis des zugehörigen Schalttransistors der
Stufe 22 oder 23 ein Aasgangsstrom fließt, während im
Kollektorkreis des Sehalttransistors der anderen Stufe kein
Ausgangsstrom fließt. Bei der bevorzugten Ausführungsform |
bedeutet der binäre , "O"^Z.ustand. bzw. der binäre "1"-Zustand
eines Binärsignals TD ein positives bzw. Erdniveau, und diese Zustände sind dem binären "O"-Zustand bzw. "!"-Zustand
des Ausgangskonditioniiersignals TC der jeweiligen Treiber- ■
stufe zugeordnet. Das Signal ST geht von einem normalen
Erdniveau.auf ein positives Niveau über, wenn es an die entsprechenden Eingänge der Stufen 22, 23 angelegt wird. Wenn
das Signal TD ein positives Niveau hat, d.h. wenn es im
binären "O"-Zustand ist, schaltet es den Transistor eier Inverterstufe
20a an, was bewirkt, daß das Niveau des NichtSignals TD auf ein Grundniveau übergeht und dadurch den UND-TeiT
der EINS-UKD/INV-Stufe 22 !unwirksam gemacht wird. Umge- g
kehrt, wenn sich das Signal TD auf einem Erdniveau befindet, x
d.h. im binären "!"-Zustand,, befindet sich der Transistor der Inverterstufe im abgeschalteten Zustand, und infolgedessen
ist das Nicht-Signal TD auf einem positiven Niveau Vl, und die EINS-UIÜD/IKV-Stufe 22 ist wirksam. In ähnlicher ■
Weise wird durch die gleichzeitige Anwesenheit der positiven Signale b*, TD die NULL-UND/INV-Stufe 23 geöffnet, während
das resultierende Nicht-Signal TD den entsprechenden Eingang der EINS-UND/INV-Stufe 22 konditioniert/ so daß die
letztere in ihrem Normalzustand, in welchem kein Ausgangsstrom fließt, verbleibt. Bei der gleichzeitigen Anwesenheit
009836/1460
2595 - 20 -
des positiven Signals ST und eines Erdniveau aufweisenden.
Signals TD öffnen das resultierende positive Signal TD und das Signal ST die Stufe 22, und das Erdniveau aufweisende
Signal TD konditioniert die Stufe 23 in solcher Weise, daß
diese in ihrem normalen Zustand, in welchem kein Ausgangsstrom fließt, verbleibt. In Abwesenheit entweder eines oder
beider Signale ST und TD sind die Stufen 22 und 23 in ihrem normalen Zustand, in welchem kein Ausgangsstrom fließt. Das
Niveau der Kollektorspannung der jeweiligen Transistoren der Stufen 20a, 22 oder 23 ist im wesentlichen Erdniveau,
wenn der jeweilige Transistor leitend ist, und Yl-Niveau, wenn er nicht leitend ist.
Die jeweiligen Kollektorausgangskreise der Stufen 22 und 23 enthalten die Eingangswicklungen 30a bzw. 31a von jeweils
identischen Schutztransformatoren 30 bzw. 31. Die Ausgangswicklungen
30b und 31b der jeweiligen Transformatoren 30, 31 sind mit den entsprechenden Eingängen einer transistorisierten
Verstärkerschaltstufe, z.B. den NPN-Transistoren
32, 33»verbunden, welche zwei von vier identischen Transistoren
sind, die in einem gemeinsamen bekannten Integrierschaltungsmodul angeordnet sind, welches aus Gründen der
Klarheit als zwei getrennte Blöcke 34 gezeigt ist und wobei die beiden anderen Transistoren ebenfalls aus Gründen der
Klarheit nicht gezeigt sind. Die beiden Transistoren 32, 33 sind jeweils als Emitterverstärker ausgelegt, und jeder ist
normalerweise in eine abgeschaltete Stellung vorgespannt in Abwesenheit eines Stromsignals in der entsprechenden der
Ausgangswicklungen 30b, 31b, mit welcher er gekoppelt ist. Die entsprechenden Kollektoren der Transistoren 32, 33 sind
über die jeweiligen Steuerdioden 36, 37 mit einer variablen unipolaren Energiequelle 35 verbunden. Die jeweiligen Ausgänge,
d.h. die Emitter, der Transistoren 32, 33 sind über entsprechende Kopplungskondensatoren 38, 39 mit den jeweiligen
Eingängen der Stufen 40a bzw. 40b des allgemein mit 40 bezeichneten Haltekreises gekoppelt.
Ü09836/U60
ID 2595 ■ ~ 21~ ■
20Q7025
■Die Stufen 40a, 40b des Haltekreises 40 sind "bei der bevorzugten
Ausführungsform identische "bekannte UMD/lHV-integrierte
Schaltungsmoduln, Bei der bevorzugten Ausführungsform
werden die OTD-Teile der Stufen 40a, 40b nicht; benutzt, wobei
die jeweiligen Ausgänge der Transistoren 32, 33 über
die jeweiligen Kondensatoren. 38, 39 über Paralleleingänge 41a·, 41b der Stufen 40a, 40b mit den jeweiligen UHD-Torteilen
verbunden sind. Jeder der jeweiligen bekannten Integriersehaltungsmoduln
40a, 40b weist eine Steuerdiode auf, z.B. die Diode 42 des Moduls 40a, welche mit dem Eingang eines
Transistors, z.B.. Transistor 43 des Moduls 40a, verbunden ist. Die Steuerdiode, z.B. Diode 42, ist so gepolt, daß, Ί
wenn der Emitterverstärker, z.B. der Transistor 32, angeschaltet
ist, das Ausgangssignal des Emitterverstärkers den
jeweiligen Haltestufentransistor, 2z.B. den Transistor 43,
in den eingeschalteten Zustand bringt. Die Kollektoren,der
Haltestufentransistoren, z.B. Transistor 43, sind gemeinsam
mit der unipolaren Energiequelle 35 .über geeignete Vorspannungswiderstände,
z.B. den Widerstand 44 des Moduls 40a, verbunden. Die Stufen 40, 40b weisen entsprechende Widerstände,
z.B. den Widerstand 45 der Stufe 40a, auf, welche· zusammen mit entsprechenden Kondensatoren 46, 46' die jeweiligen RC-Kopplungsnetzwerke zwischen dem Kollektorausgang
einer Stufe, z.B. der Stufe 40b,und dem Basiseingang; |
dar anderen Stufe, z.B. Stufe 40a, bilden. Der Ausgang 47
des Haltekreises 40 wird vom Kollektorausgang der Stufe 40b abgenommen.
Im Ausgangskreis des Haltekreises 40 ist ein Inverter 48 vorgesehen.
Bei der bevorzugten Ausführungsform ist der Inverter 48 ein® der Doppelinverterstufen eines anderen bekannten
Integrierschaltungsmoduls, welcher mit dem des Moduls 20 identisch ist. Das Ausgangssignal des Haltekreises
40 wird über die Leitung 47 dem Eingang 25' des Inverters
48 zugeführt und wird am Ausgang 49 d§s Inverters umgekehrt.
Der Eingang 25' ist mit der nicht gezeigten Klemme des Mo-
009836/1460
ID 2595 - 22 -
duis 48 verbunden, welche der Klemme. 20a' des Moduls 20
'■ ■ entspricht, der mit der Basiselektrode des Transistors verf
bunden ist über einen Vorspannungswiderstand, welcher ein
. Integrierschaltmigselement des Moduls ist. Vorzugsweise ist
der Kondensator 48a in Nebenschluß geschaltet über die Eingangsklemme der Stufe 48, welche der Klemme 20a1 der Stufe
" 20 entspricht, und die nicht gezeigte Durchgangsklemme des
Vorspannungswiderstandes der Stufe 48, welche der Klemme 20a1 ·
der Stufe 20 entspricht. Aul diese Weise sorgt der Kondensator 48a für eine schnellere. Ansprechzeit über den Inverter
iV 48 während der Übergangsperiode, welche dem Wechsel von
|P einem Ruheniveau zum anderen des Ausgangssignals des Haltekreises
40 zugeordnet ist.
Der Ausgang 49 des Inverters 48 ist mit dem Eingang eines - Ausgangstreiberkreises der Stufe 12' verbunden, wobei der
Treiberkreis allgemein mit 50 bezeichnet ist. Bei der bevorzugten Ausführungsform wird vorzugsweise der Ausgang der
Stufe 40b über einen Inverter 48 mit dem Eingang des Treiberkreises 50 verbunden, anstatt den Ausgang der Stufe 40a
direkt mit dem Eingang des Kreises 50 zu verbinden. Auf '¥' diese Weise ist der Haltekreis 40 von dem Ausgangstreiberkreis
50 getrennt und kann daher nicht ungünstig beeinfe flußt werden von der Basis-Emitter-Diodenwirkung des Eingangstransistors
51 des Kreises 50, wie es aus einer direkten Verbindung des Ausgangs der Stufe 40a mit dem Eingang
des Kreises 50 resultieren könnte.
Der Ausgangstreiberkreis 50 weist den vorgenannten Transistor 51 und ein Paar von Ausgangstransistoren 52, 53 auf, die
komplementär symmetrisch miteinander verbunden sind und im Gegentakt betrieben werden» Die Transistoren 51 und 52 sind
NPN-Transistören, und der Transistor 53 ist ein PHP-Transistor
bei der bevorzugten AusfUhrungsform. Die Basis des Transistors
51 ist mit dem Ausgang 49 des Inverters 48 verbunden und ist dalier vom Ausgangs signal desselben gesteuert. Die gerne in-
009836/U6 0
ID 2595 ~ 23 -
same. Elektrode, :d.-.»h. der. Emitter, des Transistors 51 ist
wahlweise mittels des Schalters 54 entweder, mit einer
variablen unipolaren Energiequelle 55. oder mit Erde verbunden, wie es durch die in Figur 2a gezeigte Stellung des
Schalters 54 gezeigt ist. Die: Kollektorspannung für den
Transistor 51 wird über den Widerstand 56 erhalten über die
Spannung Y4 einer nicht gezeigten unipolaren Energiequelle,
die mit der Klemme 57 verbunden ist. Der Ausgang, d.,h. der
Kollektor, des Transistors 51 ist über den Vorspannungswiderstand 58 und entsprechende Vorspannungswiderstände 59,
60 mit den jeweiligen Steuereingängen oder Basiseingängen
der Transistoren 52 und 53 verbunden. Einstellbare obere und unit ere Spannungsklemmstufen, die allgemein mit' 61 bzw. 62
bezeichnet sind, halten das obere und untere Spannungsniveau
des Ausgangssignals desTransistors 51 im wesentlichen auf
eimern oberen- und unteren Bezugsniveau Y7 bzw. V8. Zu diesem
Zweck weisen die Stufen 6.1 und 62 die jeweils entgegengesetzt ,gepolten Klemmdioden 6.3 und 64 auf sowie ihre jeweiligen
bipolaren variablen Energiequellen 65 und 66. .
Die Transistoren 5,2 iind 53 sind als Emitterverstärker ausgelegt und werden,, wie bereits erwähnt, im Gegentakt betrieben.
Der Kollektor, des Transistors 52 ist mit der Klemme
57 verbunden, und., seine Kollektorspannung befindet sich auf ä
dem Niy.eau V4. Der Kollektor des Transistors 53 ist über
den Schalter 54 entweder mit der. Energiequelle 55 oder mit
Erde verbunden, wie es in Figur, 2a die Stellung des Schalters
54 zeigt. Ein Ger.äuschunterdrückungskondensator 67 ist über die jeweiligen Kollektoren der Transistoren 52, 53 verbunden
und entkoppelt die- Kollektoren dieser Transistoren, so daß nachteilige Geräuschwirkungen zwischen diesen gemildert
und/oder eliminiert werden.
Es ist zu beachten, daß die Rückseite der Energiequelle 35
selektiv mittels, des Schalters 54 mit Erdbezugsniveau oder
mit,dem Bezugsniveau V6 verbunden ist. Daher kann die
009 836/U 6.0 ......
ID 2595 - 24 -
Energiequelle 35 als "schwimmende" (floating) Energiequelle
betrieben werden. Das heißt, daß der Spannungsabfall an den jeweiligen Kollektor-Emitter-Kreisen der Transistoren
der Stufen 40a, 40b, 48 und dem Basis-Emitter-Kreis des Transistors 51 unabhängig davon, in welcher geschlossenen
Stellung der Schalter 54 sich befindet, für ein vorbestimmtes Spannungsniveau V5 gleich bleibt. Außerdem liefert die
Energiequelle 35 für ein vorgegebenes Spannungsniveau V5
unabhängig von der jeweiligen Schließstellung des Schalters 54 den gleichen Abfall an den jeweiligen Kollektor-Emitter-Kreisen,
welche die jeweiligen Steuerdioden 36, 37 und die;
Widerstände 32', 33' der Transistoren 32, 33 umfassen,
welche in der vorgenannten Verstärkerschaltstufe vorgesehen sind, die sich im Eingangskreis des Haltekreises 40 befindet.
Der Ausgang der Stufe 12' wird von der Klemme 68 abgenommen, die mit der Abzweigverbindung 69 der jeweiligen Emitter der
Transistoren 52, 53 verbunden ist. Bei der bevorzugten Ausführungsform
ist die Klemme 68 wiederum über einen geeigneten Verbinder, vorzugsweise ein Koaxialverbinderkabel,
mit einem nicht gezeigten Eingang einer nicht gezeigten zu prüfenden logischen Schaltung verbunden. Die Impedanz des
Verbinders ist aus Gründen der Klarheit mittels eines Widerstandssymbols 70 in Figur 2a schematisch gezeigt. Nahe
dem jeweiligen Eingang der zu prüfenden logischen Schaltung ist zu Anp as slings zwecken ein Abschlußwiderstand 71 in
einer für den Fachmann offensichtlichen Weise vorgesehen. Durch die Verbindung des Verbindungspunktes 69 mit der Impedanz
70 und dem Widerstand 71 stehen die Transistoren 52 und 53 unmittelbar mit Erde in Verbindung, unabhängig von
der Stellung des Schalters 54. Wenn der Schalter 54 die gezeigte Erdstellung hat, ist das Ausgangssignal TC von einem
vorbestimmten unipolaren Typ, welcher bei der bevorzugten Ausführungsform eine positive Polarität ist. Unter diesen
Bedingungen sind die Energiequellen 65 und 66 so eingestellt, daß sie bei der bevorzugten Ausführungsform positive Span-
009836/1460
nungsniveaus Y7, Y8 liefern. Wenn sich, jedoch, der Schalter·
54 in seiner anderen geschlossenen Stellung befindet, kann das Ausgangssignal TC entweder entgegengesetzte Polarität
haben, d.h. bei der bevorzugten Ausführungsform negative Polarität
oder es kann bipolar sein, je. nach der Einstellung der oberen. Niveauklemmstufe 61. Wenn sich z.B. der Schalter
in der geschlossenen Stellung befindet, welche die Energie- '
quelle 55 mit dem Stromkreis der Stufe 12' verbindet, sind
die Klemmstufen 61 und 62 auf entsprechende negative Spanmungsniveaus
V7, V8 eingestellt, so,daß sie ein. negatives
Ausgangssignal TC liefern. Wenn jedoch unter den letztge- a
nannten Bedingungen die Klemmstufe 61 auf ein geeignetes Ί
positives Spanhumgsniveau V7 und die Klemmstufe 62 auf ein
negatives Spannungsniveau V8 eingestellt ist, ist das Ausgangssignal
TC bipolar. Es ist. zu beachten, daß, wenn sich der Schalter 54 in der geschlossenen Stellung befindet,
welche die. Energiequelle 55 mit dem Stromkreis der Stufe 1.2' verbindet, es auch möglich wäre, positive unipolare Signale
zu erhalten, wenn die Klemmstufenniveaus V7, V8 auf geeignete positive Niveaus eingestellt wären. Es. wird jedoch bei
der bevorzugten Ausführungsform vorgezogen, die Signale TC mit positiver Polarität zu erhalten, wobei sich der
Schalter 54 in Erdstellung befindet, da dies weniger Energie erfordert. ■ · |
Die beiden Steuerdioden 36, 37 sind in einem bekannten Ih- .
tegrierschaltungamodul 72 enthalten, welcher außerdem sechs weitere Dioden enthält. Die Dioden sind paarweise angeordnet,'
wobei jedes Paar drei 'einzelne Ausgangsklemmen hat. Die jeweiligen Kathoden der Dioden eines Paars sind mit
eimer gemeinsamen der drei Klemmen verbunden, und die je- . weiligen Anoden der Dioden eines Paars sind mit sich gegenseitig
ausschließenden der anderen beiden Klemmen verbunden. Zwei weitere Dioden, d.h. die. Dioden 73, 74, sind in Nebenschluß
mit den jeweiligen Eingangswicklungen 30a, 31a der Schutztransformatoren 30, 31 geschaltet und sind in solcher
009Ö36/U60
ID 2595 - 26 -
Weise gepolt, daß sie einen Kurzschlußweg bilden für den
Rückstrom, der in der jeweiligen Eingangswicklung pOa
fließt, wenn der dazugehörige Transistor, z.B. der Transistor 29, welchem die jeweilige Wicklung 30a oder 30b zugeordnet
ist, abgeschaltet wird. Nur eine Diode, z«B. die Dioden 36, 37>
73, 74, werden von jedem Paar benutzt, und die jeweils unbenutzten Dioden stellen Ersatzdioden dar, falls
die andere Diode des jeweils zusammengehörigen Paars versagt. Außerdem sind verschiedene Entkopplungskondensatoren
75 in einer für den Fachmann wohlbekannten Weise vorgesehen.
Im Betrieb, wenn angenommen wird, daß der Schalter 54 sich bei Beaufschlagung der Eingänge 24 und 25 mit Signalen ST
und TD in der gezeigten Erdstellung befindet, fließt ein
Strom durch eine der Wicklungen 30a, 31a in einer vorher beschriebenen Weise. Zu Erläuterungszwecken wird angenommen,
daß das Signal TD sich in seinem binären "!"-Zustand befindet, d.h. auf seinem vorerwähnten Erdniveau, und infolgedessen
fließt Strom in der Wicklung 30a. Die sich ergebende induzierte Spannung an der Wicklung 30b schaltet
den Transistor 32 an, was wiederum einen Spannungsabfall am Widerstand 32' bewirkt, welcher im wesentlichen gleich
dem Spannungsniveau Y5 ist. Da der andere Transistor 33
nicht angeschaltet ist, hat die Spannung· am Widerstand 33*
im wesentlichen das Erdniveau für die Erdstellung des Schalters 54· Infolgedessen schaltet das Spannungsniveau am
Verbindungspunkt des Widerstandes 32· und des Kondensators
38 den Transistor 42 der Stufe 40a an oder hält den Transistor 43 im eingeschalteten Zustand, wenn er zu dieser Zeit leitend
ist. Unter diesen Bedingungen hat die Kollektorspannung des stromführenden Transistors 43 im wesentlichen
Erdni'veau und konditioniert infolgedessen den Eingang der Stufe 40b über das vorerwähnte RC-Netzwerk, zu welchem der
Kondensator 46' gehört. Das Erdniveaueingangssignal der
Stufe 40b schaltet den Transistor der Stufe 40b ab oder hält ihn im abgeschalteten Zustand, und infolgedessen ist das- Aus-
009836/U60
ID 2595 . -' ■ ' -27-
gangssignalniveau, d.h. das Niveau der Kollektorspannung
des Transistors der Stufe. 40b, im we sent liehen das Niveau
V5. Wenn.das Niveau Y5 des. Ausgangsspannungssignals der Stufe
40b über das RC-Netzwerk,45, 46 an den Eingang der Stufe
40a rückgekoppelt wird, hält es den Transistor 43 in seinem
stromführenden Zustand und schließt dadurch den Haltekreis
40. Wenn das Signal .ST zu seinem Erdniveau zurückkehrt, verbleibt
infolgedessen der Haltekreis 40 in seinem geschlossenen
Zustand. Der Ausgang 4,7 des Haltekreis es 40, der im
wesentlichen das Spannungsniveau V5 hat, schaltet den
Transistor des Inverters 48 an oder hält ihn im angeschalteten
Zustand und "bringt dadurch dessen jeweilige Kollektor- ä
spannung auf ein Erdniveau, welches mit dem binären "1"-Zustand
oder Erdniveau des Signals TD vereinbar ist. Das sich
ergebende Erdniveau der Kollektorspannung des Inverters 48 schaltet den Transistor 51 ab oder hält ihn im abgeschalteten
Zustand. Die sich ergebende Kollektorspannung V3 des
Transistors 51 hat ein Spannungsniveau, das im wesentlichen
gleich dem Spannumgsniveau V4 abzüglich des IR-Äbfalls am
Widerstand 56 ist.
Wenn der Transistor 51 nicht stromführend ist, hat das Eingangssignal
V3* an den Transistoren 52, 53 das obere Spannumgsniveau
V7, welches für die vorgegebenen Leitfähigkeits- j
typen der Transistoren auf ein positives Niveau eingestellt ist,
wobei.zu beachten ist, daß die Spannung V4 für diese
Leitfähigkeitstypen ein positives Spannungsniveau ist. Daher
ist der Transistor 52 vorgespannt, und das Niveau des Ausgangssignals
TC ist auf das obere Niveau V7 eingestellt, wobei der Transistor 52, wie bereits" erwähnt, als Emitterv-erstärker
ausgelegt ist. Während"des Ruhezustands des Signals
TG ist der PNP-Transistor 53 umgekehrt Vorgespannt, und infolgedessen
fließt kein Strom im Transistor 53; das heißt, daß der Transistor 53 abgeschaltet ist. .
Wenn während des nächsten Prüfzyklus'1 das Eingangssignal TD
in seinen binären "O"-Zuständ übergeht, d.'h* auf ein posi-
0098 3 6/ 1 A 6 0 .' ■
ID 2595 - 28 -
tives Niveau, kann in einfacher Weise gezeigt werden, daß das
Niveau des Ausgangssignals des Inverters 4-8 am Ausgang 49 auf ein Spannungsni ve au Y5 abzüglich, eines IR-Abfalls am nicht
gezeigten Kollektorwiderstand des Inverters 48 übergeht, wobei der Widerstand dem Kollektorwiderstand 76 der Stufe 20a
entspricht» Daher ist das Spannmngsniveau am Ausgang des Inverters
48 vereinbar mit dem binären "O"-Zustand oder positiven
Niveau des Signals TD. Das positive Ausgangsspannungs~
niveau des Inverters 48 schaltet den Transistor 51 an oder hält ihn im angeschalteten Zustand. Die sich ergebende KoI-lekt-orspaümang
Y3 des Transistors 51 ist im wesentlichen auf Erdspanmmgsniveau. Die Klemmstufe 62 für das untere Spannungsniveau,
welche auf ein positives Niveau V8 voreingestellt ist, hält den Transistor 52 in vorgespanntem Zustand,
mnd bewirkt daher durch dessen EmitterverStärkerwirkung, daß
das Aus gang s signal TC auf sein unteres Spannungsniveau Y8 gebracht wird. Während des dem Spannungsniveau T8 des Signals
TC zugeordneten Ruhezustandes ist der Transistor 53 umgekehrt vorgespannt und wird daher abgeschaltet.
Während der Übergangsperiode, die einem Wechsel von einem oberen positiven Niveau Y7 zum unteren positiven Niveau Y8
zugeordnet ist, ist der Transistor 53 momentan vorgespannt und angeschaltet und vergrößert daher die dieser Übergangsperiode
zugeordnete Schaltzeit des Signals TC, während es die im Widerstand 70 enthaltenen Kondensatorreaktionselemente
entlädt* Beim Umschalten vom unteren Spannungsnivesu V8 auf das obere Spannungsniveau Y7 bleibt der Transistor 53 umgekehrt
vorgespannt.
Wenn der Schalter 54 seine andere Stellung einnimmt, ist die
unipolare Energiequelle 55 mit der Stufe 12' verbunden, wie bereits erwähnt wurde. Für die Transistoren der hi,er betroffenen
Leitfähigkeit erzeugt die Energiequelle 55 eine negative Spannung Y6. Wenn ein negatives unipolares Ausganga-
009836/U60
ID 2595 - 29 -
. signal TC gewünscht wird, d.h. ein Signal mit negativem
oberen und unteren Spannungsniveau Y7 bzw. Y8, werden die
Energiequellen 65, 66 entsprechend auf geeignete negative..
Spannunigsniveaus vor eingestellt. Wenn ein bipolares Aus—
gangs signal gewünscht wird, wird in gleicher Weise die obere
Spannungsklemmstuf e 61 so eingestellt, daß sie eine positive
Spannung V7 liefert, und die untere Spannungskleinmstüfe
wird so eingestellt, daß sie ein negatives SpaHnunigsniveau
liefert. Unter diesen Bediigpngen ist der Transistor
52 rückwärts vor ge spannt während der Rrahepexioden des Atu-sgangssignals
TC und ist daher nicht stromführend. Anderer- j
sei.ts wird der Transistor 53 nunmehr das aktive Sehalt- ' v
oxier Emitterverstärkerelement, und sEwar im eimer Weise, die
dem mit Bezug, auf den Transistor 52 beschriebenen Betrieb
ähnlich ist. Der Transistor 52 wird momentan angeschaltet,
wenn die Schaltwirkung des Signals TC bewirkt, daß er momentan vorgespannt ist, und daher vergrößert er die Schaltzfiit
des Signals TC, welcher die Übergangsperiode zugeordnet
ist, die die momentane Vorspannung des Transistors 52
bewirkt.
Auf diese Weise erzeugt die vorstehend beschriebene; Treiberschal tuiigs anordnung 12' als Antwort auf ein Bezugs eingangssignal
mit f estesi Amplitudencharakteristiken Ausgangssignale
TC mit variablen Amplitudencharakteristiken, d.h. sie sind
variabel sowohl in bezug auf Größe als auch auf Polarität. Die Treiberschaltungsanordnung, ist besonders nützlich für
das in Figur 1 gezeigt System 10 und kann, wie es für den
Fachmann offensichtlich ist, auch für andere SchaltungsaiLordnungen
oder Anwendungszwecke benutzt werden, z.B. als
Treiberschaltung für magnetische Speichersystene, Adressiersysteme
o.a. Nunmehr folgt eine Beschreibung eines Kanals
der eine.Vielzahl Kanäle aufweisendem Anordnung 14.
009836/U60
ID 2595 - 30 -
In Figur 2b ist ein Ausgangskanal· 14' der Anordnung 14
(Figur 1) mit einem Ausgang A eimer zu prüfenden bekannten
Schaltung 11' verbunden, wobei diese Schaltung vorzugsweise eine logische Schaltungsanordnung ist» Zum Zwecke der Erläuterung
wird angenommen, daß die Schaltung 11' eine logische Schaltung mit zwei Eingängen und einem Ausgang ist,
die ein Paar von Eingängen a und b hat, welche mit dem Ausgang einer Treiberstufe 12' der Figur 2a bzw. dem Ausgang
einer weiterem gleichen nicht gezeigten Treiberstufe verbunden
sind.
Die Leseverstärkerstufe 15' weist ein Paar von Leseverstär—
kern 15a und 15b auf. Bei der bevorzugten Ausführungsform
sind die Leseverstärker 15a und 15b Hochleistungs-Differenzspannungsvergleicher,
die als bekannte Integrierschaltungsmoduln
des gleichen Typs ausgebildet sind. Jeder der Leseverstärker 15a, 15b hat zwei Eingänge, welche in der Technik
als invertierender Eingang bzw. niehtinvertierender Eingang bekannt sind. Der invertierende Eingang des Leseverstärkers
15a ist mit einer nicht gezeigten bipolaren Energiequelle verbunden, die an diesem Eingang eine Spannung
liefert, welche das vorerwähnte obere erste Bezugsniveau Ya1 hat. Der nichtinvertierende Eingang des Leseverstärkers
15b ist mit einer nicht gezeigten bipolaren Energiequelle verbunden, die an diesem Eingang eine Spannung kufüj&rt,
welche das vorgenannte untere zweite BezugsniTeau Yb'
hat. Der nilchtinvertierende Eingang des Leseverstärkers 15a
und der invertierende Eingang des Verstärkers 15b sind gemeinsam mit den Ausgang A der Schaltung 11* gekoppelt. Der
Ausgang des Leaeverstärker8 15a ist der vorgenannte erste
Abtastauegang, und das vorgenannt« Ausgangssignal TBl wird
an diesem zugeführt. Im ähnlicher Weise ist der Ausgang des
.Leseverstärkerβ 15b der vorgenannte zweite Abtastausgang,
und an diesem wird das bereits erwähnt· Auagangseignal TB2
zugeführt.
009836/U60 bad original
ID 2595 ' - 31 -
Es ist zu beachten, daß das Signal TA entweder ein positives
oder negatives undpolares Signal oder auch ein "bipolares
Signal sein kann. Jedoch kann durch sorgfältige Wahl
der oberen und unteren Bezugsniveaus Va1 und Vb1 die Leseverstärkerstufe.
12' den tatsächlichen Zustand des Signals ... TA in "bezug auf positive obere und positive untere Bezugs-·
niveaus oder negative, obere, und negative untere Bezugsniveaus oder ,ein. positives oberes Kive.au und ein negatives
unteres Niveau ablesen, je nach den besonderen oberen und unteren Niveaü-Amplitudencharakteristiken des Signals TA,
auf welche das Signal TA geprüft werden soll. Wie bereits
erwähnt, werden bei der Prüfung lpgischer Schaltungen die f
Niveaus Va1 und Yb1 so gewählt;, daß sie. mit den binären
oberen und unteren Zustanden, die das Signal TA infolge der
gegebenen Eingangsbedingungen annehmen soll, vereinbar sind,
wenn die zu prüfende Schaltung 11' ordnungsgemäß arbeitet. Es ist offensichtlich für den Fachmann, daß, wenn das von
der Leseverstärkerstufe 15' abzutastende Signal TA nicht
vereinbar ist mit den Betriebsniveaus der jeweiligen Jjese-Versträker
15a, 15b, geeignete Signalverstärkermittel (nicht gezeigt) imd/oder Signaldampf ungsmittel (nicht gezeigt)
vorgesehen sein können im Eingang eines oder beider der jeweiligen Leseverstärker 15a, 15b. f welchem das Signal
TA zugeführt wird. . |
Die Signale TBl., TB2 konditionlerem die beiden Eingänge 77,
78 der Stufe 16*. Die Stufe 16' weist ein erstes Paar von.
zwei Eingänge aufweisenden logischen Torstufen 16a, 16b auf,
welche von dem Toröffmaatigssignal Gl geöffnet werden. Die
Torstufe 16a wird ausschließlich von dem Signal TBl und die Torstufe lob von dem Signal TB2 konditioniert. Weiterhin
weist die Stufe 16· ein zweites Paar von drei Eingänge aufweisenden
logischen Toretufen I6c und 16d auf, welche von
den Toröffmaartgssignal 62 geöffnet werden. Die Stufe 16c wird
ausschließlich von den Nicht-Signalen ΪΒ2", TU konditioniert,
welche über entsprechend© Inverter 16e, 16f von den Signalen TB2 und TE erhalten werden. Die Torstufe 16d wird aus-
009836/ U60
BAD ORIGINAL
ID 2595 - 32 -
schließlieh von dem Signal TE und dem Nicht-Signal TBl konditioniert,
welch letzteres über den Inverter 16g vom Signal TBl erhalten wird. Das Signal TE ist ein binäres Si-
■ gnal, dessen binäre Zustände die erwarteten binären WOM-
und "1"-Zustände des Signals TA für die jeweiligen Eingangsbedingungen
repräsentieren, wenn die zu prüfende Schal-■fciang
gemäß den vorgegebenen üingangsbedingumgen ordnungs-
·' gemäß arbeitet.
Die T oxöffnungs signale Gl und G2 werden an die Torsteuer-
|l - eiaiigänge 82 bzw. 83 angelegt, und das Signal TE wird an
^ den Komditioniersignaleingang 84 der Stufe 16' angelegt.
Die Toröffnungssignale Gl, G2 werden während zwei vorbestimmten
ersten und zweiten Zeitabschnitten jedes Prüfzyklus angelegt. Das Signal Gl ist dem vorerwähnten Amplituden-
und Ansprechzeitcharakteristik—Test zugeordnet. Das Signal G2 ist dem vorgenannten Amplitudencharakteristikdauer-Test
zugeordnet. Bei der bevorzugten Betriebsweise werden die Signale. Gl und G2 so angelegt, daß sich der
Vf1/
erste und der zweite Zeitabschnitt überlappen. Es ist jedoch zu beachten, daß die Signale Gl und G2, falls gewünscht,
so angelegt werden, können, daß sich ein Zeitintervall zwischen dem ersten und zweiten Zeitabschnitt jedes Prüfzyklus
ergibt.
Bei der bevorzugten Ausführungsform sind die Stufen 16a,
16b, 16e-16g bekannte kombinierte MD- und IFVERTER-Integrierschaltungen
von identischem Typ, wobei die Integrierschaltungskomponenten der Stufe 16g aus Gründen der Klarheit
schematisch im einzelnen gezeigt sind. Die Stufen 16c und 16d bei der bevorzugten Atisführungsform sind ebenfalls bekannte
kombinierte UHD- und IFVERTER-Integriereehaltuttgen
von identischem Typ, wobei die Integrierschaltuagskomponenten
der Stufe 16c aus den gleichen Gründen schematisch gezeigt sind.. Es ist zu beachten, daß die Stufen 16a-16g im Grund
identisch ausgebildet sind und IiPN-Tr ans is toren aufweisen.
Jede der Stufen 16a-16g weist einen Multiemlttereingangs-
009836/U60
transistor, ζ. B, den Drei-Emitter-'3]ransistör 79 der Stufe
16c und den Zwei-Emitter-Transistor 80 der Stufe 1%., auf,
welche für die UID^Funktlon der jeweiligen Stufe sorgen.
Falls nur einer der Eingänge der eine Vielzahl Eingänge aufweisenden Transistoren mit einer Signalquelle verbunden sein
sollte, so wirkt die Stufe ausschließlich als Inverter.
Wenn mehr als ein Eingang der eine Vielzahl Eingänge aufweisenden
Transistoren mit verschiedenen Signalquellen verbunden ist, so fuhrt die geweilige Stufe die kombinierte
UND- und Umkehrfunktion aus. ·
Die Grundsätze der Betriebsweise der bekannten Schaltungen I6a-16g sind .bekannt. Pur die gegebene NPN-Iieitfähigkeit |
der Transistoren ist die Vorspannung Ve eine positive Spannung,
welche von einer nicht gezeigten Energiequelle, d, h,
einer Sp.annungs quelle, geliefert wird. Pur jede bestimmte
UND/lNV-Stufe 16a-16g ist ein AUPWÄRTS-Eingangssignal erforderlich an eilen Emittereingängen des eine Vielzahl
Emittereingänge aufweisenden Transistors, z. B. Transistor
78 oder 80, um ein ABWARTS-Ausgangssignal am jeweiligen Ausgang
der Stufe, z, B. Ausgang 81 der Stufe 16c, zu erhalten.
Andererseits bewirkt ein ABWÄRTS-Eingangssignal an mindestens
einem der Multi-Emittereingänge, daß das Ausgangssignal ein
AUFWÄRTS-Niveau, hat. Pur die NPH-Transistören der Stufen
16a-l6g repräsentiert ein 'positives Spannungsniveau ein d
AUFWÄRTS-Niveau sowohl·für das Eingangs- und Ausgangssignal
der jeweiligen Stufe, und ein im wesentlichen Erdspannungsniveau repräsentiert ein ABVflRTS-Niveau sowohl:für das Ein- ,
gangs- als auch das Ausgangssignal der jeweiligen Stufe. .Wenn einer der Multi-Emittereingänge nicht mit einer Signal- quelle
verbunden ist, d. h. unverbunden bleibt, hat er keinen
Effekt auf den Betrieb der jeweiligen Stufe, welcher er zugeordnet
ist. Z. B. im Palle jeder der Inverterstufen
16e-16g, wobei in jeder dieser Stufen nur einer der beiden Emittereingänge benutzt wird und der andere nicht mit
einer äußeren Signalquelle verbunden ist. vgl. z. B, Stufe 16g, bewirkt ein positives Signal, d. h. ein AUPWA*RTS-
.Signal,am benutzten Eingang ein Brdniveausignal, d» hi ein
V 0 09838/1460
ID 2595 - 34 -
ABWÄRTS-Signal, am Ausgang der jeweiligen Stufe 16e—16g
und umgekehrt.
Die jeweiligen Ausgänge der Stufen 16a und 16c sind gemeinsam
mit einem Eingang, d„h. einem eingestellten Eingang,
des Haltekreises 16' verbunden und liefern an diesem
das vorerwähnte Ausgangssignal Tl. Die jeweiligen Ausgänge
der Stufen 16fe und 16d sind gemeinsam mit dem anderen Eingang,
d.h. dem rückgestellten Eingang, des Haltekreises 17f verfoumden· und liefern an. diesem die vorerwähnten Sill
gnale T2.
& Der Haltekreis 17' weist eine Haltestufe 17a-i7b; und vorzugsweise
auch eine Trenninverterstufe 17c auf, welche mit
dem Ausgang der Haltestufe 17a-17b verbunden ist. Bei der bevorzugten Ausführungsform sind die Haltestufe 17«· und
die Inverterstufe 17c bekannte Integrierschaltungen des
gleichen Typs, wie sie für die Torstufe 16a oder die Inverterstufe 16g der Stufe 16' benutzt werden. Die Haltestufe
17b ist ebenfalls eine bekannte Integrierschaltung der
Art, wie sie für die Stufe 16c des Kreises 16* benutzt wird, so daß ein außemliegender Rückstelleingang für die
Haltestufe U&-±Tk gebildet ist. Palis gewünscht, kann die
Haltestufe 17a-17b durch ein von außen asugeführtes RÜOK-
fe STELL-Signal rückgestellt werden, welches von einer geeigneten,
manuell betriebenen Signalquelle (nicht gezeigt) geliefert wird, und/oder bei der bevorzugten Ausführungsfora
durch ein RÜCKSTELL-Steuersignal, das von dem Universalcomputer
der Quelle 13 (Figur 1} geliefert wird. Im allgemeinen wird bei normalen Prüfvorgängen das RÜCKSTELL-Signal
nicnt verwendet, und zwar wegen der angewendeten Korrelatienstechnik.
Der Ausgang des Kreises 17 liefert die vorerwähnten Ettdprüfsignale TR, welche bei der bevorzugten Aueführmngsform
dem UniyeraalcoMputer wieder augefuart werden «ur
weiteren Analyse, z.B. für die vorerwähnte Korrelation, und/ ader in der Speicheranordnung dea Computers gespeichert werden
für eine spätere Analyse, wobei dies· Analyse die vortrwöJamtt
Korrelation und andere ^'ehler__euch;tfanalysen lotfaßt.
0Ö9836/U60
BAD ORIGINAL
Die AUFWÄRTS- und ABWÄRTS-Signalniveaus der Signale TBl,
TB2 und TE und ihre Nicht-Signale TBl, TB2, TE werden mit
geeigneten Spannungsniveaus geliefert, welche vereinbar sind mit den Konditionierniveaus der einzelnen Stufen I6a-l6g,
welchen diese Signale zugeordnet sind. Daher sind für die .. jeweiligen bekanntem Integriersehaltungstypen 16a-16gdie .
AUFWÄRTS- und ABWÄRTS-Niveaus der jeweiligen Signale TBl,
TB2, TE,TBl, TB2 und TE positiv und im wesentlichen auf
ErdniveatE, d.h» in der Nähe von Er.dndveau. In ähnlicher1 Weise
sind die AUFWÄRTS- und ABWÄRTS-Signalniveaus der Signale
Tl, T2 des Kreises 16* und die jeweiligen Acts gangs signale
der Stufen 17a, 17b und 17c des Haltekreises 17' für die A
jeweiligen bekannten Integriersehaltungstypen 17a-17c positiv
und im wesentlichen auf ErdniveaOi, d.h. in der Nähe von
Erdniveau.
Es ist zu beaeh+en, daß; für d^e NPN-Transistoren der Stufen
16a-16g und 17a~17b die jeweiligen AUFWÄRTS- -rand ABWÄRTS-Niveaus
der Eingangs— und Ausgangssignale, die ^diesen Stufen
zugeordnet sind, wobei dies die vorgenannten positiven und·
in der Nähe von Erde liegenden Niveaus sind, binäre wl·"-
und "OM-4Tiveaus repräsentieren. Das vorstehend Gesagte trifft
aach auf das der Stufe 17c »tage ordne te Eingangs signal zu,
welches auch das Ausgangssignal der Stufe 17a ist. Für das ^
Ausgangssignal TR der Stufe 17c repräsentieren jedoch die ™
AUFWÄRTS- und ABWÄRTS-Niveaus binäre 11O"- und "1"-Niveaus,
und infolgedessen sind die binären "Ο"- und "!"-Niveaus des Signals TR positiv und im wesentlichen auf Erdniveau,
d.h. in der Nähe von Erde.
Das RtJOKSTELL-Signal ist ebenfalls ein Binärzustandssignal,
deseen AUFWÄRTS- und ABWÄRTS-Niveau jeweils einen binären
"l·11- und nOlf-Zustand repräsentieren. Die AUFWÄRTS- und AB-WÄRTS-Niveaus
des RÜCKSTELL-Signals sind auch vereinbar mit
den für das Konditioniersignalniveau der Stufe 17b gestellten
Anforderungen, welche für dessen bekannte Schaltung das vor-
. 0 09 836/USO
ID 2595 -3S-
20Q7025
genannte positive bzw· Erdniveau sind. Daher stellt das
RÜCKSIELL-Signal, das normalerweise auf einem positiven
Niveau, d.h. AUi1WARiPS-Niveau, ist, wenn es auf ein ABWÄRTS-Mv
eau gebracht wird, das Ausgangssignal TR des Haltekreises
17 auf einen binären "0"—Zustand zurück. Bei der bevorzugten
Betriebsweise, wobei die Rückstelleigenschaft des RüCKSTELL-Signals nicht ausgenutzt wird, bleibt das RÜCK-STELL-Signal
auf seinem normalen oder AUFWÄRTS-H"iveau mnd
kann daher die Haltestufe 17' nicht zurückstellen.
Wenn andererseits das System 10 die wahlweise Rückstellfe/
einrichtung nicht aufweist, kann der Rückstellkonditioniereingang der Stufe 17b von der Signalquelle 13 getrennt "bleiben
und/oder eine zwei Eingänge aufweisende UWD/HiV-Stufe
des der Stufe 17a identischen Typs kann für die Stufe 17b benutzt werden anstelle des in Figur 2 gezeigten drei Eingänge
aufweisenden Typs. ____.._,-
Die Betriebsweise des Systems 10 gemäß Figur 1 wird nunmehr
mit Bezugsnahme auf den Kanal 14' der Figur 2b und die
Wellenformen der Figuren 3, 4 beschrieben. Es ist zn. beachten,
daß die Wellenformen der Figuren 3, 4 aus Gründen der Klarheit in idealisierter und übertriebener Weise ge-
m± zeigt sind und daß die in diesen Figuren gezeigten jeweiligen
Signale sich auf den Kanal 14' beziehen. Außerdem wird für die Zwecke der Erklärung angenommen, daß das System
identische logische Schaltungen 11 prüft Tand von dem TJmiversalcomputer
der Signalquelle 13 gesteuert wird.
Zuerst werden· die Amplitudenniveaus der jeweiligen Paare von
Leseverstärkern in jeder der Stufen 15, z.B. Leseverstärker
15a und 15b der Stufe 15·, Figur 2t, so voreingestellt, daß
sie vereinbar sind mit den jeweiligen oberen und unteren
Amplitudeaacharakteristiken, auf welche die Ausgangs signale
TA geprüft werden sollen. Außerdem werden die beiden programmierbaren Impulsgeneratoren 18a über ihr Impedanssneta-
009836/U60
ID 2595 - 37 -
2007029
werk 18 so vareingesteilt3 daß sie jeweils vorgewählte
&eitverzöger:imgseharakteristiken te, tf und ImpTulsbreitecharakteristiken
¥1, HS2. für.· die Toröffmangssignale Gl und
G2 liefern· Die jeweiligen Charakteristiken te Tand ¥1 des
Signals Gl uiid die Charakteristiken tf und W2 des Signals
G2 sind- dem vorerwähnten Amplituden-ZAnsprechzeitcharakteristik-Test
zugeordnet, der im. folgenden zur Vereinfachung als Ansprechzeit-Test "bezeichnet wird, bzw.. dem
Amplitudencharakteristikdauer-Test. Die Zeitverzögerumigscharakteristik
te- wird sorgfaltig so gewählt, daß sie mit der normalen Ansparech&eit der zu prüfenden Schaltung ver- ,
einbar ist, wobei jede Verzögerung durch die Leseverstärker-Tand/oder
die jeweiligen Inverter stufen der logischen Sehaltstmfe, z.B. Stufe 16', in geeigneter Weise in die
Verzögerungsperiode te einbez:ogen ist. Die Impulsbreite ¥1
des Signals Gl. ist vorzugsweise s© gewählt, daß sie von H3a£n3^.i4^ej34firJauer_J,st, um nur eine kurze Prüfung des Amsgangsniveaus
des Signals TA.zu. gestatten. Die Impulsbreite ¥2 des Signals G2 ist vorzugsweise so gewählt, daß sie: eine
etwas längere hinreichende Dauer hat, um die Überwachung
des tatsächlichen Eiveaus des Signals TA für einen vorgegebenen wesentlichen Abschnitt der Arbeitsperiode des Ausgangssignals
TA zu gestatten., wobei dieser Abschnitt durch die sorgfältige Wahl der Zeitverzögerung tf zu einem vor- |
bestimmten Zeitpunkt der Arbeitsperiode "beginnt. Daher werden der vorerwähnte erste und zweite Zeitabschnitt jedes
dem Anspreehz.eit.^Test bzw. dem Dauer-Test zugeordneten
Prüfzyklus den Sigiialsimpulsen Gl bzw. G2 zugeordnet.. Wie
bereits erwähnt, überlappen sich bei der bevorzugten Betriebsweise
der erste und zweite Zeitabschnitt, was erreicht ,wird durch die sorgfältige Wahl der vorerwähnten jeweiligen
Charakteristiken te, tf, ¥1, ¥2 der Signalimpulse Gl, G2. Außerdem werden die jeweiligen oberen und unteren
Spanmmig.sklemmstufeii jeder der Treiberstufen 12, ζ,.Βο die
•Stufen 61 und 62 des Kreises 12', Figur 2a, auf geeignete
Niveaus voreimgestellt, uxkL die jeweiligen Schalter, z.B.
0098 3 6/146 0 bad original
ID 2595 - 38 -
Schalter 54, Figur 2a, befinden sich in einer vorgewählten,
ihrer beiden geschlossenen Stellungen. Zum Zweck der Erklärung
wird angenommen, daß die zu prüfenden logischen Schaltungen
11 durch positive unipolare Signale TC konditioniert
werden, in \elchein PaIL die jeweiligen Schalter, ζ·Β· Schalter
54, auf ihre Erdkontakte eingestellt sind und die Spanmmgsniveaus V7 und V8 aus den vorher erklärten Gründen
geeignete; obere mnd untere positive Niveaus hallen. Die Einstellung
der Spannungsniveaus Ya1, Vb1 und/oder der Spannungsniveaus
Y7 und Y8 kann manuell und/oder durch nicht
gezeigte automatische Mittel erfolgen. Wenn diese Einstellungen
durch automatische Mittel vorgenommen werden, können diese, auch programmierbare automatische Mittel sein,
die mit geeigneten Steuersignalen betrieben werden, welche von dem UmiversalcomputiBx. der Signalquelle 13 der bevorzugten
Ausführungsform geliefert werden. Das RÜCKSTEIL-Signal
im System 10 der Figur 1 ist ebenfalls auf sein normales Niveau, d*h. sein AUFWÄRTS- oder positives Niveau,
voreingestellt umd bleibt bei der bevorzugten Betriebsweise aus den bereits erklärten Gründen während des gesamten Prüfvorgangs
auf diesem Niveau.
Nunmehr wird auf Figur 3 Bezug genommen. Zu Beginn jedes
Prüfzyklus, z.B· Zyklen ID, 2D, usw., liefert die Signalquelle
13 die in Figiax 3 nicht gezeigten Kenditioniersignale
TD an die Treiberstufen 12 und die jeweiligen Konditioniersignale
TE an die Stufen 16, vgl. Figur 3 und Signal TE,
Stufe welches die logische Stufe 16d und die logische/Ibc über
den Inverter 16f der Stufe 16», Figur 2b, konditioniert. Naoh einem kurzen Intervall ta in jedem Prüfzyklus wird das
Synchronisationasignal ST von dem Computer der Signalquelle
13 geliefert. Zum Zweck der Erklärung wird angenommen, daß das dem Computer der Signalquelle 13 zugeordnete Testprogramm
rauf abwechselnde binäre "1M- und "0"-Zustande in «ufeinanderfolgenden
Prüfzyklen prüft, wie es durch die jeweile
erwarteten binären AUFWÄRTS- und ABWÄRTS-Zraständ· des binären Signals TE (Figur 3) gezeigt ist. Infolge der den
009836/1460 bad original
IB 2595 - 39 - ■ ^
Treiherstufen 12 zugeführt en Konditioniersignale TD werden,
die Eingänge a.-m der Schaltungen 11 durch die Signale TG
der. Stufe. 12 konditioniert, wenn die Stufe 12 durch das
Signal ST geöffnet ist. Infolgedessen erseheinen entsprechende Ausgangs signale TA sn den Ausgängen A-Ii der zu prü- ·
fenden Schaltungen 11. . ■ '
In Abwesenheit iron. ToröffnungsSignalen Gl, G2 haben die
Signale Tl, T2 der Stufe. 16' beide die gleichen "binären
Ruhezustände. Pur die bekannten" Integrierschaltungstypen
der Stufen löar-ied haben die .Signale Tl und T 2 4» AUFWÄRTS-
oder "!"-Zustände, d.h. postive Hiveaus, da die geweiligen i
Torsteuereingänge 81 unit 82 Erdniveaus ader "O"-Zustände
haben. Unter derartigen Bedingungen ist der Haltekreis 17'
in einem vorangehenden· seiner "beiden bistabilen Zustände.
Wie Figur 3 zeigt, sind daher während der Zeitperiode ta
defi ersten Prüfzjklus ID die Signale Tl und T2 in ihrem=
jeweiligen AUFWÄRTS-Zustand. Es wird weiter angenommen,'daß
während der Z'eitperiade ta das Signal TA einen ersten binären
"O"-Zustand hat, wie Figur 3 zeigt. Wegen dieses angenommenen
binären Zustandes des Signals TA haben die Signale
TBl und TB2 ihre jeweiligen ABWÄRTS- und AUFWÄRTS-Hiveaus.
aus den vorher erklärten.freunden. Es wird weiter angenommen,
daß während der Zeitperiode ta der Haltekreis 17' in einem j
ersten binären wO"~Zustand ist. '
Zeitpunkt to wird das Signal ST angelegt, und das Signal
TA wechselt infolge der Kondition! ex signale TC während dex
Zeitperiode tb von seinem binäEen "C'-Zraistand auf seinen
binären "!"-Zustand.
Zum Zeitpiuinkt ti ist das Signal TA auf dem unteren Spanmuaigsniveatt
Yb, und infolgedessen beginnt das Signal TB2 während der Zeitperiode TC von seinem AUFWÄRTS-Hiveau auf
sein ABWÄRTS-Niveau zu wechseln.
Zum Zeitpunkt t2 ist das Signal TA auf dem oberem Spaipmngs-
009836/1460
ID 2595 - 40 -
niveau Va, und das Signal TBl beginnt während der Zeitperiode
ltd, von seistem ABWlETS- aiii sein AUFWÄRTS-Hive au
zu wechseln. Die. Signale Tl und T2 bleiben auf ihren jeweiligen
AUFWlRTS-Kiveaus infolge der vorerwähnten Abwesenheit
der Toröffnungssignale Gl und/oder G2. Infolgedessen
bleibt während der Zeitperiode te der Haltekreis 17' in seinem
ersten binären "0"-Zustand.
Zum Zeitpunkt t3 wird angenommen, daß das Signal TA nunmehr
den binären "!"-Zustand hat, so daß zum Zeitpunkt t4 das
Signal TBl sein binäres AUFWlRTS-Niveau erreicht hatf wie
Figur 3 zeigt.
Zum Zeitpunkt t4 gelangt das Toröffnungssignal Gl nach einer geeigneten Zeitverzögerung te auf sein binäres AUFWlRTS-Niveau»
Infolgedessen bewirken die jeweiligen AUFWlRTS-Niveaus
des Signals TBl und Gl so. den jeweiligen Eingängen
der Stufe 16a, daß das Signal Tl seinen ABWlRTS-Zustand einnimmt.
Da das Signal TB2 zum Zeitpunkt t4 auf einem ABWlRTS-Niveau ist, bleibt das Ausgangssignal T2 der Stufe 16b auf
seinem AUFWlRTS-Niveau.
Das ABWlRTS-Niveau des Signals Tl stellt den Ausgang der
Haltestufe 17a zum Zeitpunkt t4 auf einen binärem "I"-Zustand
oder AUFWÄRTS-Zustand ein, was nach Umkehrung durch den Inverter
17c bewirkt, daß das Signal TR Beinen binären "1"- oder ABWlRTS-Zußtand einnimmt. Die jeweiligen AUFWlRTS-Niveaus
des Ausgangssignals der Stufe 17s und der Signale T2 und
RÜCKSTELLEN bewirken, daß das Ausgangssignal der Stufe 17b
einen binären "0"- oder ABWlRTS-Sustand hat tind dadurch dem
Ausgang der Stufe 17a auf dem AUFWÄRTS-Niveau und infolgedessen
das Signal TR im binären "1"-Zustand hält.
Zum Zeitpunkt t5, welcher bei der bevorzugten Betriebsweise
während der Impulsbreitenperiode Wl des Signals Gl verhältnismäßig
schmaler Impulsbreite auftritt, wird das TorfJff-
009836/U.6 0
BAD ORIGINAL
ID 2595 - 41 -
2007Q2S
BHEgssignal. G2 mach, eimer geeigneten Zeitverzögerung - tf angelegt.
Es ist dem Pachmann. bekannt, daß, wenn eier- Haltekreis 17' einen "binären, "!"-Zustand hat, eimer der Eingänge
der. Haltestufe Ub einen "binären nO"- oder ABWÄRTS-Zmstand
erkalten. muß, um den Haltekreis 17'auf einen binären "0"-Zustand
rückzusteilen... ¥enn der. Haltekreis 17' im Mnärem.
"!"-Zustand ist, hat ein am einen der Eingänge 17a angelegtes
Eingangs signal mit "binärem 11O"- oder ABWÄRT S-Zustand
keinen Effekt auf den Aus gangs zu st and des Signals TR, d.iu
das Signal TR "bleibt im binären "!"-Zustand· Wenn das
Signal TR des Haltekreises 17' einen binären "O"-Äistand
hat, mmß in gleicher Weise ein Signal mit binärem "0"-Zu- (J
stand an einen der Eingänge der Stufe 17s angelegt werden,
um den Haltekreis und insbesondere das Signal TR auf einen binären "1"-Zustand einzustellen. Wenn der Haltekreis 17*
einen binären M0M-Zustand hat, so hat ein an irgendeinen
der Eingänge, der Stufe ITb angelegtes Eingangssignal mit
binärem "0"- oder ABWÄRTS-Zustand keinen Effekt und das
Signal TR bleibt in. seinem binären. "O"-Zustand. Daher muß
während des ersten Prüfzyklus ID, um das Signal TR Un seinen
binären "O"-Zustand rückzustellen, nachdem es von dem
Signal Tl in den binären "!"-Zustand gebracht wurde, der
Zustand des Signals T2 auf einen binären "O"-Zustand übergehen.
Da jedoch zum Zeitpunkt t5 das Signal TB2 in seinem d
ABWÄRTS-Zustand und das Signal ΤΒΪ in. seinem ABWÄRTS-Zustand
ist, kann keines der Ausgangssignale der Stufen 16b,
1.6d einen binären "O11- oder ABWÄRTS-Zustand für dias Signal
T2 liefern. Infolgedessen bleibt der Haltekreis in dem vorhergehenden
binären "!"-Zustand, auch nachdem das Signal Tl zum Zeitpunkt t6 infolge der Rückkehr des Signals G2
auf seinen ABWÄRTS-.Zinstand in seinen AUi1WART S-Zu st and
zurückkehrt, sowie zum Zeitpunkt t8, wenn das Signal G2 in
seinem. ABWÄRTS-Zustand zurückkehrt.
Während des zweiten Prüfzyklue 2D ist das Signal TE in seinem
ABWÄRTS-Zustand, und die zu prüfende Schaltung 11» wird infolge
neuer Datensignal TB, die zu Beginn des zweiten Prüf-
009836/1460
BAD ORiG|NÄL
ID 2595 - 42 -
zyklus 2D geliefert werden, von Eingangssignalen TC konditioniert.
Die an die Eingänge der zu. prüfenden Schaltung 11' während dies Prüfzyklus 2D angelegten Konditiondersignale
TC haben Niveaus, welche normalerweise bewirken würden, daß der Ausgang der Stufe 11* einen binären "O"-Zustand hat. Es
wird jedoch zu Illustrationszwecken angenommen, daß das
Signal TA in seinem vorhergehenden, binären "1 "-Zustand verbleibt,
so daß zum Zeitpunkt t4', wenn das Toröffmangssignal
Gl angelegt wird, die jeweiligen Hiveans der Signale
TA und Gl das Signal Tl in seinen ABWlRTS--Zu.stand bringen.
Das Signal T2 verbleibt jedoch in seinem AUFWÄRTS-Zu st and
infolge des ABWÄRTS-ZTastands des Signals TB2. Da der Haltekreis
17* bereits in seinem binären "!"-Zustand ist, hat der ABWÄETS-Zustand des Signals Tl keine Wirkung aisf den binären
"I"-Zustand des Signals TE. Das gleiche geschieht, wenn.
das Signal G2 angelegt wird zum Zeitpunkt t5! Tand die jeweiligen
positiven Niveaus der Signale G2, TB2 und TE, welche an die Stufe 16c angelegt werden und bewirken, daJ3 das
Signal Tl in seinem ABWÄETS-Züstand verbleibt bis zum Zeitpunkt
t8'.
Zu Beginn des dritten Prüfayklus 3D ist das Signal TE im
binären "!"-Zustand, und es wird angenommen, daß die Konditioniersignale
TC der Schaltung 11' normalerweise das Ausgangs signal TA in einen entsprechenden binären "1"-Zustand
bringen wüiden. Es wird jedoch, zum Zweck der Erklärung: angenommen,
daß zum Zeitpunkt to11, wenn das Synchroniaationesignal
ST angelegt wird und das Signal TA beginnt, auf die Konditioniersignale TC anzusprechen, das Signal TA nur während
des Zeitabschnitts tg in einen Zustand übergeht, welcher zwischen, den Niveaus Ya und Tb liegt und mit QBAU beaeiohnet
ist.. Infolgedessen hat. zum Zeitpunkt ti'* das
Signal TA das Niveau Ya, und das Signal TBl beginnt während
der Periode th, von seinem AUSWÄRTS- zu seinem ABVlBT S-N ire au
überzugehen» Da jedoch das Signal TA nit male unter das
Hiveau Yb geht, bleibt daa Signal TB2 in «einen ABWÄETS-Zm-
009336/U60
ID 2595 - ■ - 43 ■ ■-
stand. IiiTif o3Lge.dessen, sind zum Zeitpunkt t4'', wenn das' Toröffmtmgs
signal Gl. angelegt -wird, "beide Signale TBl und TB2
im ihren jeweiligen ABWÄRTS-Zuständen, und. infolgedessen
verbleiben die Signale Tl und T2 in, ihren jeweiligen AUF-WÄRTS-Zuständen,
und. das Aus gangs signal TR des Haltekreises-17'
bleibt in seinem vorhergehenden binären "I11-Zustand. ' Zum
Zeitpiinkt Ϊ51' jedoch, wenn das Signal G2 angelegt
wird, bewirken die jeweiligen positiven Hive aus der Signale G2, TE, TBl, welche an die Stufe 16 d angelegt sind, daß
das Signal T2 seinen. ABWÄRTS-Zustand einnimmt und daher den.
Haltekreis IT in den 11O"-Zustand rückstellt. Zum Zeitpunkt
te11, wenn, das Signal G2 in, seinen ABWART S -Zmst and |
zurückkehrt, verbleibt das Signal TR des Haltekreisee 17'
eus den. bereits erklärten. Gründen im seinem binären, "0tt-Zustand.
Wenn der tatsächliche Zustand des Signals TA der erwartete
binäre Zustand für den gegebenen Satz von Eingangebedingungen
ist, hat das Ausgangs signal TR den entsprechenden binären Zustand/"Wenn je dach, der wirkliche Zustand des Signals
TA nicht der erwartete binäre Zustand ist, dann hat das Ausgangs signal TR einen dem erwarteten binären Zustand
entgegengesetzten binären Zustand. Daher ist z.B., wie im
Prüfzyklus ID gezeigt ist, der wirkliche Zustand des Signals
TA der binäre "!"-Zustand, und der erwertete Zustand
ist ebenfalls ein. binärer "1"-Zustand. Infolgedessen zeigt
der binäre "!"-Zustand des Signals TRj wenn es dazu in
Korrelation gesetzt wird, an, daß das Signal TA den korrekten,
d.h. den erwarteten, binären Zustand "1" hat. Wie
es jedoch z.B. bei dem «weiten Prüfzyklus 2D gezeigt ist,
ist der wirkliche Zustand des Signals TA ein binärer "1"-Zustand, und der erwartete binäre Zustand ist ein "0"-Zustand.
Infolgedessen hat das Signal TR einen entgegengesetzten binären Zustand, d.h. einen binären "1"-Zustand zum erwarteten
binären M0"-Zustand, und in diesem Fall selgt der entgegengesetzte
binäre "!"-Zustand des Signals TR, wenn die
Korrelation ausgeführt ist, an, daß das Signal TA nicht im
009836/1460
ID 2595 - 44 -
korrekten, d.h. erwarteten, Zustand ist, was in der Zeichnung
durch das Nicht-Bezmgszeichen "Ü" gezeigt ist. In ähnlicher
Weise zeigt im Prüfz.yklus 3D der binäre "O"-Zustand
des Signals TR nach darauffolgender Korrelation an, daß das Signal TA nicht den erwarteten binären "1°-Zustand hat,
wie es durch das Hicht-Bezugszeiehen "T". gezeigt ist.
Wenn der tatsächliche Zustand des Signals TA ein binärer
"O"-Zustand ist und der erwartete binäre Zustand ebenfalls ein binärer "OM-Zustand ist, dann hat das Signal TE seinen
binären "CP-Zustand. Wenn jedoch der tatsächliche Zustand
des Signals TA ein binärer nOM-Zustand ist und der erwartete
binäre Zustand ein "!"-Zustand ist, dann hat das Signal
TR seinen binären "C^-Zustand, welcher nach daaaiffolgender
Korrelation anzeigt, daß der tatsächliche Signalzustand des Signals TA ein Hicht-Zustand 11T" ist. Wenn der
tatsächliche Zustand des Signals TA ein GRAU-Zustand ist und der erwartete binäre Zustand ein "ln-Zustand ist, dann
hat das resultierende Signal TR einen binären "O"-Zustand,
welcher nach damiffolgender Korrelation anzeigt, daß der
tatsächliche Signalzustand des Signals TA ein Hicht-Zustand
"Τ" ist. Wenn das Signal TA im GRAIT-Bereich liegt und der
erwartete Zustand ein binärer nOn-Zustand ist, dann hat
das resultierende Signal TR einen binären "!"-Zustand, weleher
nach darauffolgender Korrelation anzeigt, daß das Signal einen Hicht-Zustand M0^M hat.
Bei der bevorzugten Betriebsweise wird das während der
Periode TR2 erhaltene Signal TR zuerst einer Korrelation unterzogen, um zu bestimmen, ©b der tatsächlich· Zuetand
des Signals TA der erwartete binäre Zustand ist und derin verbleibt. Wenn die Korrelation positiv ist, wirfl der tatsächliche
Zustand des während der Periode TRl erhaltenen Signale TR mit dem erwarteten binären Zustand in Korrelation
gesetzt, wodurch bestimmt wird, ob das Signal den Zeitdauer-Test besteht oder nicht. Wenn die Korrelation des
während der Periode TR2 erhaltenen Signals TR anseigt, daß
009836/U60
IB 2595 - 45 -
das tatsächliche Niveau des Signals TA den tatsächlichen
binären Zustand nicht erreicht hat oder nicht in diesem verblieben ist, so wird das ATasgangssignal TA als Versager
betrachtet, -and die PrüfErgebnisse des Zeitdauer-Tests
werden ignoriert.. Wie bereits erwähnt, wird die Korrelatiom
bei der bevorzugten Ausführungsform durch das Testprogramm durethgeführt, für welches der ITniversaleomputer der Quelle
13 programmiert, ist. Wahlweise, können auch zusätzliche
logische Sehaltamigs anordnungen vorgesehen sein zur JurchführmTig
der jeweiligen Bestimmungen und Korrelationen.
Es ist zu beachten, daß das Signal TA während der Periode J
Gl manchmal von einem binären Zustand in einen anderen
wechseln kann. In. einigen dieser Fälle kann das Signal TA
als gut angesehen, werden, wenn es den erwarteten binären Zustand erreicht und innsrhalh einer bestimmtem Zeit in
diesem verbleibt und während der folgenden Periode W2 in diesem verbleibt. Wie IFigpr 4- zeigt, werden die Signale
TA, z.B. das mit einer durchgehenden Linie angedeutete
Signal TA, welche beginnen, vox dem Zeitpunkt, welcher
durch die vertikale, mit Versagerzeitlinie bezeichnete
Linie angedeutet ist, in den erwarteten binären Zustand
überzugehen, als Signale betrachtet, welche den Ansprechzeit-Test
bestanden haben, vorausgesetzt, daß das Signal g
TA anschließend im erwarteten binären Zustand verbleibt..
Signale TA, z»B. das durch eine gestrichelte Linie gekennzeichnete.
Signal TA der Pigur 4f welche beginnen, nach dem
durch die- Versagerzeitlinie gekennzeichneten Zeitpunkt in
den erwarteten binären Zustand überzugehen, werden als Versager betrachtet., selbst wenn, sie anschließend den erwarteten
binären Zustand erreichen und in diesem verbleiben sollten.
Typische bekannte Fabrikate der in dem System benutzten
Schaltungsanordnungen sowie typische Werte der einzelnen darin benutzten Schaltungekomponenten sind in der folgenden
Tabelle I aufgeführt.
009836/1460
ID 2595 - 46 -
Ireiberstufe:
Integrierschaltungsmodul 20 ,..,... Typ 841579
Integrierschaltungsmoduln 22, 23 Typ 841573
Integrierschal tungsmodul 34 Typ 841557
Integriersc&fflltungSHLOduln 40a-, 4Ob Typ 841551
Integriersehaltiingsmodul 72 * !Typ 841559
Transistoren: 51, 52 »...Typ 2N2369
Transistoren 53 . » Typ 102
Dioden 63, 64 Typ PD700
Widerstände 32', 33* ...». 200-Π-
Widerstand 56 75 .Tu
Viderstand 58 150 _r\_
Widerstände 59, 60 ... *.. 15 _Tu
Kondensatoren 38, 39 - 45 pP
Kondensatoren 46, 46', 48s. » 25 pF
Kondensator 67 ►· 10 /vJ?
Kondensator 75 .0,68 /uF
Kanal 14':
Integrierscnaltumigen 15a, 15b Typ uA710
Inttegrierselialtungen 16a, lbb, 16e—16g,
17a, 17c Typ SH5400
Integrierschaltungen 16c, 16d, 17b Typ SS5410
Programmierbare Generatoren 18a ► ...Typ R116
Es ist XuL beachten, daß der vorgenannte Integrierschaltungsmodul
des Typs SN5400 vierfache, jeweils zwei Eingänge aufweisende
Eingangskreise pro Modul hat, und der vorerwähnte: Typ SN5410 hat dredfache, jeweils drei Eingänge aufweisende
Eingangskreise pro Modul.
Es ist zu beachten, daß, obwohl die Erfindung unter Bezugnahme auf eine bevorzugte Betriebsweise beschrieben wurde
und/oder unter Verwendung von Transistoren einer gegebenen Leitfähigkeit und/oder mit bestimmten Integrierechaltungen
aufgebaut ist, die Erfindung doch so abgewandelt werden
009836/1460
kann, daß sich andere Betriebsweisen ergeben und/oder
Transistoren von entgegengesetzter Leitfähigkeit und/oder Transistoren von komplementärer Leitfähigkeit verwendet
werden können, und/oder die Erfindung kann in einer dem Fachmann bekannten Weise mit Vakuumröhren und/oder getrennten zusammengesetzten Schaltungsanordnungen verwirklicht
werden. .
Pat ent ans prüche:
00 9 836/1460
Claims (1)
- ID 2595 - * -PatentansprücheIJ Testsystem snur Prüfung von wenigstens einem Ausgangssignal einer "bestimmten Schaltung auf vorbestimmte Amplituden- und Ansprechzeiteharakteristiken als Reaktion auf mindestens einen der genannten Schaltung zugeführten Satz Ton vorbestimmten Eingangsbedingungen, dadurch gekennzeichnet, daß zur Abtastung des genannten Signals ein zwei Zustände aufweisendes Leseverstärkernetzwerk (15) mit einem ersten und einem zweiten Ausgang vorgesehen ist, wobei der leseverstärker am ersten bzw. zweiten Ausgang ein erstes bzw. zweites binäres Lese-Ausgangssignal liefert, wobei das erste Lese-Ausgangssignal einen vor be stimmten seiner beiden binären Zustände hat, wenn. das Niveau des Signals der zu prüfenden Schaltung (11) oberhalb eines vorbestimmten ersten Bezugsniveaus liegt, und den anderen seiner beiden binären Zustände hat, wenn das Niveau des Signals der zu prüfenden Schaltung (11) nicht oberhalb des vorbestimmten ersten Bezugsniveaus liegt, und wobei das zweite Lese-Ausgangssignal in einem vorbestimmten seiner teLden binären Zustände ist, wenn das Niveau des Signals der zu prüfenden Schaltung (11) unterhalb eines vorbestimmten zweiten Bezugsniveaus liegt, und in seinem aaaderen binären Zustand ist, wenn das Niveau des Signals der zu prüfenden Schaltung- (11) nicht unterhalb des vorbestimmten zweiten Bezugsniveaus liegt, und wobei die vorbestimmten geweiligen binären Zustände des ersten und zweiten Signä.s in bezug aufeinander komplementär sind, wenn das Ausgangesignal der zu prüfenden Schaltung (11) ein Niveau hat, welches entweder oberhalb oder unterhalb des ersten bzw. zweiten vorbestimmten Bezugsniveaus liegt, xmä. wobei das erete bzw. zweite binäre Lese-Ausgangssignal dem gleichen vorgewählten jeweiligen binären Zustand haben, wenn das Ausgangssignal der zu prüfenden Schaltung (11) ein Niveau hat,009836/U60ID 2595 - 'S» -welches im we semi;liehen zwischen dem ersten und zweiten Bezugsniveau liegt;und' daß eine logische Schaltungsanordnung (16) vorgesehen ist mit einem ersten und zweiten Eingang, die von dem ersten "bzw. zweiten binären Lese-Ausgangssignal konditioniert werden, und mit einem dritten. Eingang, der von einem dritten "binaren Signal konditioniert wird j wobei der erste "bzw. zweite binäre Zustand des genannten dritten Signals eine Anzeige bildet für die erwartete Amplitudencharakteristik des genannten Aus gangs signals für den vorgewählten Satz vom· Eingangsbediigingen in bezug auf das erste bzw. zweite Bezugsniveau", und daß die logische Schaltungsanordnung (16) einen ersten und einen zweiten Tor steuerung se ingang und ^einen Ausgang aufweist, wobei die logische Schaltungsanordnung (16)" an ihrem Ausgang während eines ersten Zeitabschnitts ein binäres erstes Endprüfsignal liefert ausschließlich als Antwort auf das erste bzw. zweite binäre Lese-Amsgangssignal und ein erstes Steuersignal, wobei diese Signale an ihren erstem bzw. zweiten Eingang bzw. den ersten SiBiereingang angelegt werden, wobei der erste bzw. zweite binäre Zustand des ersten Emdprüfsignals das wirkliche Niveau des Ausgangssignals der zu prüfenden Schaltung (11) anzeigt, wenn dieses wirkliche Niveau oberhalb- bzw. unterhalb des ersten bzw. zweiten Bezugsniveaus liegt, wobei das erste Emdprüfsignal in seinem vorherigen Ausgangszustand verbleibt, ä wenn das wirkliche Niveau des Ausgangssignals der zu prüfenden Schaltung (11) zwischen dem ersten und zweiten Bezugsmiveau liegt, wobei der vorbestimmte erste Zeitabschnitt der vorbestimmten Ansprechzeitcharakteristik zugeordnet ist, und daß die logische. Schaltungsamordmung (16) ein zweites b^inäxes Emdprüfsignal an ihrem Ausgang liefert während eines zweiten Zeitabschnitts ausschließlich als Antwort auf das erste te. zweite binäre Lese-Ausgangssignal und das dritte Signal und das zweite Stauersignal, wofcei diese Signale dem ersten bzw. zweiten b,JBW. dritten Eingang bz.w. dem zweitem Steuereingang zugeführt werden, wobei das zweite End-0Q9836/U6 0ED 2595 - * -prüfsignal einen der erwarteten Amplitudeneharakteristik entsprechenden binären Zustand hat, wenn das Ausgangssignal der zu prüfenden Schaltung (11.) während des genannten zweiten Zeitabschnitts die erwartete Amplitudeneharakteristik aufweist und aufrechterhält, und das zweite Endprüfsignal einen der entgegengesetzten erwarteten Amplitudencharakteristik entsprechenden binären Zustand hat, wenn das Ausgangssignal der zu prüfenden Schaltung (11) während des zweiten Zeitabschnitts die erwartete Amplitudencharakteristik nicht aufweist oder aufrechterhält, wobei der zweite Zeitabschnitt im wesentlichen mit einem vorbestimmten Teil der Arbeitsperiode des Ausgangssignals der zu prüfenden Schaltung (11) zusammenfällt.2. Prüfsystem nach Anspruch 1, dadurch gekennzeichnet , daß Mittel (13) für. die Korrelation des ersten und zweiten Endprüfsignals vorgesehen sind, wobei diese Korrelationsmittel zumindest bestimmen, daß das Ausgangssignal der zu prüfenden Schaltung (11) während des genannten zweiten Zeitabschnitts die erwartete Amplitudeneharakteristik aufweist und aufrechterhält und daß das Ausgangssignal der zu prüfenden Schaltung (11) auf den vorbestimmten Satz von Eingangsbedingungen innerhalb· der Ansprechzeit anspricht, welche der vorbestimmten Ansprechzeiteharakteristik zugeordnet ist, wenn das Ausgangssignal die beiden genannten Charakteristiken aufweist.% Prüfsystem nach Anspruch 1, dadurch gekennzeichnet , daß Mittel für die Korrelation des ersten und zweiten Endprüfsignals vorgesehen sind, wobei diese Korrelationsmittel bestimmen, daß das Ausgangssignal der zu prüfenden Schaltung (11) die erwartete Ampli"tudencharakteristik aufweist bzw. nicht aufweist, wenn das Ausgangssignal die genannte Amplitudencharakteristik während des zweiten Zeitabschnitte aufweist bsrw. nicht aufweist oder aufrechterhält, und wobei die KorrelationsMittel weiter be-009836/U6 0stimmen, daß das Ausgangssignal der zu prüfenden Schaltung; auf den vorgenannten Satz: von Eingangsbediigingen -während der der vorbestimmten Anispreehzeitefoarakteristik zugeordneten Ansprechzeit anspricht oder nicht anspricht, wenn das Äusgangssignal während des zweiten Zeitabschnitts diese Amplitudencharakteristik aufweist und aufrechterhält und auf den genannten Satz vom. Eingangsbedingungen innerhalb der genannten Ansprechzeit anspricht bzw« nicht anspricht.4· Prüf system nach Anspruch. I1 dadurch ge- ■ kenn z. e i ohne t , daß die zu prüfende Schaltung: (11) eine logische SehaltiiBigsanordmöig ist und daß die JAmplitudencharakteristiken dem erwarteten binärem 11I"- und ^ binären "CP-Zustand des Ausgangs signals der lagischen Schaltung zugeordnet sind.5. Prüf system nach Anspruch !,dadurch. g e -k e η. η ζ ei c h η e t , daß das zwei Zustande aufweisende Le se Verstärkernetzwerk (15) einen ersten (15») und einen zweiten (15b) Leseverstärker, welche als Differentialkomparatoren ausgebildet sind, aufweist, wobei der erste (15a) fezw* zweite (I5b) Leseverstärker den ersten b;zw. zweiten AuiS-gang aufweisen und jeweilige erste und zweite Eingänge hafeem, wobei der erste Eingang des LeseverstärkernetsEwerks (15) dem ersten Be zug smi ve am und der zweite Eingang dem zweiten " Bezugsniveau zugeordnet sind und Wobei der erste bzw. zweite Eingang des zweiten, bzw. ersten Leseverstärkers gemeinsam das Aasgangssignal der zu prüfenden Schältung (11) abtasten. - ' _6. Prüf system nach Anspruch 1, dadurch gekennzeichnet,, daß das logische TornetEwerk (16) eine erste, zweite, dritte und vierte Torstufe aufweist, wobei die erste Torstufe von dem ersten binären Lese-Äusgangssignal konditioniert und voui dem ersten Steuersignal aktiviert -wird, die zweite Torstufe vom dem zweiten binären009836/U60TD 2595 - * -Lese-Ausgangssignal konditioniert und von dem ersten Steuersignal aktiviert wird, die dritte Torstufe γοη den jeweiligen Nicht-Signalen' des zweiten Ie se-Aus gangs signals undv des genannten dritten Signals konditioniert und von dem genannten zweiten Steuersignal aktiviert wird und die vierte Torstufe von dem Nicht-Signal des ersten Lese-Ausgangssignals und dem genannten dritten Signal konditioniert und. von dem zweiten Steuersignal aktiviert wird; daß die Ausgänge der ersten und dritten Tcrstufe gemeinsam miteinander gekoppelt sind, daß die jeweiligen Ausgänge der zweiten undf vierten Torstufe gemeinsam miteinander gekoppelt sind, daßfc die logische Schaltungsanordnung einen Haltekreis aufweist mit einem Einste11- bzw. einem Rückstelleingang, wobei die gemeinsam gekoppelten Ausgänge der ersten und dritten Torstufe mit dem Einstelleingang gekoppelt sind wad die gemeinsam gekoppelten Ausgänge der zweiten und vierten Torstufe mit dem Rückstelleingang gekoppelt sind, wobei der Haltekreis den Ausgang der logischen Schaltung aufweist zur Lieferung der Endprüf signale an diesem, und daß die· genannte logische Schaltungsanordnung entsprechende Invertermittel zur Lieferung der Bricht-Signale des ersten und zweiten Lese-Ausgangssignals und des genannten dritten Signals auf-I' weist.: 7· Prüfsystem nach Anspruch 6, dadurch g e s. kennzeichnet, daß der Ausgang der logischen Schaltungsanordnung eine Inverterstufe aufweist.8.. Prüf system nach Anspruch 1, dadurch gekennzeichnet , daß Treiberstufen (12) vorgesehen sind zur Lieferung binärer Konditionier-Auegangssign*le mit variablen wählbaren Amplitudenaharaikteristiken für die zu prüfende Schaltung (11) als Antwort auf dem freiberetufea (12) zugeführte binäre Konditionier-Eingangssignale, wobei dl· . binären Konditionier-Eingangssignale vorbestimmten feet· Signalamplitudencharakteristiken aufweisen.009836/U60ID 2595· - * -9. Prüf syst em naciL -Anspruch 8, dadurch g e k en. η ζ: e i e h η e t , daß die TreilDer-Sehaltungsaaiordaung· zweite logische Sehaltmitte! aufweist mit einem ersten Komditionaersignaieimgang, einem zweiten Torsteuersignal· eingang umd. einem ersten und einem zweiten Ausgang., wobei die logischen Schaltmittel ein erstes logisches Ausgangs signal an den genannten ersten. Ausgang· liefern, wenn eines der genannten zweitem Maaren Komditiomier-Eingangssignale seinen !Dinaren "1"-ZiSiStand hat und am genannten ersten Eingang anliegt und der genannte zweite Eingang mit einem vorbestimmten dritten Torsteuersignal beaufschlagt ist, und wobei die/genannten logischen Schaltmittel· ein zweites A logisches Ausgangssignal· an den zweiten Ausgang liefern, wenn. eines der genannten zweiten binären Konditionier-Eingangssignale seinen binären "O"-Zustand hat und am genannten ersten Eingang aniiegt und der genannte zweite Eingang mit dem vorgenannten dritten Torsteuersignal beaufschlagt ist; und daß die Treiber-Schaltumgsanordnung eimen Haitekreis mit mit dem ersten bzw.. zweiten Ausgang der zweiten logischen Schal.tmittel· gekoppelten ersten und zweiten Eingangskopp-Immgsmitteln aufweist sowi-ie dazugehörige vorbestimmte Ausgangsstufen, wobei der Haitekreis an der Ausgangsstufe ein binäres Haitekreis-AiäiSgangssignal· mit einem vorbestimmten ersten und zweiten binären Zustand liefert, wobei das binäre ^ Haltekreis-Ausgangssignal· al·s Antwort auf das erste bzw. 'zweite io/gische Signal· seinen ersten bzw. zweiten binären Zustand hat? und daß: die Treibe^chaitungsanordnung Ausgaiagstreiber stuf en aufweist mit vorbestimmten sel·ektiven Schaitmittein, einem ersten Transistor eimer bestimmten leitfähigkeit, einem aus einem zweiten und dritten Transistor ■bestehenden Paar vom Transistoren, weiche in vorbestimmter Weise kompiemenitäir symmetrisch angeordnet simcl, wobei jeder der Transistoren einen Eingang, einen Ausgang mn.d eine gemeinsame Elektrode aufweist raid wobei die Eingangseiektrode des ersten Transistors m±t der genannten Ausgangsstufe und die Atasgangeelektrode desselben mit den jeweiiigen SteuereielctrodeiL des same item mud dritten Transistors gekoppeit ist0.0 9 8 36/ 1460BAD ORIGINALID 2595 - ^ *und die gemeinsame Elektrode des ersten Transistors mit den Schaltmitteln verbunden ist zur selektiven Verbindung' des ersten Transistors und der genannten Schaltstufe mit einem Erdbezugsniveau oder mit einer vorbestimmten ersten unipolaren Spannungsquelle, wobei die gemeinsamen Elektroden des ersten undi zweiten Transistors mit dem Ausgang der Treiber-Schaltungsanordnung verbunden sind und wobei der erste und zweite Transistor vom gleichem. Leitfähigkeitstyp sind und ihre jeweiligen Ausgangselektro&en von einer vorbestimmten unipolaren zweiten. Sp annmngs quelle vorgespannt sind und wobei die Ausgangselektrode des dritten Transistors mit den selektiven Schaltmitteln gekoppelt ist, wobei die andere Klemme der zweiten unipolaren Energiequelle den Haltekreis vorspannt sowie erste und zweite obere und untere, zwei Zustände aufweisende einstellbare Klemmstufen zur Einstellung des oberen bzw. unteren Kiveaus des ersten Attsgangssignals am Ausgang der Treiberschaltung, wobei die Treiber-Schalturngsanordnung dem genannten· Ausgang vorbestimmte unipolare Ausgangssignale zuführt, wenn der genannte Schalter die ErdbezTHigsniveau-StellTung hat, und die Treiber-Schaltumgsanord— nung das genannte erste Aus gangs signal mit zumindest einem Miveau entgegengesetzter Polarität liefert, wenn der genannte Schalter die unipolare Beziigsniveau-Stellung einnimmt5 und daß das erste und zweite Kopplungsmittel eilten ersten bzw. zweiten Schutztransforeator aufweisen zur Trennung des Haltekreisea und der Treiberstufen von der genannten «weiten logischen Schaltiang.1Ό. Treiber-Schaltungsanordnung, welche an ihren Ausgangsklemmen ein erstes binäres Ausgangssignal liefert mit variablen wählbaren vorbestimmten SignalamplitTtdencharakteristiken als Antwort auf ein zweites binäres Eingangssignal mit vorbestimmten festen Signalamplitudencharakteristiken, dadurch gekennzeichnet, &a£ eine .logische Schaltung vorgesehen ist mit einem ersten Konditioniersignal··ingang, einem zweiten TorSteuersignaleingangBAD ORIGINAL 009836/U60IB 2595' - : _ ^ -. ·' ■und einem ersten und. einem zweiten Ausgang, wobei die logische Schaltung ein zweites Aus gangs signal am ersten Amsgaiig liefert, wenn das zweite "binäre Eingangssignal seinen "binären "L"-Zustand hat. urndi am ersten Eingang anliegt und ein voiirbestimmtes Torsteuersignal an den zweiten Eingang angelegt ist·, und wobei die logische Schaltung ein drittes Ausgangs signal an. den zweiten. Ausgang liefert, wenn das zweite binäre Eingangssignal seinen b:inären"O"-Zustand hat und am ersten Eingang anliegt und das vorgenannte Torsteuersignal am. zweiten Eingang angelegt ist; daß ein Haltekreis vorgesehen ist mit ersten und zweiten Eingangskopplumgsmiirfceln,· die mit. dem ersten Tazwv zweiten Ausgang ge- ' A koppelt sind, und mit einer dazugehörigen vorbestimmten Ausgangsstufe, wobei der Haltekreis an der Ausgangsstufe ein viertes binäres Ausgangs signal mit vorbestimmtem ersten wlü. zweiten "binären Zustand liefert, wobei "dieses vierte Signal infolge des genannten zweiten bzw. dritten Signals seinen ersten lazw. zweiten Zustand hat, xind daß eine Ausgangstreiberstufe vorgesehen ist mit einem in vorbestimmter Weise selektiven Schalter mit eimern, ersten Transistor "bestimmter Leitfähigkeit, mit einem aus einem zweiten und dritten Transistor bestehenden Paar von Transistoren, die in vorbestimmter komplementärer Symmetrie angeordnet sind, wobei jeder der Transistoren eine Eingangs-, eine Ausgangs- bzw.. eine gemeinsame Elektrode hat und wofeei die Eingangselektro- 1^! de, des ersten Transistors mit der genannten Ausgangsstufe und die Ausgangselektrode desselben mit den jeweiligen Steuerelektroden des zweiten und dritten Transistors gekoppelt ist und die gemeinsame Elektrode des ersten Transistors mit dem Schalter verbunden ist zur wahlweisen Verbindung des ersten Transistors und der Ausgangsstufe mit einem Erdbezugsniveau oder mit einer vorbestimmten ersten unipolaren ' Spannungsquelle, wobei die jeweiligen gemeinsamem Elektroden des zweiten und dritten Transistors mit der AuLSgangsklemme der Treiber-Schaltungsanordnung verbunden sind und der erste und zweite Transistor vom gleichen Leitfähigkeitstyp sind und ihre entsprechenden Ausgangselektroden von einer vorbe-009836/U60 . ■BAD ORIGINALID 2595 -SL-Ι* stimmten unipolaren zweiten Spannungsquelle vorgespannt sind ;~ und wobei die Ausgangselektrode des dritten Transistors mit dem selektiven Schalter gekoppelt ist und die andere Klemme der zweiten unipolaren Energiequelle den Haltekreis vor-L spannt,und mit einer ersten bzw. zweiten oberen bzw. unteren, zwei Zustande aufweisenden einstellbaren Klemmstufe zur Einstellung des oberen bzw. unteren Hiveaus des ersten Ausgangs-F signals an der Klemme der Treiberschaltung, wobei die Treiber-Schaltungsanordnung vorbestimmte unipolare Ausgangssignale an die Klemme liefert, wenn der Schalter die Erd- ^ bezugsniveau—Stellung hat und die Treiber-Sehaltungsanord- ^ nung mindestens das erste Aus gangs signal mit mindestenseinem Niveau entgegengesetzter Polarität liefert, wenn der Schalter die unipolare Bezugsniveau-Stellung hat, und daß das erste und zweite Kopplungsmittel einen ersten Izw. zweiten Schutz tr ans format or aufweist srur Trennung des Haltekreises und der Treiberstufe von der genannten logi-ί sehen Schaltung.11. Treiber-Schaltungsanordnung nach Anspruch 10, d a : durch gekennzeichnet, daß der vorbe-Btimmte Ausgangskreis des Haltekreises eine Inverterstufe aufweist.12 * Prüfsystem zur Prüfung der binären Amplituden- -mad Anspreehzeiteharakteristiken logischer Schaltungen, wobei diese logischen Schaltungen zumindest einen Eingang und zumindest einen Ausgang aufweisen, dadurch gekennzeichnet , daß das Prüfsystem eine Yielaahl von Treiberstufen aufweist mit jeweiligen ersten Ausgängen «ur Lieferung von binäien ersten Kondietioniersignalen mit einstellbaren variablen Signalcharakteristiken, wobei vorbestimmte Eingänge der logischen Schaltung mit vorbestimmten dear ersten Ausgänge gekoppelt sind und wobei jede der Treiberstufen einen ersten Konditioniersignaleingang und einenzweiten Torsteuereingang aufweist;0 0 9 8 3 6 / U 6 0 BAD ORIGINALID 2595 - *β - .daß. das Prüfsystem eine Vielzahl von Ausgangskanälen aufweist, deren Jeweilige, dritte Eingänge mit sich, gegenseitigausschließenden vorbestimmten Ausgängen der logischen Schaltung gekoppelt sind, wobei jeder der Ausgangskanäle einen vierten Signaleingang, einen fünften und sechsten Torsteuereiaigang und einen zweiten Ausgang aufweist? daß das Prüf system einem Signalgenerator aufweist mit eimer Vielzahl dritter, vierter, fünfter, sechster und siebenter Ausgänge, wobei die dritten Ausgänge mit vorbestimmten, der ersten . Eingänge jedes der Kanäle gekoppelt sind md der vierte Ausgang mit dem vierten Eingang jedes der Kanäle gekoppelt ist und der fünfte und sechste Ausgang mit J dem fünften bzw. sechsten. Eingang jedes der Kanäle geko/p- ■ pelt ist und wobei der Signalgenerator an den dritten Ausgängen zweite binäre Eingangs-Konditioniersignale mit festen Signalcharakteristiken liefert sowie am vierten Ausgang ein drittes binäres Eingangs-Konditioniersignal. liefert und am fünften, sechsten bzw. siebenten Ausgang in einem vorbestimmten synchronisierten Verhältnis vierte, fünfte und sechste Torsteuersignale liefert; daß jede der Treiberstufen als Antwort auf einen vorbestimmten der binären Zustände eines zweiten Signals, das an ihrem jeweiligen ersten Eingang anliegt, einen vorbestimmten der binären Zustände des genannten ersten Signals an den jeweiligen ersten Ausgang liefert, wenn das vierte Torsteuer- -i signal an ihrem zweiten Eingang, anliegt; daß jede der Treiberstufen als Antwort auf den anderen binären Zustand eines zweiten Signals, das an ihrem jeweiligen ersten Eingang anliegt, den anderen binären Zustand des genannten ersten Signals an den jeweiligen ersten Ausgang liefert, wenn das vierte Torsteuersignal am zweiten Eingang anliegt; daß das dritte ,binäre Eingangs-Koaaditioniersignal für mindestens einen Satz von ersten Eingangssignalen einen ersten binären Zustand und für mindestens einen anderen Satz erster Eingangssignale einen zweiten binären Zustand hat; und daß jeder der genannten Kanäle; am seinen jeweiligen zweiten Ausgang ein siebtes bzw. achtes binäres Testausgangssignal lie-009836/14 60ID 2595fert, woTaei diese Signale die Ansprechzeit char akt er iaiik bzw. die Amplitudencharakteristik des Ausgangs signals an dem jeweiligen Ausgang der logischen Schaltung, welcher mit dem dritten Eingang des Jeweiligen· Kanals gekoppelt ist, anzeigen, und wobei das siebte Prüfsignal von dem jewelligen Kanal geliefert wird, während der sechste Eingang ! des genannten Kanals mit dem genannten fünften Signal beaufschlagt wird als Antwort auf das tatsächliche Signalniveau des jeweiligen Ausgangssignals der logischen Schaltung, welches am dritten Eingang des genannten Kanals vorhanden ist, und wobei das achte Signal von dem jeweiligen ^ Kanal geliefert wird, während der siebte Eingang des ge- W nannten Kanals mit dem sechsten Signal beaufschlagt wird als Antwort auf das tatsächliche Signalndveau des jeweiligen Ausgangssignals der logischen Schaltung, welches am dritten Eingang des genannten Kanals vorhanden ist, und des am vierten Eingang vorhandenen dritten Signals, wobei zumindest das achte Testausgangssignal einen vorbestimmten binären Zustand hat, der dem binären Zustand des dritten Signals entspricht, wenn das tatsächliche Niveau des Ausgangssignals der logischen Schaltung den korrekten binären Zustand hat, der dem jeweiligen Satz -von ersten EingangsSignalen zugeordnet ist, und einen dem binären Zustand des dritten Signals entgegengesetz-ten binären Zustand hat, wenn das tat-P> sächliche Kiveau des Ausgangssignals der logischen Schaltung in bezug auf den jeweiligen Satz von ersten Eingangssignalen einen falschen Zustand hat.13* Prüfsystem nach Anspruch 12, dadurch gekennzeichnet , daß Mittel für die Korrelation des siebten und achten Prüfsignals vorgesehen sind, wobei diese Korrelationsmittel für jedes Ausgangssignal der logischen Schaltung mindestens bestimmen, daß das jeweilige Ausgangssignal während des Anlegens des genannten sechsten Signals die richtige Amplitudencharakteristik hat und aufrechterhält und daß.daß das jeweilige Amsgangssignal auf den jeweiligen Sata von ersten EingangsSignalen innerhalb ·009836/ UBO BAO ORIGINAL112595 "β"·"' 200702Bder Ansprechzeit anspricht, welche der vorgenannten vorbestimmten An Sprechzeit Charakteristik zugeordnet ist, wenn das jeweilige Ausgangssignal beide Ohar akter ist iken aufweist . .14; Prüf system nach Anspruch 12, dadurch g e ~ k e η η ζ e i c h η e t: , daß Mittel zur Korrelation des siebten, und achten Prüfsignals vorgesehen sind, wobei diese Korrelat ionsmittel für jedes' Ausgangssignal der logischen Schaltung bestimmen, daß: das jeweilige Ausgangs signal die; korrekte Amplitudencharakteristik hat bzw.. nicht hat oder aufrechterhält, wenn das jeweilige Alis gangs signal diese MAmplitudencharakteristik während des Aalegens des genannten sechsten Signals hat; "bzw. nicht hat oder aufrechterhält, und wobei die. Korrelationsmittel weiter bestimmen, daß das jeweilige Ausgangssignal auf den jeweiligen Satz von ersten Eingangs Signalen innerhalb der Ansprechzeit anspricht, welche der vorbestimmten Ansprechzeit Charakteristik zugeordnet ist, wenn das jeweilige Ausgangssignal diese Amplitudeücharakteristik während des Anlegens des sechsten Signals hat und aufrechterhält und auf den jeweiligen Satz von ersten Eingangssignalen innerhalb; der der Ansprechzeit- charakteristik zugeordneten Ansprechzeit anspricht bzw. nicht anspricht.15 * Prüf syst em nach Anspruch 13, d a d Xk r.c h g; e k e η η ε e i c h n. e t. , daß die Korrelationsmittel einen Computer· aufweisen., -wobei dieser Computer als ein Element des genannten Signalgenerators enthalten ist zur Lieferung von mindestens dem zweiten, dritten und vierten Signalen.16. Prüf sy stern nach Anspruch 14, dadurch gek-e η η » e i c h η e t , daß die Korrelationsmittel einen Computer aufweisen, wobei dieser Computer ein Element des Signalgenerators bildet zur Lieferung von mindestens den zweiten, dritten mud vierten Signalen.009838/U60ι *° ■Lee rs e ι te
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US79984169A | 1969-02-17 | 1969-02-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2007025A1 true DE2007025A1 (de) | 1970-09-03 |
Family
ID=25176902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702007025 Pending DE2007025A1 (de) | 1969-02-17 | 1970-02-16 | Prüfsystem für logische Schaltungsanordnungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3541441A (de) |
JP (1) | JPS4843059B1 (de) |
DE (1) | DE2007025A1 (de) |
FR (1) | FR2033863A5 (de) |
GB (1) | GB1282228A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0171322A1 (de) * | 1984-07-19 | 1986-02-12 | Schlumberger Technologies, Inc. | Elektrisches Gerät oder Schaltkreis-Testmethode und Apparatur |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3655959A (en) * | 1970-08-17 | 1972-04-11 | Computer Test Corp | Magnetic memory element testing system and method |
US3718910A (en) * | 1970-09-30 | 1973-02-27 | Ibm | Time coherent sampling system for eliminating the effects of test system jitter and providing a simplified single transient threshold test |
GB1379588A (en) * | 1971-12-01 | 1975-01-02 | Int Computers Ltd | Systems for testing electrical devices |
US3826909A (en) * | 1973-03-29 | 1974-07-30 | Ncr | Dynamic comparison tester for go-no-go testing of digital circuit packages in normal environment |
US3931506A (en) * | 1974-12-30 | 1976-01-06 | Zehntel, Inc. | Programmable tester |
US4122995A (en) * | 1977-08-02 | 1978-10-31 | Burroughs Corporation | Asynchronous digital circuit testing system |
US4216539A (en) * | 1978-05-05 | 1980-08-05 | Zehntel, Inc. | In-circuit digital tester |
USRE31828E (en) * | 1978-05-05 | 1985-02-05 | Zehntel, Inc. | In-circuit digital tester |
IT1140156B (it) * | 1981-12-15 | 1986-09-24 | Honeywell Inf Systems | Apparato di verifica della immunita' ai disturbi dinamici di circuiti integrati digitali |
US4604531A (en) * | 1983-07-25 | 1986-08-05 | International Business Machines Corporation | Imbalance circuits for DC testing |
JPH0760400B2 (ja) * | 1986-01-07 | 1995-06-28 | 株式会社日立製作所 | 論理回路の診断方法 |
JP2604606B2 (ja) * | 1987-11-24 | 1997-04-30 | 株式会社アドバンテスト | 回路試験装置 |
US8037371B1 (en) | 2007-05-14 | 2011-10-11 | National Semiconductor Corporation | Apparatus and method for testing high-speed serial transmitters and other devices |
US7809517B1 (en) * | 2007-09-07 | 2010-10-05 | National Semiconductor Corporation | Apparatus and method for measuring phase noise/jitter in devices under test |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1361874A (fr) * | 1962-12-07 | 1964-05-29 | Appareil d'essai automatique de sous-ensembles de circuits logiques pour machines àcalculer électroniques numériques |
-
1969
- 1969-02-17 US US799841A patent/US3541441A/en not_active Expired - Lifetime
-
1970
- 1970-02-03 FR FR7003617A patent/FR2033863A5/fr not_active Expired
- 1970-02-05 GB GB5557/70A patent/GB1282228A/en not_active Expired
- 1970-02-16 DE DE19702007025 patent/DE2007025A1/de active Pending
- 1970-02-17 JP JP45013187A patent/JPS4843059B1/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0171322A1 (de) * | 1984-07-19 | 1986-02-12 | Schlumberger Technologies, Inc. | Elektrisches Gerät oder Schaltkreis-Testmethode und Apparatur |
Also Published As
Publication number | Publication date |
---|---|
GB1282228A (en) | 1972-07-19 |
JPS4843059B1 (de) | 1973-12-17 |
FR2033863A5 (de) | 1970-12-04 |
US3541441A (en) | 1970-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2007025A1 (de) | Prüfsystem für logische Schaltungsanordnungen | |
DE1045450B (de) | Verschiebespeicher mit Transistoren | |
DE3100410A1 (de) | Verstaerker mit offset-spannungskompensation | |
DE2335785A1 (de) | Schaltungsanordnung zum pruefen einer matrixverdrahtung | |
DE1159188B (de) | Schaltungsanordnung zur Synchronisierung einzelner Impulse | |
DE949492C (de) | Schaltungsanordnung zur Steuerung von aus elektrischen Ventilen bestehenden Koinzidenz-Durchflassschaltungen | |
DE1922761A1 (de) | Kondensatorspeicher | |
DE2055775A1 (de) | Pulsbreiten Demodulator | |
DE1100694B (de) | Bistabile Kippschaltung | |
DE2221717A1 (de) | Teilnehmerschaltung | |
DE1044465B (de) | Schieberegister mit einer Kette von Triggerkreisen | |
EP0007677B1 (de) | Schaltungsanordnung zur Ueberwachung des Verlaufs der Potentiale auf mehreren Leitungen | |
DE3014529C2 (de) | ||
EP3652860B1 (de) | Pegelwandler und ein verfahren zum wandeln von pegelwerten in fahrzeugsteuergeräten | |
DE1271178C2 (de) | Schaltungsanordnung eines asymetrischen, bistabilen, elektronischen speicherelements | |
DE1173542B (de) | Schaltungsanordnung zum Bestimmen des freien oder besetzten Zustandes der Verbindungen eines Schaltnetzwerkes fuer Fernmelde-, insbesondere Fernsprech-vermittlungsanlagen | |
DE2904229A1 (de) | Impulserzeugerschaltung | |
DE1237628B (de) | Elektronische Auswahlschaltung | |
DE1083074B (de) | Kombinierte UND-Torschaltung | |
DE2002578A1 (de) | Multistabile Schaltung | |
DE2401122C2 (de) | Verfahren zum Betrieb eines integrierten Speicherbausteins und Speicherbaustein dafür | |
DE1199026B (de) | Datenverarbeitungsanlage | |
DE1932511A1 (de) | Transformatorloser Steuerstromkreis fuer elektronische Schalter | |
DE2233160C3 (de) | Koppelanordnung für eine Vermittlungsstelle | |
DE2014443C3 (de) | Verknüpfungsschaltung zur Durch führung eines Verfahrens zur storungssicheren Impulsübertragung |