DE2430784B2 - Bipolarer halbleiterspeicher - Google Patents

Description

,eder B

imlade.ansi_s,oren M und der ihn«, W ,en Wor,lei,ung ,WU) ein B^^rsund m Informa

aul

schalungen zum Auswählen eines Speicherwories auigrund von Adreßsignalen. wobei vor allem auch ,n der Auswahlschaltung für die Wortauswahl, dem Zeilendecoder, jede Zeile der Speichermatrix an einen

ah Emitterfolger ausgebildeten Ausgangsschalter an -e-HalbLterspeicher werden m modernen

45 ^ _{ErRnd g b}e_Zieht s.ch _bipuiare Halbleiterspe.cher der vorge- ^_{6n Sp}ei_cherformen Ce in ihren g Emitterfolger als Ausgangsschal^g _{das hei}ßt z.B. ^f der sogenannten

r=^ieS;

_Wahlfre,em Zugriff, deren Inhalt sich vom Programm her ändern läßt, oder als Festwertspeicher realisiert in denen der einmal gegebene Speichennhalt nicht mehr verändert werden muß. sondern immer wieder η der gleichen Weise abgefragt w.rd. Be, Festwertspeichern Lf Halbleiterbasis unterscheidet man nun genaue rwischen dem herkömmlichen Festwerispeiche be dem der von einem Kunden gewünschte SpeicJermhaU bereits in der Fabrikation beim Hersteller festgelegt wird, und dem sogenannten programmierbaren Fe wertspeicher, bei dem der Anwender den Speicherinhalt nach seinen eigenen Erfordernissen in einem einmahgen

Vorgang in gewünschter Weise selbst programmie. en

kann. ._u . _... _ _B

Obwohl sich alle diese Spe|chertypen ,m Dttt.1. z_; J

allein schon in der Ausb.ldung der Speicherzelle

unterscheiden, haben sie bekanntlich einen gemeinsa-

55

w,rd jedoch bere Zugriffszeit

^ denen e^ ^ ^ ^ ^^ ,_fsspe

werden soll. g _{wie Zwischenspeic}h_er und

eheτ in /:e' _{deren Zugri}ffsze.t die Lei-

MikroProgra P _Zentra,_einhei, einer datenverar- ^«^ηι%_{β weS}entlich mitbestimmt. Em.tterfoliusgangsschalter in Auswahlschaltungen sind g^ _a3_ef_anderen Schaltkre.stechniken möglich, jedoch auc _{desha)b hier nur a},_{s e)n} ^

die t^ Schaltkreistechnik genannt, in der

Beisp«Mu, _{verwendet werden}.

^E™?^ _a,_{s Ausga}ngsschalter von Auswahl- ^^ £. _Lese._Scnreib._Sp_eichern mit Integrationsgrad. z.B. bei Speicherbausteinen J ^ ßi Spdeherkapazität bekannt. Zusammen mit mu α ν _ngsmaßnahmen ermöglichen d.ese de

j;J^ereJ_ugX_eit ^g _{bei den beka}nnten Speicherbausteinen^WeiterentwicklungdieserbekanntenSpeiche,

z. zi es

bausteine zu solchen mit höherem Integrationsgrad, z. B. einem Speicherbaustein mit 1024 Bit Speicherkapazität wird aber gerade durch diese Schalter erschwert, es sei denn, man nähme, gemessen an den bekannten Speicherbausteinen mittleren Integrationsgrades, unverhältnismäßig hohe Zugriffszeiten in Kauf.

Dieser scheinbare Widerspruch ist folgendermaßen erklärbar: Jeder Emitterfolger im Zeilendecodsr ist mit seinem Emitter jeweils an eine der Zeilen- oder Wortleitungen der Speichermatrix einerseits und an den Kollektor eines zusammen mit einem Emitterwiderstand je eine Konstantstromquelle bildenden Transistors angeschlossen. Bei der »1 aus n«-Auswahl in dem Decoder wird jeweils einer seiner Ausgänge, d. h. einer der Emitterfolger ausgewählt Der betreffende Emitter t₅ liegt dann auf hohem Potential (Η-Pegel). Alle an einer Zeilenleitung angeschlossenen Speicherzellen weisen nun aber Schaltkapazitäten auf, die s\A summieren und bei einem höheren Integrationsgrad des Speicherbausteins zu einer spürbaren kapazitiven Last an der Zeilenleitung führen. Das bedeutet also, bei jedem Zustandswechsel ausgewählter Emitterfolger müssen Kapazitäten umgeladen werden, deren Ladungsmenge mit wachsendem Integrationsgrad steigt. Dabei erfordern besonders Pegelwechsel vom hohen auf niedrigstes Potential (L-Pegel) größere Umladeströme zum Erreichen von steilen Schaltflanken am Emitterfolger, die für eine kurze Zugriffszeit zum Speicherbaustein notwendig sind.

Je geringer der Integrationsgrad ist, um so weniger macht sich dieser Effekt bemerkbar. Die kapazitive Belastung ist gering und zugleich die zulässige Leistungsaufnahme noch nicht so kritisch, d. h. bei einer festliegenden Verlustleistung des Speicherbausteins ist die zulässige Verlustleistung pro Bit bei niedrigem Integrationsgrad höher. Mit wachsendem Integrationsgrad nehmen die Schaltkapazitäten zu und erfordern größere Umladeströme. Zugleich werden aber auch die Anforderungen an die Begrenzung der Verlustleistung pro Bit im Speicherbaustein insgesamt schärfer, so daß sich hier zwei einander widersprechende Forderungen gegenüberstehen.

Nun sind Emitterfolger und ihre Eigenschaften, d. h. auch ihr Verhalten bei kapazitiver Last, seit langem z. B. aus »Proceedings of the IRE 1958«, Seite 1240 ff oder auch aus den darauf beruhenden Ausführungen in S ρ e i s e r : »Impulsschaltungen« 1963, Seite 88 ff bekannt. Neben der Erläuterung der Ursachen für die Unsymmetrie in der Schnelligkeit der beiden Schaltflanken beim Umschalten von L- ajf Η-Pegel bzw. umgekehrt wird dort als Abhilfe dafür ein Emitterfolger mit einer Kombination zweier Transistoren verschiedener Leitfähigkeitstypen vorgeschlagen. Beide Transistoren werden gemeinsam über die parallel geschalteten Basiseingänge gesteuert. Die beiden Emitter liegen gemeinsam am Ausgang des Schalters. Diese Schaltmaßnahme bleibt im vorliegenden Anwendungsfall unbefriedigend. Sie ist schon von den dabei erforderlichen Signalpegeln ner nicht allgemein bei verschiedenen Schaltkreistechniken anwendbar, da sie einen zu großen Spannungshub benötigt. Zum anderen beruht ihre Wirksamkeit darauf, daß komplementäre Transistoren mit annähernd gleichen statischen und dynamischen Kennlinien verwendet werden. Derartige Transistoren sind aber bei integrierten Schaltungen mit den geforderten engen Toleranzen nur sehr schwer zu verwirklichen.

Der Erfindung liegt daher die Aufgabe zugrunde, einen bipolaren Halbleitei-speicher der eingangs genannten Art zu schaffen, bei dem die bekannte negative Eigenschaft des Emitterfolgers im Impulsverhalten bei kapazitiver Last mit Maßnahmen beseitigt wird, die es gestatten, mit Transistoren ein und desselben Leitfähigkeitstyps die kapazitiven Lasten schnell und doch stromsparend umzuladen. Damit muß es dann möglich sein, solche bipolaren Halbleiterspeicher mit höherem Integrationsgrad als bisher und mit angemessener Zugriffszeit bei niedriger Verlustleistung herzustellen.

Die Lösung dieser Aufgabe kann nun davon ausgehen, daß ausgewählte Emitterfolger jederzeit ausreichend Emitterstrom führen und damit am Ausgang niederohmig bleiben. Trotz kapazitiver Last am Ausgang darf bei einem schnellen Wechsel von hohem auf niedriges Potential an der Basis eines Emitterfolgers nicht der Fall eintreten, daß der gesamte, am Ausgang zur Verfügung stehende Wortleitungsstrom vollständig zur Umladung der kapazitiven Last benutzt wird, dieser Ausgang daher stromlos erscheint und der Emitterfolger hochohmig wird, d.h. die Schahflanke am Emitter der ansteuernden Flanke an der Basis nicht folgt Anders ausgedrückt, die Schaltungsanordnung muß derart ausgelegt sein, daß am Ausgang des Emitterfolgers in jeder Phase der negativen Schaltflanke ein Mindeststrom fließt so daß die Basis-Emitter-Strecke des Emitterfolgers niederohmig bleibt und sich die Ansteuerflanke an der Basis sehr schnell am Emitter abbildet.

Für den Grenzfall, daß dieser Mindeststrom gerade zu Null wird, ist die Zeitdauer für den Umladevorgang proportional dem Quotienten aus dem Kapazitätsbetrag und dem Umladestrom. Deshalb wäre es am einfachsten, den Umladestrom hinreichend zu erhöhen. Bei integrierten Schaltungsanordnungen mit den heute geforderten Packungsdichten sind aber derartigen Möglichkeiten Grenzen gesetzt weil die dabei auftretende Verlustleistung zu hoch wird.

Die Lösung der oben bezeichneten Aufgabe besteht erfindungsgemäß darin, daß an die Speichermatrix eine zusätzliche Umladeschaltung angeschlossen ist, in der jede Wortleitung der Speichermatrix über ein Koppelelement parallel an einen gemeinsamen Konstantstromgenerator angeschlossen ist das derart ausgebildet ist, daß nur der eine ausgewählte Emitterfolger an seinem Ausgang mit dem Konstantstromgenerator leitend verbunden ist.

Beim Wechsel des Schaltzustandes des ausgewählten Emitterfolgers steht daher an seinem Ausgang für die Umladung der kapazitiven Last noch zusätzlich der Strom des Konstantstromgenerators der Umladeschaltung zur Verfügung. Da diese zentrale Konstantstromquelle nur einmal für eine Vielzahl von Emitterfolgern gemeinsam vorgesehen ist, ist sie stromsparender als alle denkbaren oder bekannten dezentral ausgebildeten Lösungen und kann daher auch trotz einer gewünschten niedrigen Verlustleistung des Speicherbausteines für einen ausreichend hohen Strom dimensioniert werden. So ist es möglich, mit einer im Rahmen der Herstellung integrierter Bausteine einfachen Maßnahme das dargestellte Problem auf elegante Weise iu lösen. Damit lassen sich die für die Ansteuerung einer Vielzahl von Speicherplätzen gewünschten steilen Impulsflanken bei niedriger Verlustleistung mit Hilfe von Emitterfolgern erreichen, d. h. kurze Zugriffszeiten auch bei Speicherbausteinen größerer Kapazität realisieren. Vorteilhafte Weiterbildungen der Erfindung sind in Unteransprüchen gekennzeichnet und werden mit ihren Eigenschaf-

ten im Rahmen der nachfolgenden Erläuterung von Ausführungsbeispielen näher beschrieben.

Zur näheren Erläuterung der Erfindung wird auf die Zeichnung Bezug genommen. Dabei zeigt:

F i g. 1 einen Schaltungsausschnitt aus einem erfindungsgemäß ausgebildeten Speicherbaustein mit einer zwischen dem Zeilendecoder und der Speichermatrix angeordneten Umladeschaltung,

F i g. 2 ein Impulsdiagramm zur prinzipiellen Erläuterung des Umschaltverhaltens eines Emitterfolgers am Ausgang des Zeilendecoders, wenn diesem eine Umladeschaltung zugeordnet ist und

F i g. 3 ein weiteres Impulsdiagramm zur Erläuterung der Funktion der in F i g. 2 dargestellten verbesserten Ausführung einer Umladeschaltung.

Da bipolare Speicherbausteine bereits als allgemein bekannt vorausgesetzt werden dürften, erscheint es hier nicht mehr notwendig, den Aufbau und die Funktion ihrer wesentlichen Teile noch eingehender, als bereits vorstehend geschehen, zu erläutern. Die Darstellung in F i g. 1 der Zeichnung beschränkt sich daher auf einen Ausschnitt aus der Schaltung eines Speicherbausteins, um zugleich das Wesen der Erfindung besser herauszustellen.

F i g. 1 enthält nur Details einer zusätzlichen Umladeschaltung US. die zwischen einem Zeilendecoder ZD und einer Speichermatrix M angeordnet ist. Die beiden herkömmlichen Teile des Speicherbausteines sind nur insoweit detailliert dargestellt, als es zum Verständnis der Erfindung notwendig ist. In den Zeilendecoder ZD sind deshalb nur als Emitterfolger TDi ausgebildete Ausgangsschalter eingezeichnet die mit ihrem Emitterausgang jeweils an einer von η Wortleitungen IVL; in Zeilenrichtung angeschlossen sind. Nicht mehr dargestellt ist im Zeilendecoder ZD, wie aus q Adreßsignalen A i bis Aq eines von π Auswahlsignalen abgeleitet wird, mit dem jeweils die Basis eines Emitterfolger* TDi angesteuert wird. In der Zeichnung ist dazu nur angedeutet daß durch q Adreßsignale eindeutig eine bestimmte der η Wortleitungen festgelegt ist wobei die Beziehung π = 2i gelten soll.

Neben einer Wortleitung WLi ist an den Emitter jedes Emitterfolgers TDi eine eigene Konstantstromquelle angeschlossen, die wie hier ausgeführt in bekannter Weise jeweils aus einem weiteren Transistor TSi und einem jeweils an einer Betriebsspannung V liegenden Emitterwiderstand Rs gebildet wird.

Im rechten Teil von F i g. 1 ist ein Ausschnitt aus der Speichermatrix M dargestellt Entsprechend den η Ausgängen des Zeilendecoders ZD hat diese Matrix π Wortleitungen WLL in dem Schaltungsausschnitt ist hier schematisch nur die erste Spalte der Speicherntatm mit einer Spalten- oder Bitleitung Bi und einer ersten. Ate» bzw. η-ten Speicherzelle SZU. SZX/bzw. SZIe angegeben. Die Speicherzenen können in einer der bekannten Formen, dem Verwendungszweck des Speichers angepaßt ausgebildet sein und sind außerdem an die zugeordnete Wortleitung MLiangeschlossen.

Rein schematised ist in F i g. t noch angegeben, daß die Brtleitung B1 einen Bitieitungsstrom Ib führt der von einer nicht mehr dargestellten, an die Bitleitung angeschlossenen Stromquelle erzeugt wird. Um anzudeuten, daß die an den Wortleitungen WLi liegenden Speicherzellen insgesamt eine Last mit kapazitiver Komponente darstellen, ist ebenso schematisch noch jeweils eine an die Wortleitungen angeschlossene Kapazität Ci in gestrichelten Linien dargestellt

Die zwischen dem Zeilendecoder ZD und der Speichermatrix M angeordnete zusätzliche Umladeschaltung US enthält jede'r Wortleitung WLi zugeordnet ein Koppelelement, das von einem der Umladetransistoren Tui gebildet wird. Deren Basis und Kollektor sind jeweils an die zugeordnete Wortleitung WLi angeschlossen. In diesem Ausführungsbeispiel sind außerdem an die zugeordnete Wortleitung VVL/ angeschlossene Basiswiderstände Rbi der Umladetransistoren Tui angegeben, deren Funktion später noch

ίο erläutert wird. Die Emitter aller Umladetransistoren Tui liegen gemeinsam an einer zentralen Konstantstromquelle, die von einem weiteren Transistor Tus und dessen Emitterwiderstand Rus gebildet wird. Analog den Stromquellen im Zeilendecoder ZD liegt der Emitterwiderstand dieser Stromquelle an dem Betriebspotential V.

Die Funktion der Umladeschaltung sei nun im folgenden anhand von F i g. 2 und 3 erläutert. In den dort dargestellten Diagrammen ist als Ordinate der relative Ausgangspegel u[%] am Ausgang eines ausgewählten Emitterfolgers über der Zeit / als Abszisse aufgetragen. Im Bereich des 50%-Wertes des Ausgangspegels ist ein mit UB bezeichneter sogenannter Bewertungsbereich angegeben, in dem eine Folgeschaltung, z. B. ein

Leseverstärker eine positive bzw. negative Änderung des Schaltzustandes am Emitter bewertet. Die oberhalb und unterhalb dieses Bewertungsbereiches liegenden Ausgangspegel sind daher als H- bzw. L-Potentiale anzusehen. Die Endwerte o=0% und n= 100%, die den Schaltzuständen LOG »0« bzw. LOG »1« des Emitterfolgers entsprechen, ergeben daher nur noch einen notwendigen Störspannungsabstand.

Um das Prinzip darzustellen, sollen zunächst die Widerstände Rbi vernachlässigt werden, d. h. zunächst

wird angenommen, die Umladetransistoren Tw seien wie mit ihrem Kollektor auch mit ihrer Basis direkt an die zugeordnete Wortleitung WLi angeschlossen. Der zentrale Konstantstromgenerator Tus. Rus in der Umladeschaltung US liefert einen Konstantstrom IuI.

uie Ausgänge des Zeilendecoders ZD treiben als Vorlast die Ströme lsi. Nimmt man weiterhin an, die erste Wortleitung WL1 sei ausgewählt dann liegt der Emitter des Emitterfolgers TD1 auf hohem Potential u = 100%. Das entspricht dem Zustand LOG »1«: Der

Transistor enthält zusätzlich den Strom IuI der Umladeschaltung US. da der Umladetransistor Tu 1 ein höheres Basispotential als alle anderen Umladelransistoren aufweist Wechselt die Auswahl von diesem Emitterfolger TDi beispielsweise auf den n-ten

se Emitterfolger, so muß die der ersten Wortleitung WL1 zugeordnete Kapazität C1 von hohem (H) auf niedriges Potential (L) umgeladen werden.

In Fig. 3 ist mit a die um seine Basis-Emitter-Spanlamg UBE abgesenkte Ansteuerflanke an der Bash emes aasgewählten Emitterfolgers TD i bezeichnet Mil b bezeichnet ist eine Schaltflanke am Emitter dieses Emttterfolgers, die zu erwarten wäre, wenn die Kapazitäi Cl lediglich durch den Vorteststroni h 1 de? ausgewählten A.asgangs dss Zcilcndccodcrs ZD ohne

te eme zusätzliche Umladeschaltung umgeladen würde Die dabei ablaufende Zeit vom Anfangspunkt dei Ansteuerflanke a bis zum Abfall der Ausgangsflanke aw Emitter auf den 50%- Wert ist mit f I bezeichnet Diese! Zeitraum stellt die gesamte Zeitverzögerung dar. die fl

diesem Falle durch den Umladevorgang hervorgerufei wird und sich auf die Folgeschaltung auswirkt

Durch die Umladeschaltung US steht jedoch nocl zusatzlich der Strom IuI zur Verfügung. Der gesamt

Strom zum Umladen einer Kapazität Ci ist daher maximal gleich der Summe des Vorlaststromes lsi und des zusätzlichen Umladestromes IuI. Dieser zusätzliche Strom beschleunigt die Umladung der Kapazität CX und versteuert damit die Ausgangsflanke am Emitter des Emitterfolgers, wie die mit c bezeichnete Kurve in Fig.2 zeigt. Beim 5O°/o-Wert des Ausgangspegels u allerdings haben die beiden am Wechsel der Auswahl beteiligten Emitterfolger TDl und TDn gleiches Ausgangspotential. Das Potential am neu ausgewählten Emitterfolger TDn steigt nun weiter an, daher übernimmt dieser über den Umladetransistor Tun allmählich den Umladestrom IuI, der daher für die weitere Umladung der Kapazität Cl nicht mehr wirksam ist. Daraus folgt, daß die mit c bezeichnete Kurve in F i g. 2 zum Zeitpunkt 12 einen Knick aufweist und dann ebenso flach wie die mit b bezeichnete Schaltkurve verläuft.

Die Umkehr dieses Vorganges, d. h. ein Wechsel eines Emitterfolgers von tiefem auf hohes Potential verläuft ähnlich und ist in F i g. 2 mit den entsprechend bezeichneten Kurven a'. b', C dargestellt In dem gewählten Beispiel läuft also der n-te Emitterfolger TDn bis zum 50%-Wert des Ausgangspegels im Bewertungsbereich UB, ohne den Umladestrom IuI treiben zu müssen. Der ausgewählte Emitterfolger kann daher seine gesamten Stromreserven zum Umladen der Kapazität Cn auf den hohen Pegel einsetzen. Wie aus der mit b' bezeichneten Schahflanke zu ersehen ist. würde sich dieser Vorgang ohne eine IJmladeschaltung US auch noch über den Zeitpunkt 12 hinaus fortsetzen, an dem die Schaltflanke b' den 50%-Wert des Ausgangspegels u erreicht. Mit einem derartigen Schaltungszusat? aber übernimmt, wie erwähnt, de^r ausgewählte Emitterfolger TDn ab diesem Zeitpunkt den Umladestrom IuI. und wegen seines endlichen Innenwiderstandes kann sich daher auch in der positiven Flanke ein Knick ausbilden, wie der Unterschied der beiden Schaltflanken b und c'zeigt

F i g. 2 läßt nun erkennen, daß es möglich ist. mit der Umladeschaltung US die Schaltverzögerung am Emitterfolger insbesondere beim Umladen von hohem auf niedriges Potential um eine mit At bezeichnete Zeitspanne zu verringern. An dieser geschilderten Ausführung wäre jedoch noch zu bemängeln, daß bei einer derartigen Dimensionicrung der Umladeschaltung US die Knickpunkte an den c bzw. c' bezeichneten Schaltflanken im Bewertungsbereich UB liegen. Man erreicht eine größere Sicherheit in der Bewertung der Ausgangspegel, wenn diese Knickpunkte aus dem Bewertungsbereich UB heraus in Richtung auf die Flankenenden verlagert werden. Dies wird mit der in F i g. 1 dargestellten Umladeschaltung US durch die Basiswiderstände Rbi der Umladetransistoren Tu, erreicht. Diese Widerstände bilden an den Basisanschlüssen mit den dort wirksamen Kapazitäten Zeitkonstanten, die die Umschaltung der Umladetransistoren Tui verlangsamen. Dadurch verzögert sich die Stromübernahme bei einem Pegelwechsel über den Bewertungsbereich UB hinaus in Richtung auf die Flankenenden. Dies zeigt F i g. 3, in der verglichen mit F i g. 2 gleichartige Schaltflanken wieder mit gleichen Buchstaben bezeichnet sind. Die Unterschiede in den F i g. 2 und 3 beruhen allein auf der zunächst angenommener Vereinfachung, daß die Umladetransistoren Tui über ihre Basis direkt an die Wortleitung IVL/ angeschlossen seien. Die Basiswiderstände RSi sind also die Ursache fü^r die Verschiebung der Knickpunkte der Ausgangsflanken cbzw. c'um einen mit Δτ bezeichneten Bereich in Richtung auf die Flankenenden.

Die vorstehend geschilderten Ausführungsbeispiele der Erfindung zeigen, daß sich die erforderliche Zeitspanne, bis die Ansteuerflanke an der Basis eine; Emitterfolgers an seinem Emitter wirksam wird, durch eine derartige Umladeschaltung wesentlich verkürzer läßt. Dabei ist es im Prinzip gleichgültig, ob man au; Gründen der Zweckmäßigkeit für die Ankopplung dei zentralen Stromquelle der Umladeschaltung an die einzelnen Wortleitungen — wie in den Ausführungsbeispielen geschildert — Umladetransistoren oder nui Koppeldioden verwendet Aus Gründen der einfache ren Herstellung bei integrierten Bausteinen wird mar allerdings den ersteren Fall im allgemeinen vorziehen Weiterhin bedeutet es keine Einschränkung, daß di« Umladeschalteinrichtung bei den geschilderten Ausfüh rungsbeispielen zwischen dem Zeilendecoder und dei Speichermatrix angeordnet ist. Der wesentliche Vortei der Verkürzung der Zugriffszeit zu dem Speicherbau stein um etwa ein Drittel der ohne eine Umladeschal tung erforderlichen Zugriffszeil kann auch bei einei anderen räumlichen Anordnung erreicht werden. Di< Darstellung in Fig. 1 legt also, wie bei integriertei Schaltkreisen gewohnt keineswegs eine bestimmt! Auflösung der Schaltung fest.

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentansprüche:

   nach Art einer Matrix aneesleuene

   55«

   schlossen ist

   zugeordneten