JPH03283459A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH03283459A
JPH03283459A JP2080755A JP8075590A JPH03283459A JP H03283459 A JPH03283459 A JP H03283459A JP 2080755 A JP2080755 A JP 2080755A JP 8075590 A JP8075590 A JP 8075590A JP H03283459 A JPH03283459 A JP H03283459A
Authority
JP
Japan
Prior art keywords
integrated circuit
capacitor
semiconductor integrated
circuit element
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2080755A
Other languages
English (en)
Inventor
Koichi Inoue
井上　広一
Tomoji Oishi
知司 大石
Koichi Shinohara
浩一 篠原
Ken Takahashi
研 高橋
Tetsuo Nakazawa
哲夫 中澤
Mitsuo Usami
光雄 宇佐美
Masaki Fukuoka
正樹 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2080755A priority Critical patent/JPH03283459A/ja
Priority to EP91302353A priority patent/EP0449484A1/en
Priority to US07/678,852 priority patent/US5449948A/en
Publication of JPH03283459A publication Critical patent/JPH03283459A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に係り、特に半導体集積
回路素子と外部機構とにコンデンサを有する半導体集積
回路装置に関する。
〔従来の技術〕
電子計算機を初めとする半導体製品は、近年ますます高
速化の要求される傾向が高まってきている。その高速化
に伴って、ノイズによって生じる誤動作が大きな問題に
なりつつある。ノイズの原因として主なものは、スイッ
チングによる電源電圧の変動や、信号経路間の相互作用
、すなわちクロストーク（漏話）が挙げられる。これら
によって生じるノイズを低減するためには、コンデンサ
を電源経路内に適宜挿入する方法、すなわち−船釣にバ
イパスコンデンサと呼ばれているコンデンサを挿入する
方法が最も有効な手段の一つである。
取扱う信号の高速化に伴い、コンデンサからノイズ発生
源までの距離が重要な因子になりつつある。すなわち第
１０図に示すように、配線は全て誘導成分を持っている
。コンデンサ１０１の近く（Ａ点）では、スイッチ１０
２をＯＮすることによってほとんど電圧変動を生じない
が、スイッチ１０２の近＜　（Ｂ点）では、配線の誘導
成分（図にはコイル１００で表示した）によって電圧変
動が発生する。この誘導による電圧変動の絶対値は周波
数に比例するため、信号が高速になれば、配線の誘導成
分を無視できなくなる。電子計算機ではもともと動作電
圧が低い上に、今後さらに、素子の微細化に伴って、電
源電圧または論理振幅が低下する傾向にある。誘導によ
る誘起電圧は同じ周波数では電源電圧に依存しないので
、誘導成分による電源電圧は相対的に大きくなる。
このような状況に対応するためには、コンデンサをでき
るだけノイズ発生源の近くに配置する必要がある。電子
計算機では、ノイズ発生源はゲートと呼ばれるスイッチ
ング部分、すなわち計算機の心臓部そのものである。言
い換えれば、自らがノイズを発生すると同時に、自らが
ノイズによって誤動作するのである。従って、コンデン
サを計算機の心臓部、すなわち論理ＬＳＩ、ＲＡＭモジ
ュール、ＶＲＬＳ　Ｉ、ＤＲＡＭ　（ダイナミック・ラ
ンダム・アクセス・メモリ）等のできるだけ近くに搭載
することが重要になる。
ところで、コンデンサをスイッチング部分に近づける際
には、以下の要件を満たすことが必要だと考えられる。
（１）コンデンサを、半導体集積回路素子の内部または
表面に設置する。
（２）コンデンサを電源と接地との間に挿入する。
（３）コンデンサの設置によって信号伝播を遅らせない
ために、できるだけゲートの近くにコンデンサを設置す
る。しかし、ゲートの極く近傍に容量を挿入すると、浮
遊容量が増加してスイッチング速度が遅くなる場合があ
るので、構造にもよるが、ゲート及びゲート間をつない
でいる信号配線から１ミクロン以上前れる必要がある。
（４）充放電電流が半導体集積回路素子の基板内を流れ
るとゲートの電位が変動するため、スイッチングに対す
る雑音マージンが下がるので、このような構造は避ける
。
（５）半導体集積回路素子内に電源ブロックが複数ある
ときは、それぞれに独立したコンデンサを設置する。半
導体集積回路（ＩＣ）、とりわけ高速動作を要求される
ＩＣでは、一つのチップの中をいくつかのブロックに分
けて、それぞれを独立した電源でまかなうのが通常であ
る。そ切場合には、コンデンサは一つ一つの電源配線に
挿入され、しかもそれらが電気的に独立でなければなら
ない。また第１２図に例示するが、ＥＣＬ（エミッタ・
カップルド・ロジック）のように複数の電源電圧（図の
例ではｖＥＥ１２０゜ＶＢａｌ　２１　、　ＶＴＴＩ　
Ｏの３種）を一つの回路に供給しなければならない回路
方式もあり、一つの半導体集積回路素子に一つのコンデ
ンサでは満足な効果を期待できない。もちろんゲート毎
にコンデンサを設ければ、最も理想的な雑音防止効果を
期待できる。
以上の要件を前提として、従来の技術について以下に述
べる。なお、従来技術として捕えられているのは、上記
の要件（１）を満たすものである。
半導体集積回路素子内にコンデンサを内蔵する技術には
多くの公知例がある。コンデンサの用途で分類すると、
ノイズ低減７回路部品、そして内部保護に分けることが
できる。
（ａ）　　まず、ノイズ低減に関するものの例を列挙す
る。
・特開昭６１−１３７３５４号「半導体装置」この発明
は、半導体集積回路素子裏面の誘電体層を利用して、バ
イパスコンデンサを半導体集積回路素子の裏面に内蔵さ
せるという内容である。
・特開昭５１−２６９３１７号ｒ容量素子を有する半導
体装置」 この発明は、半導体集積回路素子裏面の誘電体層を利用
して、ＭＯＳ容量素子を半導体集積回路素子裏面に構成
するというものである。
これらの発明の目的は、本発明の目的と同じくノイズの
低減である。従って、電源回路にコンデンサを挿入した
構成になっている。ただし、上記の要件の（４）及び（
５）を満足していない。
（ｂ）　　次に、回路部品としてのコンデンサに関する
発明の例を挙げる。
・特開昭６２−２００８０４号「プログラム可能なアナ
ログ量素子をもつ半導体集積回路装置」 この発明は、発信回路用のコンデンサをＩＣ内部に有す
るものである。
・特開昭６３−１１０６５２号「半導体装置の製造方法
」この発明は、ＶＬＳＩで使われるＵ状溝加工によるコ
ンデンサの形成に関するものである。例えば、ダイナミ
ック・ランダム・アクセス・メモリ（ＤＲＡＭ）の電荷
蓄積用コンデンサや、ノン・スレッシュホルド・ロジッ
ク（ＮＴＬ）中に挿入することのある結合コンデンサの
ような、回路構成部品としてのコンデンサに関する発明
である。
これらは、本発明の目的とは異なるため、当然に上記の
要件（２）を満足しない。
（ｃ）　　最後に、内部回路の保護に用いられるコンデ
ンサの発明例を示す。
・特開昭６３−３５１２９号「静電破壊防止用保護回路
」この発明は、入力パッドと内部回路と間にコンデンサ
を含む回路を挿入して、内部回路が静電破壊されるのを
防いでいる。半導体集積回路素子あたりに複数のコンデ
ンサを設けるという点では、本発明の思想と類似してい
るようでもあるが、そもそも目的が異なるために、信号
用入力パッドに対してコンデンサが設置された構成とな
っている。
従って、この発明では上記の要件（２）が満足されてい
ない。
〔発明が解決しようとする課題〕
以上述べたように、従来の技術では容量を稼ぐことに注
力した結果、本発明が目的としているところの、半導体
集積回路素子内にお互いに電気的に独立した複数のコン
デンサを配置する場合にも対応できる構造という要件を
満たさないもの、半導体集積回路素子内に複数のコンデ
ンサを配置するという要件を満たしているものでも、容
量が小さいもの、また充放電電流が半導体集積回路素子
の基板内を流れるもの等、本発明の必要とする要件の全
てを満足する従来技術はない。
本発明の目的は、上述した従来技術の欠点を解消し、上
記要件を満たす半導体集積回路装置の構造及びその製法
を提供することにある。
〔課題を解決するための手段〕
発明者らは、集積回路素子内で全てを解決しようとする
考え方に無理があることに気付いた。すなわち、バイパ
スコンデンサの容量は、少なくとも０．１　　マイクロ
ファラッド必要であるが、これを集積回路素子内でまか
なおうとすれば５従来例のように、集積回路素子あたり
１個しか設置できなかったり、集積回路素子の表面（ま
たは裏面）全面を使用しなければならないといった問題
が発生した。
ところが、集積回路素子の外部の比較的広いスペースに
十分な容量を持ったコンデンサを設置し、ゲートまでの
誘導成分で発生する僅かな雑音を、集積回路素子内に設
置した比較的容量の小さいコンデンサで除去する構造と
すれば、十分な効果を期待できることが分かった。
この考え方は、省スペースの技術の流れに逆行する面を
持っている。周波数が１ギガヘルツに満たない信号を扱
う回路では、集積回路素子内にコンデンサをを設けなく
ても、外部のコンデンサのみで十分な平滑効果が得られ
る。従って、従来の技術で、集積回路素子内にコンデン
サを設置した例ではその目的の大半が省スペースであっ
た。本発明では、集積回路素子内にコンデンサを設置し
なければ１回路が動作しないといった動機に基づいてお
り、従って解決手段もおのずと従来技術とは異なる。
第１１−１図及び第１１−２図に、本発明の基本的な考
え方を示す。第１１−２図は、一定時間内にスイッチン
グ回路１１０を０Ｎ−ＯＦＦさせたときの電流波形を描
いたものであるが、このような電流が回路にながれた場
合を想定すると、Ｌ点において生じる雑音電圧の値は、
第１１−１図にあるようなコンデンサの設置によって変
化する。
雑音対策を施していない同図（ａ）の場合に、Ｌ点にお
ける雑音電圧の値は１ｖであったが、プリント板１１３
上の比較的スイッチング部に近いところ（具体的には、
ＩＣＩ　１１を搭載したパッケージ１１２の外部端子の
近傍）に０．１　　マイクロファラッドのコンデンサを
設置した同図（ｂ）の場合には、Ｌ点における雑音電圧
の値は約５０ｍＶと、雑音電圧は約半分に下がる。とこ
ろがどうしても僅かに雑音電圧が残る。この電圧は、コ
ンデンサとスイッチング回路１１０との間の誘導成分に
よりものがほとんどで、コンデンサの容量を増せば少し
は改善されるが、それでも数ｍＶ径程度すぎない。そこ
で、同図（Ｃ）に示すように、スイッチング部の極く近
傍（具体的には工Ｃ１１１内）に１００ピコフアラツド
のコンデンサを設置すると、この僅かな雑音が半分以下
に低下する。
ここでは１００ＰＦのコンデンサを設置したが、設置す
るコンデンサの容量は、回路形式や設置場所によってさ
まざまである。しかし、いずれにしても、コンデンサに
使用する誘電体の比誘電率は、１０以上でなければ、本
発明の目的は達成されない。なお、残った雑音電圧は、
■Ｃ１１１内の配線によるものが大半である。
同図（Ｃ）では、スイッチング回路１１０から比較的離
れた場所にコンデンサを設置することを想定したが、コ
ンデンサを、さらにスイッチング回路１１０に近付けて
設置すれば、雑音電圧の低下の効果はもつと大きくなる
。
従って、スイッチングによって生じる雑音電圧は、第１
１−１図のように、工Ｃ１１１の外部、例えばプリント
板１１３上に比較的大きな容量を有するコンデンサを設
置し、さらにスイッチング回路１１０に近いＩＣＩ　１
１の内部に該コンデンサよりも容量の小さなコンデンサ
を設置することによって、雑音電圧を僅かなものに押さ
えることができる。
理想的には、スイッチング回路１１０の内部にバイパス
コンデンサを設置する。この場合には、回路方式にもよ
るが、コンデンサの容量が０．５ピコファラッド未満で
も十分な平滑効果を得ることができる。
〔作用〕
本発明の目的を達成するための構造の一つを例に挙げ、
以下に説明する。
第１３−１図及び第１３−２図は、通常のＩＣの一部を
切り出した図である。ポンディングパッドの中では最も
単純な構造であるワイヤボンディング用の構造である。
ポンディングパッド部１３０゜内部回路との接続部１３
１、及び両者を結ぶ内部配線１３２を示した。第１３０
−１図は平面図、第１３−２図は第１３−１図のＤ−Ｄ
’断面図である。シリコン基板１３３の表面を、絶縁と
内部保護とを目的とした酸化膜１３４で蔽っている。
ここでは、酸化膜１３４の一部に穴を開け、ＡＱ配線１
３５が内部回路（ここでは、バイポーラトランジスタの
エミッタ）と電気的に接続するようになっている。この
部分が内部回路との接続部１３１である。また、Ａｆｉ
配線１３５を保護するために、ポンディングパッド部１
３０以外は化学的気相成長法により形成された酸化シリ
コン皮膜１３６で蔽われている。
第１４−１図、及び第１４−２図は、本発明によるＩＣ
の一部を切り出した図である。これらの図では、ポンデ
ィングパッド部１３０に、高誘電率層１４０と上部電極
１４１が付加された構造になっている。ＡＱ配線１３５
のポンディングパッド領域、及び上部電極１４１がコン
デンサの両極になり、高誘電率層１４０が誘電体層とな
って一つのコンデンサを形成する。
ここで、酸化シリコン皮膜１３６がコンデンサの誘電体
層にならない理由を述べる。酸化シリコン皮膜１３６は
、本来ＩＣ内部を湿度や有害なイオン等から保護するた
めに存在する。そのため数ミクロンという比較的厚い膜
であり、さらに誘電率が３と非常に小さい。後程述べる
が、誘電率が小さい膜で表面を蔽うことによってＩＣの
動作速度を確保しているわけなので、誘電率が小さいこ
とは必要条件なのである。コンデンサの容量は、誘電体
層の厚さに反比例して比誘電率に比例するので、酸化シ
リコン皮膜１３６ではコンデンサの容量を十分に稼ぐこ
とができないからである。
ここで、高誘電率層１４０を備えることによって、シリ
コン基板内の回路に影響を与えないかどうか検討する。
高誘電率層１４０は、シリコン基板１３３の方から見る
と、ＡＱ配線１３５に隠れた形になっている。また、Ａ
Ｑ配線１３５は、電源配線あるいは接地配線であるため
、電気的には、シリコン基板１３３内の回路から高誘電
率層１４０はシールドされている。すなわち高誘電率層
１４０のコンデンサの容量を稼ぐ働きはするものの、シ
リコン基板１３３の回路への浮遊容量の増加は伴わない
。
本図では、ただ単にポンディングパッドにコンデンサが
挿入されただけであって、本発明の目的とするところの
バイパスコンデンサの働きはしていない。このようなコ
ンデンサが、バイパスコンデンサとしての働きをするた
めの回路構成について、第１５図に従って説明する。第
１５図は、第１２図のＥＣＬ回路から作動回路の一部を
切り出して右に９０度傾けたものの断面図である。ここ
では、説明のために二つの断面図を示す。上側の断面図
をＦ断面、下側をＧ断面と呼ぶ。Ｆ断面では、パッケー
ジ（図示せず）の電源ＶＥＥ１２０に接続された通常の
ポンディングパッド１５０がトランジスタ（Ｑ）のエミ
ッタ１５１にＡＱ配線１４９でつながっている。コレク
タ１５２から拡散抵抗（Ｒ）１０３の片方のスルーホー
ル１５３にＡＱ配線１４８でつながる。なお、ベース配
線はこの断面には含まれてはいない。Ｇ断面では、拡散
抵抗（Ｒ）　１０３のもう片方のスルーホール１５４と
コンデンサ入りポンディングパッド１５５の上部電極１
５６がＡＱ配線１５７で接続されている。
この上部電極１５６は、パッケージ（図示せず）の接地
配線に接続され、コンデンサ人リボンディングパッド１
５５の下部電極１５８と通常のポンディングパッド１５
０とは、同一のＡＱ配線に接続し、当然電気的にもつな
がっているので、下部電極１５８．誘電体層１５９、及
び上部電極１５６でコンデンサが形成され、しかも電源
ＶＥＥ　１．２０と接地の間に挿入される。すなわち、
コンデンサ入りポンディングパッド１５５がバイパスコ
ンデンサを構成する。
本図では１表現の都合上ＡＱ配線１５７を長く引き回し
た形になっているが、これは本質的な問題ではない。た
だし、配線の引き回しを工夫しないと本図のような長い
配線が生ずることもある。
実施例ではこの問題の対応策についても例示する。
また、コンデンサ人リボンディングパッド１５５を電源
ＶＥＥ１２０端子側に形成したが、もちろん接地端子側
でもよく、両者の中間でもよい。設計者の都合で構わな
いものである。
さて、このコンデンサが実用に耐え得るものかどうか簡
単に解析する。
コンデンサの容量ｅｔｃ”は、以下の式で表される。
Ｃ＝ε０°ε「１−　　　　　　　　　　　“°（１）
ここで、ε０　：真空の誘電率 （８，８５Ｘ　１０−０−１２Ｆ−”）εｒ　：比誘電
率 Ｓ　：電極面積 ｔ　：誘電体の厚さ 一般的に、ポンディングパッドの大きさは１００μｍ（
ミクロン）角以上あるので、５＝１００μｍＸ１００μ
ｍとする。また誘電体には一般的な五酸化タンタルを用
い、ε、＝３０である。誘電体の厚さ（１）は、１０ｖ
以上の十分な耐圧を得られるように０．０１μｍ　とす
る。このような仮定のもとて（１）式を利用すると、コ
ンデンサの容量として約２７０ｐＦ　（ピコファラッド
）カス得られる。１００ｐＦ以上あれば十分なノイズ低
減効果を発揮するので、ポンプイングツくラドは、本発
明の目的とするところのコンデンサとして十分に実用に
耐えうる。
従来例のところでも述べたが、今までの考え方では、ポ
ンディングパッドのような小さな面積を利用しても、バ
イパスコンデンサの役目を果たさせることは到底無理な
ことであった。また、動作周波数の点でも、その必要性
はなかった。集積回路素子周辺に発生する誘導成分は、
多く見積もったとしても１ｎＨ（ナノヘンリー）程度で
、素子の近くにコンデンサを挿入すれば、十分にノイズ
低減の効果が得られていたからである。
しかし、今回の簡単な解析で明らかなように、ポンディ
ングパッドが、バイパスコンデンサとして十分な容量を
持ちうろことがわかった。また、１ギガヘルツ以上の信
号を扱う場合には、たとえ１ｎＨ以下という極く僅かな
誘導成分であっても回路が影響を受ける程度の雑音電圧
を発生するため、集積回路素子内にバイパスコンデンサ
を配置することは避けられない事実である。
もちろん、本実施例に記載するように、コンデンサはボ
ンディングバットだけでなく、別の形態で存在していて
もその役割は十分に発揮する。
〔実施例〕
以下、本発明を実施例によりさらに具体的に説明するが
、本発明はこれらの実施例に限定されるわけではない。
なお、本発明の実施例１−４を第１図−第９図に従って
説明する。
本発明で説明する集積回路素子（ポンディングパッドを
除く）は、第１図（ａ）に示すように、数多くの回路ブ
ロックから成り立っている。これらの回路ブロックを第
１図（ｂ）のようにさらに限界まで分解すると、第１図
（ｃ）のように、回路として機能する単小限の単位、す
なわちスイッチングの最小単位になる。これをゲートと
呼ぶ。
（実施例１） 本発明の第１の実施例を第２図及び第３図に従って説明
する。
第２図は、本発明の第１の実施例の斜視図、第３図は第
２図の一部の拡大断面図であり、符号２０は上部Ａｆｌ
電極、符号２１は五酸化タンタル層、２２は下部ＡＱ電
極、２３はゲート、３０は表面保護層、３１は接地配線
ボンディングワイヤ。
３２は電源配線ボンディングワイヤ、３３は低誘電率層
、３４は電源配線層、３５は絶縁層、３６はシリコンウ
ェハを意味する。
第２図は、集積回路素子（シリコンチップ）の一部を斜
めから見たところである。ただし、説明に必要な部分の
みを抽出したため、シリコンチップの形態をなしてはい
ない。シリコンチップの内部には、多くのスイッチング
部、すなわちゲート２３が配置されている。ここでは、
一つ一つのゲート２３をサイコロ状の形態で示した、シ
リコンチップ内のすべてのゲート２３の電源２４は、下
部Ａｎ電極２２につながっている。ここでは図示しない
が、シリコンチップ内のすべてのゲート２３の接地２５
は、上部ＡＱ電極２０につながっている。このように、
本実施例では、すべてのゲート２３の電源２４と接地２
５とが並列に接続されている。
第３図は、ポンディングパッドを含む、第２図の一部の
拡大断面図である。上部Ａｆｌ電極２０゜五酸化タンタ
ル層２１．下部ＡＱ主電極２で構成されるコンデンサが
、シリコンウェハ３６内のスイッチング部、すなわちゲ
ート２３上にも配置されるのがこの実施例の特徴である
。従って、スイッチング速度の低下を避けるため、シリ
コンの酸化膜で構成された低誘電率層３３の厚膜を３μ
ｍと比較的厚くした。コンデンサの誘電体としては、Ｉ
ＧＨｚ以上で十分大きい誘電率と、十分小さい誘電損失
とを兼ね備えた五酸化タンタルを採用した。膜厚を約１
１００ｎにしたので、−辺５Ｗ＋のシリコンチップで、
約０．０５μＦ　という、十分な容量を確保することが
できた。もちろん、シリコンチップの外には、十分な容
量である０、５μＦのコンデンサを配置し、シリコンチ
ップ内の誘導成分で発生する雑音以外をすべて遮断して
いる。
（実施例２） 第２の実施例を、第４図及び第３図に従って説明する。
本実施例では、コンデンサの下部ＡＱ主電極２が各ゲー
ト２３ごとに分かれているのが特徴である。この構造で
は、各ゲート２３間の電源ノイズの干渉がなく、第１の
実施例より回路の動作がスムーズになる。詳細断面図は
、第１の実施例と同じであり、第３図のとおりである。
ただし、電源配線ボンディングワイヤ３２がゲート２３
ごとに必要になるので、構造としてはより複雑になる。
本実施例では、ゲート２３が約１０００個あるので、個
別のゲート２３当りの容量が小さくなる。そこで、第１
の実施例より五酸化タンタル層２１の厚膜を薄くし、ゲ
ート当り５０ｐＦの容量を確保した。
（実施例３） 第３の実施例を、第５−１図、第５−２図、第５−６図
、及び第１図に従って説明する。第５−１図は、第２図
あるいは第４図と同じく、集積回路素子（シリコンチッ
プ）の一部を斜めから見たところを示している。ただし
、説明に必要な部分のみを抽出したため、シリコンチッ
プの形態をなしてはいない。本実施例では、各ゲート２
３にコンデンサが付属している。なお、第１図（ｃ）の
ゲート回路図中のコンデンサが、本実施例によるゲート
２３内に形成されたコンデンサである。第５−２図にあ
るように、コンデンサの上部ＡＱ電極５ｏは、各ゲート
２３ごとに接地２５に接続されている。また、同様に下
部ＡＱ主電極２は、各ゲート２３ごとに抵抗（第５−１
図では、図示せず）を介して電極２４に接続されている
。この構造では、コンデンサがゲート２３内に取り込ま
れ。
しかも抵抗を介して電源２４につながっているため、実
施例２のように、シリコンチップのポンディングパッド
の数をゲートの数と同じにしなくても、各ゲート２３間
の電源ラインからの干渉を防止することができる。その
点で、高集積化にとっては有利である。第６図は、一つ
のゲート２３内のコンデンサ周辺の拡大断面図である。
コンデンサは、第１の実施例や、第２の実施例と異なり
、低誘電率の絶縁層を介さずに配置されている。その代
りに、コンデンサを形成した領域の下には一切回路素子
を配置していない。これは、スイッチング速度の低下を
避けるためである。また、電源配線層３４は図示してい
ないが、下部ＡＱ主電極２から抵抗を介して接続してい
る。本実施例では、コンデンサの面積が、ゲート当り５
０平方ミクロンと小さいので、五酸化タンタル層５１の
厚さを２０ｎｍとした。その結果、ゲート当り０．３μ
Ｆ以上の容量を確保した。
（実施例４） 第４の実施例を第７図、第８図、及び第９図に従って説
明する。本実施例は今までの実施例と異なり、コンデン
サが、シリコンチップ当り１個でも、ゲート当り１個で
もない。既に第１図で示したが、シリコンチップを適当
な数のブロックに分けることが本実施例の特徴である。
さらに、各ブロック当りに１個ではなく、数個のコンデ
ンサを配置することも特徴である。これらのコンデンサ
は、接地側では予め接続されているが、電源側では端子
が開放されている。集積回路素子（シリコンチップ）が
完成した時点で、コンデンサを個別に試験する。その結
果、誘電体膜にピンホールがある等の欠陥によって、コ
ンデンサが短絡しているものを発見したような場合には
、そのコンデンサを除いて残りの良品のみを接続するよ
うにする。
第７図に、回路ブロックを３個抽出して例示したが、電
源ライン７０と接地ライン７１とにそれぞれ接続してい
る、ある回路ブロック（ａ）７２では、一番下のコンデ
ンサが不良であり、回路ブロック（ｂ）７３では中央の
コンデンサが不良である。
従って、これらのコンデンサを除いた回路として。
各ブロックのコンデンサを接続している。もちろん、全
てのコンデンサが良好に動作している回路ブロック（ｃ
）７．４では、全てのコンデンサを接続することになる
。
さらに具体的に、第８図について説明する。本図では、
回路ブロック（１）８０の部分のコンデンサ６個のうち
、「Ｃ５」のコンデンサが不良である場合について示し
ている。
この場合の具体的な構造を第９図を用いて説明する。本
実施例では、実施例１から実施例３までとは異なり、上
部ＡＱ電極９０が電源２４に、下部ＡΩ電極９２が接地
２５に接続してしする。また本図では、断面を示してい
るために分離してしするように見えるが、下部ＡＱ主電
極２はシリコンチップ内ですべてつながっている。また
第１及び第２の実施例と同じく、内部回路上にコンデン
サを形成しているので、コンデンサと内部回路との間に
約３μｍの厚い低誘電率層３３を挾んでしする。
ここで、第８図のように「Ｃ５」のコンデンサがショー
ト箇所９３で短絡したことによる不良であったとすると
、チエツクは接地端子（図示せず）と、各コンデンサの
上部ＡＱ電極９０との間で行われる。正常なコンデンサ
については、上部ＡＱ電極９０とシリコンチップ表面の
電源端子９４との間を接続することになる。
また、接続にはレーザーを併用しためつき法を採用した
。この方法には、マスクを使用しなし１でも選択的に配
線を形成できるという利点がある。
（実施例５） 第５の実施例を第１６図、第１７−１図、第１７−２図
、第１８図、第１９図及び第２０図番こ従って説明する
。
第５図は本発明の第５の実施例の斜視図、第１７−１図
及び第１７−２図は第１６図の一部の拡大断面図である
。上部ＡＱ電極１６０．五酸イヒタンタル層１６１．下
部ＡＱ電極１６２．左側コンデンサ人リボンデイングツ
（ラド１６３．上部ＡＱ電￥１１６４．五酸化タンタル
層１６５．下部ＡＱ主電極６６、右側コンデンサ入りポ
ンディングパッド１６７、シリコン基板１６８．Ｍ（ヒ
膜１７０、ＡＱ内部配線１７１から構成されてｌ、Ｎる
。
第５の実施例の構造上の第１の特徴１士、第１６図にあ
るように、コンデンサ八リボンデイングツ（ラドが二つ
あり、しかも二つのポンプイングツ（ラドが、左側コン
デンサ入りポンプイングツ（ラド１６３と右側コンデン
サ人リボンデイングツくラド１６７としてお互いに隣接
していることである。
それぞれがパッケージ（図示せず）の電源配線と接地配
線とに接続している。第２の特徴り土、それぞれの電極
がお互いに交差接続されて（Ａることである。この二つ
の構造上の工夫を凝らしたことしこよって、作用の項で
述べたような配線の引き回しに関する問題を解決し、さ
らに二つの電極のコンデンサが並列接続されるので容量
が倍増し、単層のコンデンサでも２層のコンデンサに相
当する十分な容量を確保することができるといった大き
な効果を有する構造となっている。
本発明の構造についてさらに詳しく説明すると、左側コ
ンデンサ人リボンディングパッド１６３及び右側コンデ
ンサ人リボンディングパッド１６７は、−船釣な四角形
ではなくて、お互いに食い込むようにくびれだ六角形を
している。そのため、一方では左側コンデンサ人リボン
ディングパッド１６３の上部Ａｆｌ電極１６０と右側コ
ンデンサ人リボンディングパッド１６７の下部ＡＱ主電
極６６とが、また、他方では右側コンデンサ入りポンデ
ィングパッド１６７の上部ＡＱ電極１６４と左側コンデ
ンサ人リボンディングパッド１６３の下部ＡＱ主電極６
２とが、お互いに対向する構造になっている。このよう
な形態になっているのは、お互いの上部電極と下部電極
とを交差接続するためである。片側の接続部分を工断面
として取り出したものを、第１７−２図に示す。ＩＣ基
板内部の回路、及び回路と内部配線とを絶縁する酸化膜
を図では省略し、シリコン基板１６８とした。ＩＣの最
外層に当たる酸化シリコン皮膜１７０上に、左側コンデ
ンサ人リボンディングパッド１６３の下部ＡＱ電極１６
２及び右側コンデンサ入りポンディングパッド１６７の
下部ＡＱ電極１６６の張出し部を見ることができる。上
部ＡＱ電極１６２と下部ＡΩ電極１６６とは五酸化タン
タル層１６１と五酸化タンタル層１６５で絶縁されてい
る。なお、五酸化タンタル層１６１と五酸化タンタル層
１６５とは、連続した同じ薄膜層である。ここで左側コ
ンデンサ人リボンディングパッド１６３の上部ＡＱ電極
１６０の張出し部が下部ＡΩ電極１６６の張出し部の上
部に重なり、五酸化タンタル層１６５に開けたスルーホ
ール１７２を介して下部ＡＱ電極１６６と接続している
。図示していないが、同様の構造がもう一方に存在し、
両者の交差接続を実現している。次に、電極の中央部の
構造の詳細をＨ断面として取り出して、第１７−１図で
説明する。本実施例においては、上部Ａｆｌ電極１６０
がスルーホール１７３を介してＡｆｌ内部配線１７１と
接続している。下部ＡＱ電極１６２が、Ａｆｌ内部配線
１７１と接続する構造も考えられるが、両者には電気特
性上の本質的な違いはない。本構造の特徴は、ポンディ
ングパッドの最上層と内部配線とがつながり、１対１の
対応関係を保っていることである。通常は、ポンディン
グパッドとそこに至る内部配線とは直接接続されている
ものだからである。本実施例のポンディングパッドも、
この一般的な法則に従っている。設計上、また製造上の
不必要な混乱を避けるために、この上なく有利な構造で
ある。さらに、下部ＡＱ電極１６２とＡＱ内部配線１７
１とで挾まれた部分の酸化シリコン皮膜１７０の厚膜を
薄くすれば、２層のコンデンサを形成することができ、
さらに容量を稼ぐことが可能になる。
つぎに、本実施例の利用形態について第１８図に従って
説明する。第１８図の中央部は、本実施例のコンデンサ
入りポンディングパッドの主要部の断面をつないで合成
したものである。断面図の左側は左側コンデンサ入りボ
ンディングパット１６３の中央部（第１７−１図と同じ
位＠）、中央は一方の接続部（第１７−２図と同じ位置
）、右側は右側コンデンサ人リボンディングパッド１６
７の中央部である。同図の上部はパッケージ（図示せず
）内の配線を表している。また同図下部は、ＩＣ内の配
線を表している。ここでは、第１２図で示したＥＣＬ回
路の出力部に対応した箇所について示しているつ 図中左側の配線は電源ＶＴＴＩＯ用、右側は接地２５用
である。パッケージ内のＩＣチップの近傍には０．１μ
Ｆのコンデンサが設置されて、パッケージ（図示せず）
以遠で発生するノイズをすべて吸収する。ＩＣチップの
接続はＡＱのワイヤボンディングで行われ、電源ＶＴＴ
ＩＯ側のワイヤ１８２は、左側コンデンサ入りポンディ
ングパッド１６３の上部ＡＱ電極１６０に、接地側のワ
イヤ１８１は、右側コンデンサ人リボンディングパッド
１６７の上部ＡΩ電極１６４に、それぞれ接続されてい
る。ワイヤボンディング個所は誘導成分が多く、一般的
には高速信号処理には不向きである。しかし１本発明の
ポンディングパッドを用いることによって十分にその欠
点をカバーし、高速の回路の電源端子用配線形態として
使用可能になる。
電源ＶｔｔｌＯの電位は、スルーホール１７２を通して
、右側コンデンサ人リボンディングパット１６７の下部
ＡＱ電極１６６に伝わる。また図示していないが、接地
２５の電位も同様にして左側コンデンサ人リボンディン
グパッド１６３の下部ＡＱ電極１６２に伝わる６電源Ｖ
ＴＴＩＯと接地２５との電位差が、五酸化タンタル層１
６１及び１６５の表裏間に印加され、僅かの電位の変動
を吸収する平滑コンデンサとしての機能を果たす。
ポンディングパッドの寸法は、１５０μｍ角であり、五
酸化タンタルの膜厚が、０．０５μｍであり、さらに本
発明の構造は２つのポンディングパッド内のコンデンサ
が並列に接続されるという特徴を有している。従って、
容量は約２４０ｐＦと、既に述べたようにＩＣチップ上
に配置された電源のバイパスコンデンサとして十分な値
であった。
上部ＡＱ電極１６０に導かれ、ポンディングパッド内の
コンデンサで平滑された電源ＶＴＴＩＯの電位は、さら
にスルーホール１７３を経由してＡΩ内部配線１７１に
導かれ、ＥＣＬ回路のエミッタフォロワ抵抗に供給され
る。また同様にして、接地２５の電位もＡＱ内部配線１
８０を経由してＥＣＬ回路のエミッタフォロワトランジ
スタ１８３のコレクタに供給される。トランジスタ１８
３がスイッチングしたときの回路給電点（図中の５点と
に点）の電圧変動は、約１５ｍＶであった。パッケージ
内の、０．１μＦのコンデンサのみでは約８０ｍＶ変動
していたので、雑音に対する回路のマージンを十分に確
保することができた。
本実施例の製造プロセスについて、第１９図に従って説
明する。
（１）通常のＩＣプロセスの終了したシリコンウェハを
用意する。
（２）下部ＡＱ電極１６２及び１６６を成膜し、２００
℃に基板を加熱して、真空蒸着で２μｍ成膜する。
（３）下部ＡＱパターンを形成し、りん酸を主成分とし
た混酸を使用してホトレジストをマスクとしてエツチン
グする。
（４）誘電体層となる五酸化タンタルを成膜する。
（５）五酸化タンタル薄膜のパターンを形成する。
（６）上部ＡＱ電極１６０及び１６４を形成する。
このプロセスは（２）と同様である。
（７）上部ＡＱパターンを形成する。このプロセスは（
３）と同様である。
ここで、上記したプロセスの中で（４）及び（５）以外
は新規なプロセスではないので、詳細な説明を省略する
。
（４）及び（５）のプロセスについて、第２０図に従っ
て説明する。
第２０図は、本発明を実施する五酸化タンタルの成膜装
置の一例を示す構成図である。純空気１９７等の雰囲気
置換が可能なボックス２０８に、紫外線ランプ等の光照
射装置２００．特定波長の光を選択的に取り出すことの
できるモノクロメータ２０１．基板２０７を保持するた
めの微動可能なステージ２ｏ５．モノクロメータ２０１
で選択された波長の紫外線等を一定時間照射するための
シャッター機構２０９．ホトマスク１９９と基板２０７
とを位置合わせするための、自動あるいは手動によるパ
ターン認識位置合わせ機構（図示せず）を備えた露光装
置１９８、がその中央に配置されている。その左側には
、ビー力２０４内の反応溶液を基板２０７に薄く均一に
塗布するためのスピンナ２０２が配置されている。また
その右側には、基板２０７上の不要な五酸化タンタル反
応溶液を除去するための洗浄液を満たしたビー力２０６
が、超音波振動装置２０３上に配置されている。
詳細なプロセスは以下のとおりである。
（１）タンタルエトキシドがエタノール１リツトル当た
り０，０５ｍｏＲ（モル）含まれる溶液を作製した。こ
の溶液２ｍＱ　（ミリリットル）に、水０．０５ｍｏＱ
　を１リツトルのエタノールに溶解した液８ｍＱと、塩
酸０　、１　ｍｏ　Ｑ　　を１リツトルのエタノールに
溶解した液２．５ｍ１２　　とを混合した。この混合溶
液にエタノール２ｒｎＱを加えた溶液を作り、　３　ｍ
　Ｑ　／ｗｉｎの速度でビー力２０４に滴下して透明な
均一溶液を得た。スピンナ２０２を停止させた状態で、
スピンナ２０２上の基板２０７のほぼ中央にこの混合溶
液をビー力２０４から滴下した。次いで基板２０７を載
せたスピンナ２０２を、１分間約４０００回転で回転さ
せ、基板２０７上に五酸化タンタル反応溶液の均一な膜
を形成した。
（２）基板２０７を露光装置１９８のステージ２０５上
に移動し、パターン認識位置合わせ機構（図示せず）を
用いて、ホトマスク１９９のパターンを基板２０７に合
わせた。次に、モノクロメータ２０１を調節して、タン
タル−エトキシ基の結合エネルギーに対応する、２５４
ｎｍの単色光を発生させ、シャッター機構２０９を操作
して、光を３０分間照射した。その結果、ホトマスク１
９９の透明部分に対応する基板２０７の部分のみ、タン
タルエトキシドの結合が破られ、エタノールに不溶な物
質となった。
（３）エタノールを満たしたビーカ２０６内に基板２０
７を浸漬し、超音波振動装置２０３による振動で、光反
応をしなかった不要なタンタルエトキシドを溶解した。
（４）ホトマスク１９９を露光装置１９８から取り外し
、モノクロメータ２０１を調節して、取り出す波長を、
純空気１９７中においてオゾンを発生させるための１８
４ｎｍとした。基板２０７を再度ステージ２０５上に移
動し、シャッター機構２０９を操作して、光を約１０分
間照射した。その結果、パターンを形成した基板２０７
上の薄膜は、五酸化タンタルとなった。
上記製法を用いて作成した五酸化タンタル薄膜中の残留
有機物量及び化学量論組成比をＥＳＣＡを用いて測定し
た。その結果、光照射した膜は有機物残留量４　、０　
ａｔｍ％、ＴａＯｘ組成比（０／Ｔａ）２．２　であっ
た。一方、光照射しない膜では有機物残留量１１．０ａ
ｔｍ％、ＴａＯｘ組成比（０／Ｔａ）１．６　であった
。光照射した膜は、光照射しない膜に比較して、有機物
残留量で１／２．８．ＴａＯｘ組成比（０／Ｔａ）で１
．４倍の値を示し、有機物残留量の少ない化学量論比に
近い膜が得られた。なお、光照射膜と同様な有機物残留
量及びＴａＯｘ組成比（○／　Ｔ　ａ　）の薄膜を得よ
うとすると、光照射をしない膜に対して４００℃以上の
熱処理が必要であった。
周知のように、五酸化タンタルは弗酸でエツチングされ
る。ところが、弗酸は本実施例の五酸化タンタル薄膜の
下地膜であるアルミニウム及び二酸化シリコンをもエツ
チングする。従って、通常のエツチング技法では、五酸
化タンタルのパターンを下地に影響を与えずに形成する
ことできない。
本実施例では、選ばれた波長の紫外線をタンタルエトキ
シドに照射するという巧妙な手段で、兄事にパターン形
成を実現した。しかも、−船釣に必要となる感光性エツ
チングレジストを使用することなく、光照射のみでパタ
ーン形成を行った点が、さらに効果を大きくしている。
（実施例６） 第６の実施例を第２１図、第２２図及び第２３図に従っ
て説明する。
第２１図は、本発明の第６の実施例の断面図であり、第
２２図は、本実施例によるＩＣチップの一部断面斜視図
である。上部ＡＱ電極２１０．五酸化タンタル層２１１
．ＡＱ内部配線２１２．上部ＡＱ主電極１３．五酸化タ
ンタル層２１４゜Ａｎ内部配線２１５．スルーホール２
１６．信号用ＡＱ電極２２ｏ、信号用スルーホール２２
１からなる。
第６の実施例の構造上の特徴は、基本的には第５の実施
例と同じである。すなわち、第１にコンデンサ人リボン
ディングパッドが二つあり、しかも二つのポンディング
パッドが、左側コンデンサ人リボンディングパット１６
３と右側コンデンサ入りポンディングパッド１６７とし
てお互いに隣接していることである。それぞれがパッケ
ージ（図示せず）の電源配線と接地配線とに接続してい
る。第２にそれぞれの電極がお互いに交差接続している
ことが挙げられる。本実施例が第５の実施例と異なる点
は、下部ＡΩ電極を省略した点である。その結果として
、プロセスが簡単になり。
コストダウンにつながった。ただし、第５の実施例では
特徴として挙げた。ポンディングパッドの最上層と内部
配線とがつながり、１対１の対応関係を保つという点を
満足することができず、−歩後退している。要するに、
ボンディングバットと内部配線とが交差している結果と
なっている。
本構造について、さらに詳しく説明する。なお、第２１
図及び第２２図では、第１７−１図、第１７−２図及び
第１８図と同じく、ＩＣ基板内部の回路、及び回路と内
部配線とを絶縁する酸化膜を省略し、シリコン基板１６
８とした。
第２１図は、第１８図と同じく、一方の交差接続部の断
面を示している。ただし、第１８図と異なり、コンデン
サ人リボンディングバットの中央部には特別の構造はな
い。通常は、ＩＣの最外層に当たる酸化シリコン皮膜１
７０が、五酸化タンタル層２１１及び五酸化タンタル層
２１４と部分的に重なるため、五酸化タンタル層２１１
及び五酸化タンタルＮ２１４は、酸化シリコン皮膜１７
０のある場所とない場所との境界で段差を生ずることに
なる。第２１図では、あたかも下地の酸化シリコン皮膜
１７０の有無で、五酸化タンタル層２１１の膜厚が違う
ように表現されている。これは、図面を単純化するため
段差を省略した結果であり、本来は五酸化タンタル層２
１１及び五酸化タンタル層２１４の膜厚はどの位置でも
ほぼ一定である。
既に述べたように、本実施例では、左側のＡＱ上部電極
２１０は、スルーホール２１６を介して右側のＡＱ内部
配線２１５とつながっている。また同様に、右側のＡρ
上部電極２１３は左側のＡＱ内部配線２１２とスルーホ
ール（図示せず）を介してつながっている。
第２２図で、本実施例によるＩＣチップの構造を説明す
る。既に述べたように、ポンディングパッドには、電源
及び接地用と信号用との２種類があり、本発明は電源及
び接地用のポンディングパッドに関するものである。第
２２図は、２種類のポンディングパッドが表示されてい
る。電源及び接地用のポンディングパッドは２層構造で
あるのでチップ表面から突き出している。これに対して
信号用のポンディングパッドは単層構造であるので、通
常のワイヤボンディング用パッドと同じく、表面から凹
んでいる。さらに電源及び接地用のポンディングパッド
は、二つずつの対になっている。
その理由は、既に述べたように電源及び接地配線を単純
化し、しかもコンデンサの並列接続を利用して容量を増
やすためである。本図の左端で断面が見えている電源及
び接地用ポンディングパッドは、左側のポンディングパ
ッドであり、右側は切り取られた残り半分に付いている
ために、ここでは見えない。五酸化タンタルは、耐湿性
、耐薬品性に優れているために、ＩＣチップの最終パッ
シベーション膜として利用できる。本実施例では、ＩＣ
チップの中央部に五酸化タンタル層を残して、パッシベ
ーション層２２２として利用している。
この場合、五酸化タンタルの誘電率が問題になる。
しかし、その下地に誘電率の小さい酸化シリコン皮膜１
７０（膜厚３μｍ）が存在するので、内部回路への悪影
響はない。
ポンディングパッドの寸法は、１５０μｍであり、五酸
化タンタルの膜厚が０．０５μｍであり、さらに本構造
は二つのポンディングパッド内のコンデンサが並列に接
続している。従って、容量は約２４０ｐＦと、既に述べ
たようにＩＣチップ上に配置された電源のバイパスコン
デンサとして必要な１００ｐＦを上回り、十分な値を得
ている。
ここで、本製造プロセスを簡単に述べる。
（１）通常のＩＣプロセスを終了したシリコンウェハを
用意する。
（２）誘電体層となる五酸化タンタルを成膜する。
（３）五酸化タンタル薄膜のパターンを形成する。
（４）上部ＡΩ電極２１０及び２１３を成膜する。
２００℃に基板を加熱して、真空蒸気で２μｍ成膜する
。
（５）上部ＡＱパターンを形成する。りん酸を主成分と
した混酸を用いてホトレジストをマスクとしてエツチン
グする。
上記したプロセスのうち、（２）及び（３）以外のプロ
セスは特に新規なプロセスというわけではないので、詳
細な説明を省略する。（２）及び（３）のプロセスにつ
いて、第２３図に従って詳細を説明する。
第２３図は、本発明を実施する五酸化タンタルの成膜装
置の一例を示す構成図である。純空気１９７等の雰囲気
置換が可能なボックス２３０内に、紫外線ランプ等の光
照射装置２３１、特定波長の光を選択的に取り出すこと
ができるモノクロメータ２３２を固定する支持台２３６
、基板２０７をビーカ２３５内の反応溶液に浸漬するた
めの浸漬装置２３３が配置されている。
（１）タンタルエトキシドが、エタノール１リツトルあ
たり０．５ａ＋ｏＲ（モル）含まれる溶液を作製した。
この溶液２ｍＱ（ミリリットル）に、水０．０５ｍｏＱ
　を１リツトルのエタノールに溶解した液８ｍＱと、塩
酸０．１ｍｏｎ　　を１リットルのエタノールに溶解し
た液２，５ｍρ　とを混合した。この混合溶液にエタノ
ール２ｍＱを加えた溶液を作り、３　ｍ　Ｑ　／　ｗｉ
ｎの速度でビー力２０４に滴下して透明な均一溶液を得
た。
（２）ビー力２３５をスタータ２３４上に置いて、撹拌
子２３９の回転により、内部の溶液を撹拌した。
（３）光照射装Ｍ２３１により紫外線成分の多く含まれ
た光を発生させた。モノクロメータ２３２を調節し、タ
ンタル−エトキシ基の結合エネルギーに対応する２５４
ｎｍの単色光を選択し、ミラー２３７で反射させ、ビー
力２３５内に入っている反応溶液に約３０分間照射した
。
（４）３０分間でゾル−ゲル反応が十分進行したので、
ミラー２３７をモノクロメータ２３２の上部に引き上げ
た。
（５）浸漬装置２３３を操作して、基板２３８を反応溶
液中に浸漬した。
（６）再度浸漬装置２３３を操作して、基板２３８をビ
ー力２３５から引き上げ、モノクロメータ２３正面の光
が最もよく照射される位置に停止される位置に停止させ
た。
（７）モノクロメータ２３２を調整して、純空気１９７
中においてオゾンを発生させるための１８４ｎｍの単色
光を約１０分間照射した。この時純空気１９７中におい
てオゾンが発生し、成膜した薄膜はオゾン酸化され、五
酸化タンタルが得られた。
既に述べたように、五酸化タンタルは化学的に非常に安
定で、弗酸のみに可溶で、下地との選択エツチングはで
きない。そこで、本実施例では物理的なエツチング法で
あるイオンミリングでパターン形成を行ったので、以下
にそれを示す。
（１）通常の方法で、基板表面にホトレジストを回転塗
布した。
（２）通常の方法で、露光装置及び現像装置を用い、ホ
トマスクのパターンをホトレジストに転写した。
（３）イオンミリング装置に基板を配置し、１Ｏ−４Ｐ
ａ（パスカル）台まで排気した後、２Ｘ１０”−”Ｐａ
のアルゴン雰囲気で、加速電圧６００Ｖ、減速電圧１５
ｏｖ、イオン密度０　、５　ｍ　Ａ　／　ａＫで２分間
イオンミリングした。
（４）ホトレジスト膜は、イオン照射によって表面が変
質している。そこでプラズマアッシャを用いて、表面層
を除去した後、通常のレジスト除去剤でホトレジストを
除去した。
ポンディングパッド以外の最外層は、本実施例のように
高誘電率の五酸化タンタルでもよいし、酸化シリコン皮
膜のような誘電率が１０未満の皮膜でもよい。ただし、
五酸化タンタルのように誘電率が１０以上の皮膜とする
場合には、酸化シリコン皮膜のような誘電率が１０未満
の皮膜を下地膜として使用しなければならない。内部回
路への浮遊容量の増加を避けるためである。
本実施例では、誘電体薄膜形成に浸漬法を採用したので
、基板の大面積化には有利である。しかし浸漬法は第５
の実施例の回転塗布法に比べると。
膜圧のコントロールが難しいという点で劣る。もちろん
−船釣な薄膜形成方法ではある。この他に、スパッタリ
ングや蒸着、あるいはめっきを利用してもよいことは当
然である。
（実施例７） 第７の実施例の構造は、第５の実施例の構造と比較して
特に違った点はない。ただし、ポンディングパッドの寸
法が１００μｍ角と小さいので、第５の実施例よりも誘
電率の大きい材料を使用することにした。ここではその
材料の薄膜の製法に限って説明する。
一般に誘電率が数千以上の誘電体は、高周波特性が悪く
、本発明の誘電体薄膜としては使用できない。そこで、
高周波特性に優れている上に比誘電率もＩ　Ｇ　Ｈｚで
約９０と大きい誘電体とし、て、バリウム・鉛・ネオジ
ウム・チタンの複合酸化物（ＢａＯ−ＰｂＯ−ＮｄｚＯ
ａ・４Ｔｉ○２）を使用することにした。膜厚は０．０
５μｍである。バリウム及びチタンの酸化物を含む複合
酸化物は、比較的比誘電率が高く、しかも、ＩＧＨｚ以
上の高周波でも誘電率の低下、誘電損失の上昇がホさい
ので、本発明のコンデンサ付きボンディング電極の誘電
体としては最適である。その中では、特に本実施例で選
んだ、バリウム・鉛・ネオジウム・チタンの複合酸化物
（ＢａＯ・ＰｂＯ−Ｎｄ２ｏ３・４Ｔｉ○２）は、ε、
が約９０と大きいので有利である。
ポンディングパッドの寸法は、１００μｍ角であり、バ
リウム・鉛・ネオジウム・チタンの複合酸化物の膜厚が
０．０５μｍであり、さらに本実施例の構造は二つのポ
ンディングパッド内のコンデンサが並列に接続されてい
るために、その容量は約５ｏｏｐｐと十分な値であった
。
バリウム・鉛・ネオジウム・チタン複合酸化物（ＢａＯ
−ＰｂＯ・Ｎｄ２０ｇ・４Ｔｉ○２）の製造プロセスに
ついて第２４図に従って説明する（１）還流管付き四つ
ロフラスコ（５００ｍΩ用）にバリウム（Ｂ　ａ）　１
．３７　ｇ　、（０，０１ｍｏＱ）とイソプロピルアル
コール（ｉ　　Ｃ３Ｃ３Ｈ７０Ｈ）８０を入れ、オイル
バスを用い、窒素中８０℃で３０分間還流した。溶液中
では、ノベリウムのアルコキシドが形成されていた。
（２）この四つロフラスコに、チタンのアルコキシド（
Ｔｉ　（ＯＣ３Ｈ７））１１．３　ｇ　　（０，０４ｍ
ｏｎ）をイソプロピルアルコール（ｉ−Ｃ３Ｈ７０Ｈ）
１００ｍＱに溶解した溶液、鉛のアルコキシド（Ｐ　ｂ
　（ＯＣａＨ７）ｚ）　３．２５　ｇ　（０，０１ｍｏ
Ｑ）をイソプロピルアルコール（ｉ　　Ｃ３ＨＣ３Ｈ７
０Ｈ）５０に溶解した溶液、及び硝酸ネオジウム（Ｎｂ
（ＮＯｘ）ａ・５Ｈｚｏ）４．２０　ｇ　（０，０１ｍ
ａＱ）をイソプロピルアルコール（ｉ　−Ｃ３Ｈ７０Ｈ
）５０ｍＱに溶解し、窒素中８０℃で３０分間反応させ
た溶液（Ｎｂ（○Ｃ３Ｈ７）３）をそれぞれ滴下ロート
に入れて装着した。
（３）Ｔｉ（○ＣＩＬＨ？）４溶液、Ｐ　ｂ　（ＯＣ３
Ｈ７）Ｚ溶液、及びＮ　ｂ　（ＯＣ２１Ｈ７）８溶液を
同時に１時間かけて滴下した。滴下後の反応溶液を８０
℃に保ち２時間撹拌した。
（４）水（ＨｚＯ）１．２６ｇ　（０，０７ｍｏＡ）及
び酢酸（ＣＨｓＣ○○Ｈ）６　ｇ（０，１７ｍｏＱ）を
イソプロピルアルコール（ｉ−Ｃ３Ｈ７０Ｈ）３０ｍＱ
に溶解した溶液を、滴下ロートを用いて３０分間かけて
滴下した。
（５）この反応溶液を８０℃で２時間撹拌した後、還流
管をリービッヒ冷却管に取り替え、減圧蒸留できる装置
とした。
（６）この装置を用い１反応媒体であるイソプロピルア
ルコール（ｉ−Ｃ３Ｈ７０Ｈ）を蒸留除去し、反応溶液
を１００ｍＱまで濃縮した。
（７）この濃縮溶液をスピンナを用いて塗布した。
１回の塗布で約０．０１μｍの膜厚が得られた。
完全な連続膜にするために１本実施例では塗布回数を５
回とした。
（８）空気中４００℃で１時間熱処理し、ＢａＯ・Ｐｂ
０−Ｎｄｚ○ａ・４Ｔｉｏｚの薄膜を得た。
本実施例のような複合酸化物は、蒸着やスパッタリング
といった通常の薄膜形成方法で薄膜を形成することが難
しい。その理由は、目的とする構造及び組成を基板上で
実現することが難しいことによる。
例えば、目的組成（Ｂａｏ−Ｐｂｏ−Ｎｄ２．０８・４
ＴｉＯｚ）のターゲットによるスパッタリングでは、ス
パッタリングによるエネルギーで複合酸化物の結合が外
れ、基板上に構造のまったく違った物質が形成される可
能性が高い。また目的組成をるつぼに入れて、蒸着ある
いはエレクトロブレーティングをしようとすると、蒸発
する際にスパッタリングと同様に構造が破壊される。さ
らに、構成物間の蒸気圧の差によって蒸気圧の低いもが
選択的に堆積する結果、組成までずれることになる。
組成をずらさないようにするには、複数の蒸発源から構
成物をそれぞれ別々に蒸発させる方法を必要とする。し
かし、この場合でも基板上で複合酸化物が形成されてい
る保証はない。また真空雰囲気は還元作用を持っており
、スパッタリングでも純粋のアルゴンではなく酸素を混
入したガス雰囲気で行う必要があるが、この酸素の作用
は、ターゲット中の酸素の離脱を押えるというものであ
る。
その点イオンミキシング法では、スパッタリング。
イオンビームスパラタングであるいは蒸着で１粒子が基
板に飛来する途中の経路で酸素を照射して。
酸化を促進する。この場合には、原料としては酸化物で
はなく金属元素のままでもよく、蒸発のコントロールは
やりやすい。しかしこの場合でも、基板上の薄膜が目的
の複合酸化物になっているという保証はない。
以上のように、本実施例の方法であれば、複合酸化物が
分解するほどの加熱工程を含まないために、比較的容易
に、またより確かに複合酸化物の薄膜を形成することが
できる。
（実施例８） 実施例７においては、ＢａＯ・Ｐｂ０−Ｎｄ２Ｏ２・４
ＴｉＯｚを誘電体として使用したが、本実施例では、バ
リウムとチタンとタングステンとの複合酸化物（Ｂａ０
・４ＴｉＯｚ・ｏ、ＩＷＯａ）を用いた。
以下、第２５図に従って合成方法を示す。
（１）還流管付き三つロフラスコ（３００ｍｕ用）にバ
リウム（Ｂａ）１．３７ｇ（０，０１ｍｏＱ）とイソプ
ロピルアルコール（ｉ　　Ｃ３ＨＣ３Ｈ７０Ｈ）８０を
入れ、オイルバスを用い、窒素中８０℃で３０分間還流
した。その結果、フラスコ内はバリウムのアルコキシド
（Ｂ　ａ　（ＯＣｓＨ７）ｚ）のアルコール溶液になっ
た。
（２）この三つロフラスコにチタンのアルコキシド（Ｔ
ｉ（ＯＣｓＨ７）ａ）１１．３　ｇ（０，０４＋５ｏＱ
）をイソプロピルアルコール（ｉ−Ｃ３Ｈ７０Ｈ）１０
０ｍＱに溶解した溶液、及びタングステンのアルコキシ
ド（Ｗ　（ＯＣ２Ｈ５）ｓ）　０　、４　ｇ　（０，０
０１ｍｏｎ）をイソプロピルアルコール（ｉ　−Ｃｓ　
Ｈ７０Ｈ）５０ｍＡに溶解し、窒素中８０℃で３０分間
反応させた溶液をそれぞれ滴下ロートに入れて装着した
。
（３）　Ｔ　ｉ　（ＯＣ２１Ｈ？）４　、及びＷ　（Ｏ
ＣＩＩＨ７）３溶液を同時に１時間かけて滴下する。滴
下後の反応溶液を８０℃に保ち、２時間撹拌した。
（４）水（Ｈｚ○）１−８ｇ　（０，１ｍｏＱ）及び酢
酸（ＣＨａＣＯＯＨ）４．２ｇ（０，０’７＋ｏＲ）を
イソプロピルアルコール（ｉ−Ｃ３Ｈ７０Ｈ）２０ｍＱ
に溶解した溶液を滴下ロートを用いて３０分間かけて滴
下した。
（５）この反応溶液を８０℃で２時間撹拌した後、還流
管をリービッヒ冷却管に取り替え、減圧蒸留できる装置
とした。
（６）この装置を用い、反応媒体であるイソプロピルア
ルコール（ｉ−Ｃ，１Ｈ７０Ｈ）を蒸留除去し、反応溶
液を１００ｍ１ｌ！になるまで濃縮した。
（７）この濃縮溶液をスピンナを用いて塗布した。
１回の塗布で約０．０１μｍの膜厚が得られたので、完
全な連続膜にするために１本実施例では塗布回数を５回
とした。
（８）空気中４００℃で１時間熱処理し、Ｂａ０・４Ｔ
ｉＯｚ・０　、　Ｉ　Ｗ　Ｏａの薄膜を得た。
本実施例では、構成元素が実施例７よりも少ないため、
合成が容易である。その反面ＩＧＨｚにおける比誘電率
が約６０と第７の実施例によりも小さかった。
以上のとおり、実施例７及び実施例８では、本来は安定
には存在しないバリウム、ネオジウム。
タングステンのアルコキシドをイソプロピルアルコール
中で加熱還流することで、これらのアルコキシドを生成
することを見出した。
いくつかの実施例を挙げてきたが、ある実施例で得られ
る構造を他の実施例の製造方法で作成しても構わない。
また、誘電率が１層以上の誘電体層を１層として記述し
てきたが、誘電率が１０以上の誘電体を複数重ねること
で容量を増加することができる。
このことは、コンデンサの構造としては一般的に知られ
ており、本発明においてもその積層技術は適用できる。
（実施例９） １００ｐＦ以上の容量を電源と接地との間に設置する本
発明のポンディングパッド電極を有する半導体集積回路
素子を備えたパッケージをスーパーコンピュータに実装
した場合の斜視図を、第２６図に示す。実施例５〜８に
示した半導体集積回路素子（ＩＣチップ）を装着した半
導体パッケージ２６０は多層プリント基板２６１に三次
元に装着され、コネクタによってプラッタに接続される
。本実施例では、上部プラッタと下部プラッタとの二段
に構成され、下部プラッタの下方より冷即用空気が送ら
れ、両プラッタ間にはクロスフローグリッド２６２が設
けられ、冷却による温度のバラツキを少なくするように
工夫されている。
半導体パッケージ２６０として、論理用パッケージ、　
ＶＲ（ベクトル　レジスタ）用パッケージ主記憶用パッ
ケージ、拡張記憶用パッケージが用いられ、高集積論理
プラッタに装着される。
論理用パッケージには論理ＬＳＩ、ＲＡＭモジ！−／Ｌ
７ＶＲ用パッケージには論理Ｌ　Ｓ　Ｉ　、　ＶＲＬＳ
Ｉ。
主記憶用パッケージにはＤＲＡＭ　（ダイナミックラン
ダム　アクセス　メモリ）等が用いられ、これらのパッ
ケージは、表面実装、アキシャル実装両面実装等によっ
てプリント基板に装着される。
本実施例に従えば、最高速のスーパーコンピュータを得
ることができる。
以上の実施例では、誘電体の材料を規定して述べてきた
が、これに限らず、１ギガヘルツ以上で誘電率が１０以
上で、かっ誘電損失が小さい材料であれば何でも構わな
い。
例えば、Ｔｉ○ｚ、５ｎＯｚ−ＴｉＯ２，、ＺｒＴｉＯ
４゜（Ｚ　ｒ　Ｓ　ｎ）Ｔ　ｉ　Ｏａ、　（Ｚ　ｒｏ、
ｓｓ　ｎｏ、ｚ）Ｔ　ｉ　０４゜Ｂ　ａ　Ｔ　１４０ａ
、　Ｂ　ａｚＴ　ｉ　ｅｏｚｏｙ　Ｌ　ａｚＴ　１ｚｏ
７゜Ｎ　ｄ　２Ｔ　ｉ　２０７ｐ　Ｃａ　２Ｎ　ｄ　ｘ
○７，５ｒｚＮｄｚ○７゜ＭｇＴｉ０ａ、ＣａＴｉ０ａ
、Ｓ　ｒＴｉ○８゜５ｒＺｒ○８等を挙げることができ
る。
〔発明の効果〕
本発明によれば、Ｉ　Ｇ　Ｈｚ以上で動作する半導体集
積回路装置において問題となる。誘導成分による雑音を
効果的に排除することができ、高速動作をする上で、信
頼性の高い半導体集積回路装置とその製造方法を提供す
ることができる。
【図面の簡単な説明】
第１図は本発明の背景を示す説明図、第２図は本発明の
第１の実施例の斜視図、第３図は第２図の一部の拡大断
面図、第４図は本発明の第２の実施例の斜視図、第５−
１図は本発明の第３の実施例の斜視図、第５−２図は第
５−１図の一部の拡大図、第６図は第５−２図の断面の
模式図、第７図は本発明の第４の実施例の説明図、第８
図は本発明の第４の実施例の模式図、第９図は本発明の
第４の実施例の構造図、第１０図、第１１−１図、及び
第１１−２図は本発明の背景を示す説明図、第１２図は
本発明の背景を示す回路図、第１３−１図、第１３−２
図、第１４−１図、及び第１４−２図は本発明の作用を
示す平面図及び断面図、第１５図は本発明の作用を示す
断面図及び回路図、第１６図は本発明の第５の実施例を
示す斜視図、第１７〜１図及び第１７−２図は本発明の
第５の実施例を示す断面図、第１８図は本発明の第５の
実施例を示す断面図及び回路図、第１９図は本発明の第
５の実施例の製造方法を示す工程図、第２０図は本発明
の第５の実施例の製造装置を示す説明図、第２１図は本
発明の第６の実施例を示す断面図、第２２図は本発明の
第６の実施例を示す一部断面斜視図、第２３図は本発明
の第６の実施例の製造装置を示す説明図、第２４図は本
発明の第７の実施例の製造工程を示す説明図、第２５図
は本発明の第８の実施例の製造工程を示す説明図、第２
６図は本発明の第９の実施例を示す斜視図である。 １０・・・ＶＴＴ、２ｏ・・・上部ＡＱ電極、２１・・
・五酸化タンタル層、２２・・・下部ＡＱ電極、２３・
・・ゲート、２４・・・電源、２５・・・接地、３ｏ・
・・表面保護層、３１・・・接地配線ボンディングワイ
ヤ、３２・・・電源配線ボンディングワイヤ、３３・・
・低誘電率層、３４・・・電源配線層、３５・・絶縁層
、３６・・・シリコンウェハ、５ｏ・・・上部Ａρ電極
、５１・・・五酸化タンタル層、５２・・・下部ＡＱ電
極、７０・・・電源ライン、７１・・・接地ライン、７
２・回路ブロック（ａ）、７３・・・回路ブロック（ｂ
）、７４・・・回路ブロック（ｃ）、８０・・・回路ブ
ロック（１）、８１・・・回路ブロック（２）、８２・
・・回路ブロック（３）、９ｏ・・・上部ＡＱ電極、９
１・・・五酸化タンタル層、９２・・・下部ＡΩ電極、
９３・・・ショート箇所、９４・・・電源端子、１００
・・コイル、１０１・・・コンデンサ、１０２・スイッ
チ、１０３・・・負荷、１１０・・・スイッチング回路
、１１１・・・集積回路（ＩＣ）、１１２・・・パッケ
ージ、１１３・・・プリント板、１２０・・・ＶＥＥ、
１２１・・・Ｖａａ、１３０・・・ポンディングパッド
部、１３１・・・内部回路との接続部、１３２山内部配
線、１３３・・・シリコ基板、１３４・・・酸化膜、１
３５・・・ＡＱ配線、１３６・・・酸化シリコン皮膜、
１４０・・・高誘電率層、１４１・・・上部電極、１４
８・・・ＡＱ配線、１４９・・・ＡＱ配線、１５０・・
・通常のポンディングパッド、１５１・・・エミッタ、
１５２・・・コレクタ、１５３・・・スルーホール、１
５４・・・スルーホール、１５５・・・コンデンサ人リ
ボンディングパッド、１５６・・・上部電極、１５７・
・・ＡＱ配線、１５８・・・下部電極、１５９・・・誘
電体層、１６０・・・上部ＡＱ電極、１６１・・・五酸
化タンタル層、１６２・・・下部ＡＱ電極、１６３・・
・左側コンデンサ入りポンディングパッド、１６４・・
・上部ＡＱ電極、１６５・・・五酸化タンタル層、１６
６・・・下部Ａｎ電極。 １６７・・・右側コンデンサ人リボンディングパッド、
１６８・・・シリコン基板、１７ｏ・・・酸化シリコン
皮膜、１７１・・・ＡＱ内部配線、１７２・・・スルー
ホール、１７３・・・スルーホール、１８０・・・ＡΩ
内部配線、１８１・・・ワイヤ、１８２・・・ワイヤ、
１８３・・・トランジスタ、１９６・・・排気、１９７
・・・純空気、１９８・・・露光装置、１９９・・・ホ
トマスク、２００・・・光照射装置、２０１・・・モノ
クロメータ、２０２・・・スピンナ、２０３・・・超音
波振動装置、２０４・・・ビー力、２０５・・・ステー
ジ、２０６・・・ビー力、２０７・・・基板、２０８・
・・ボックス、２０９・・・シャッター機構、２１０・
・・上部ＡＱ電極、２１１・・・五酸化タンタル層、２
１２・・・ＡＱ内部配線、２１３・・・上部ＡＱ電極、
２１４・・・五酸化タンタル層、２１５・・・ＡＱ内部
配線、２１６・・・スルーホール、２２０・・・信号用
ＡＱ電極、２２１・・・信号用スルーホール、２２２・
・・パッシベーション層、２３０・・・ボックス、２３
１・・・光照射装置、２３２・・・モノクロメータ、２
３３・・・浸漬装置、２３４・・・スタータ。 ２３５・・・ビー力、２３６・・・支持台、２３７・・
・ミラ２３８・・・基板、２３９・・・撹拌子、２６０
・・・半導体パッケージ、２６１・・・多層プリント基
板、（ａ） 第 図 第 図 第 図 第 ４ 図 第５−１ 図 第５−２図 ３ 第 図 ０ １ 第 ア 図 第 図 第 ９ 図 第１０図 第１１ 図 Ａ 第１１−２図 第１２図 第１３−１ 図 第１３−２ 図 第１４−１ 図 第１４−２ 図 ３３ ３４ 第１５図 第１７−１ 図 第１７−２ 図 断面 第１９図 第２０図 ９８ ０８ 第２１ 図 第２２図 第２３図 第２４図 第２５図

Claims (1)

  1. 【特許請求の範囲】 １、周波数１ギガヘルツ以上で動作する内部回路を備え
    た半導体集積回路素子と、少なくとも該半導体集積回路
    素子と外部回路とを、電気的に接続する手段を備えた外
    部機構と、を有する半導体集積回路装置において、 電源と接地との間であつて、前記半導体集積回路素子内
    と前記外部機構内とのそれぞれに少なくとも１以上のコ
    ンデンサを備え、かつ前記外部機構内のコンデンサの容
    量が前記半導体素子内のコンデンサの容量よりも大きい
    ことを特徴とする半導体集積回路装置。 ２、前記半導体集積回路素子内であつて、論理演算の最
    小単位ごとに１つのコンデンサを設置することを特徴と
    する請求項１記載の半導体集積回路装置。 ３、周波数１ギガヘルツ以上で動作する内部回路を備え
    た半導体集積回路素子と、少なくとも該半導体集積回路
    素子と外部回路とを、電気的に接続する手段を備えた外
    部機構と、を有する半導体集積回路装置において、 電源と接地との間であつて、前記半導体集積回路素子表
    面の絶縁層上と前記外部機構内とのそれぞれに少なくと
    も１以上のコンデンサを備え、かつ前記外部機構内のコ
    ンデンサの容量が前記半導体素子表面の絶縁層上に形成
    されたコンデンサの容量よりも大きいことを特徴とする
    半導体集積回路装置。 ４、前記半導体素子表面の絶縁層上のコンデンサが、前
    記絶縁層の全面に形成されていることを特徴とする請求
    項３記載の半導体集積回路装置。 ５、前記半導体素子表面の絶縁層上のコンデンサが、２
    以上のコンデンサからなる組の集合体であり、各組内で
    選択された１以上のコンデンサが、並列に接続されてい
    ることを特徴とする請求項３記載の半導体集積回路装置
    。 ６、前記半導体素子表面の絶縁層上の少なくとも１以上
    のコンデンサを、個別に検査するための手段を備えてい
    ることを特徴とする請求項３記載の半導体集積回路装置
    。 ７、周波数１ギガヘルツ以上で動作する内部回路を備え
    た半導体集積回路素子と、少なくとも該半導体集積回路
    素子と外部回路とを、電気的に接続する手段を備えた外
    部機構と、を有する半導体集積回路装置において、 電源と接地との間であつて、前記半導体集積回路素子の
    ボンディング用電極と前記外部機構内とのそれぞれに少
    なくとも１以上のコンデンサを備え、かつ前記外部機構
    内のコンデンサの容量が前記半導体集積回路素子のボン
    ディング用電極に形成されたコンデンサの容量よりも大
    きいことを特徴とする半導体集積回路装置。 ８、前記半導体集積回路素子のボンディング用電極に形
    成されたコンデンサが、２層以上の導電性薄膜と、比誘
    電率１０以上の絶縁性薄膜とからなることを特徴とする
    請求項７記載の半導体集積回路装置。 ９、前記半導体集積回路素子のボンディング用電極に形
    成されたコンデンサが、一対の電極を隣り合わせに配置
    することで、該一対の電極が交差接続された構造になつ
    ていることを特徴とする請求項７記載の半導体集積回路
    装置。 １０、周波数１ギガヘルツ以上で動作する内部回路を備
    えた半導体集積回路素子と、少なくとも該半導体集積回
    路素子と外部回路とを、電気的に接続する手段を備えた
    外部機構と、を有する半導体集積回路装置に用いるコン
    デンサであつて、少なくとも前記半導体集積回路素子の
    内部に設置され、２層以上の導電性薄膜と、比誘電率１
    ０以上の絶縁性薄膜とからなることを特徴とするコンデ
    ンサ。 １１、周波数１ギガヘルツ以上で動作する内部回路を備
    えた半導体集積回路素子と、少なくとも該半導体集積回
    路素子と外部回路とを、電気的に接続する手段を備えた
    外部機構と、を有する半導体集積回路装置に用いるコン
    デンサであつて、少なくとも前記半導体集積回路素子表
    面の絶縁層上に設置され、２層以上の導電性薄膜と、比
    誘電率１０以上の絶縁性薄膜とからなることを特徴とす
    るコンデンサ。 １２、前記絶縁層表面の全面に形成されていることを特
    徴とする請求項１１記載のコンデンサ。 １３、２以上の部分からなる複数の組に分割され、各組
    内で選択された１以上の部分を並列に接続してなること
    を特徴とする請求項１１記載のコンデンサ。 １４、周波数１ギガヘルツ以上で動作する内部回路を備
    えた半導体集積回路素子と、少なくとも該半導体集積回
    路素子と外部回路とを、電気的に接続する手段を備えた
    外部機構と、を有する半導体集積回路装置に用いるコン
    デンサであつて、電源と接地との間で、前記半導体集積
    回路素子のボンディング電極に設置され、２層以上の導
    電性薄膜と、比誘電率１０以上の絶縁性薄膜とからなる
    ことを特徴とするコンデンサ。 １５、一対の電極を隣り合わせに配置することで、該一
    対の電極が交差接続された構造になつていることを特徴
    とする請求項１４のコンデンサ。 １６、周波数１ギガヘルツ以上で動作する内部回路を備
    えた半導体集積回路素子と、少なくとも該半導体集積回
    路素子と外部回路とを、電気的に接続する手段を備えた
    外部機構と、を有する半導体集積回路装置に用いるコン
    デンサの製造方法において、 金属アルコキシドを有効成分とする溶液を、基板上に成
    膜する工程と、該膜に金属−アルコキシ基の結合エネル
    ギーに相当する波長の光を照射して、金属−アルコキシ
    基結合の分解反応を促進させる工程と、前記光照射によ
    つても未反応の金属アルコキシドを溶解除去する工程と
    、酸化物薄膜を形成させるために必要なオゾンを発生さ
    せるための波長の光を照射する工程とを、順次含むこと
    を特徴とするコンデンサの製造方法。 １７、周波数１ギガヘルツ以上で動作する内部回路を備
    えた半導体集積回路素子と、少なくとも該半導体集積回
    路素子と外部回路とを、電気的に接続する手段を備えた
    外部機構と、を有する半導体集積回路装置に用いるコン
    デンサの製造方法において、 金属アルコキシドを有効成分とする溶液に、金属−アル
    コキシ基の結合エネルギーに相当する波長の光を照射し
    て、金属−アルコキシ基結合の分解反応を促進させる工
    程と、前記溶液により基板上に成膜する工程と、前記波
    長の光と、オゾンを発生させるために必要な波長の光と
    のうち少なくとも一方の光を照射する工程とを、順次含
    むことを特徴とするコンデンサの製造方法。
JP2080755A 1990-03-30 1990-03-30 半導体集積回路装置 Pending JPH03283459A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2080755A JPH03283459A (ja) 1990-03-30 1990-03-30 半導体集積回路装置
EP91302353A EP0449484A1 (en) 1990-03-30 1991-03-19 Semiconductor integrated circuit devices with capacitors
US07/678,852 US5449948A (en) 1990-03-30 1991-04-01 Semiconductor integrated circuit devices including means for reducing noise generated by high frequency internal circuitry

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2080755A JPH03283459A (ja) 1990-03-30 1990-03-30 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH03283459A true JPH03283459A (ja) 1991-12-13

Family

ID=13727228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2080755A Pending JPH03283459A (ja) 1990-03-30 1990-03-30 半導体集積回路装置

Country Status (3)

Country Link
US (1) US5449948A (ja)
EP (1) EP0449484A1 (ja)
JP (1) JPH03283459A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304702B1 (ko) * 1998-07-10 2001-09-26 윤종용 반도체장치의 커패시터 및 그 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608246A (en) * 1994-02-10 1997-03-04 Ramtron International Corporation Integration of high value capacitor with ferroelectric memory
FR2755569B1 (fr) * 1996-11-04 1999-01-08 Fihem Equipement de telecommunication filaire avec protection contre des parasites electromagnetiques
US6274435B1 (en) * 1999-01-04 2001-08-14 Taiwan Semiconductor Manufacturing Company High performance MIM (MIP) IC capacitor process
US6677637B2 (en) * 1999-06-11 2004-01-13 International Business Machines Corporation Intralevel decoupling capacitor, method of manufacture and testing circuit of the same
US6507476B1 (en) * 1999-11-01 2003-01-14 International Business Machines Corporation Tuneable ferroelectric decoupling capacitor
US6624651B1 (en) * 2000-10-06 2003-09-23 International Business Machines Corporation Kerf circuit for modeling of BEOL capacitances
US6376259B1 (en) 2001-03-21 2002-04-23 Ramtron International Corporation Method for manufacturing a ferroelectric memory cell including co-annealing
US6806569B2 (en) * 2001-09-28 2004-10-19 Intel Corporation Multi-frequency power delivery system
US20040038201A1 (en) * 2002-01-22 2004-02-26 Whitehead Institute For Biomedical Research Diagnostic and therapeutic applications for biomarkers of infection
TW578292B (en) * 2002-11-22 2004-03-01 Via Tech Inc Chip to eliminate noise and manufacturing method thereof
US7541265B2 (en) * 2005-01-10 2009-06-02 Endicott Interconnect Technologies, Inc. Capacitor material for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
JP4512497B2 (ja) * 2005-01-31 2010-07-28 イビデン株式会社 コンデンサ内蔵パッケージ基板及びその製法
KR100618903B1 (ko) * 2005-06-18 2006-09-01 삼성전자주식회사 독립된 전원 장치를 구비하는 반도체 집적 회로와 반도체집적 회로를 구비하는 반도체 시스템 및 반도체 집적 회로형성 방법
KR101047061B1 (ko) * 2010-02-03 2011-07-06 주식회사 하이닉스반도체 반도체 장치의 출력 회로
US20220293513A1 (en) * 2021-03-11 2022-09-15 Qualcomm Incorporated Power decoupling metal-insulator-metal capacitor

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114268A (en) * 1981-01-07 1982-07-16 Hitachi Ltd Semiconductor device
JPS5972152A (ja) * 1982-10-18 1984-04-24 Nec Corp マスタスライス方式集積回路
JPS60154654A (ja) * 1984-01-25 1985-08-14 Nec Corp 半導体装置
JPS6122365B2 (ja) * 1978-10-04 1986-05-31 Hitachi Ltd
JPS61131556A (ja) * 1984-11-30 1986-06-19 Nec Corp 半導体装置
JPH01248528A (ja) * 1988-03-30 1989-10-04 Ushio Inc Ｓｏｇ膜の硬化方法
JPH01255248A (ja) * 1988-04-05 1989-10-12 Seiko Epson Corp 半導体集積回路装置
JPH01286922A (ja) * 1988-05-12 1989-11-17 Toray Ind Inc チタン酸バリウム薄膜の形成方法
JPH01313329A (ja) * 1988-06-13 1989-12-18 Mitsubishi Metal Corp 複合金属酸化物薄膜の製造方法
JPH0276251A (ja) * 1988-09-12 1990-03-15 Hitachi Ltd 半導体集積回路装置
JPH0283239A (ja) * 1988-09-19 1990-03-23 Hitachi Ltd 誘電体薄膜の形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3067917D1 (en) * 1979-03-10 1984-06-28 Fujitsu Ltd Constructional arrangement for semiconductor devices
IL61678A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
JPS6068662U (ja) * 1983-10-17 1985-05-15 三洋電機株式会社 集積化コンデンサ
US4737830A (en) * 1986-01-08 1988-04-12 Advanced Micro Devices, Inc. Integrated circuit structure having compensating means for self-inductance effects
JPS6338248A (ja) * 1986-08-04 1988-02-18 Hitachi Ltd 半導体装置およびその製造方法
US4903113A (en) * 1988-01-15 1990-02-20 International Business Machines Corporation Enhanced tab package
US5011784A (en) * 1988-01-21 1991-04-30 Exar Corporation Method of making a complementary BiCMOS process with isolated vertical PNP transistors
US5032892A (en) * 1988-05-31 1991-07-16 Micron Technology, Inc. Depletion mode chip decoupling capacitor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122365B2 (ja) * 1978-10-04 1986-05-31 Hitachi Ltd
JPS57114268A (en) * 1981-01-07 1982-07-16 Hitachi Ltd Semiconductor device
JPS5972152A (ja) * 1982-10-18 1984-04-24 Nec Corp マスタスライス方式集積回路
JPS60154654A (ja) * 1984-01-25 1985-08-14 Nec Corp 半導体装置
JPS61131556A (ja) * 1984-11-30 1986-06-19 Nec Corp 半導体装置
JPH01248528A (ja) * 1988-03-30 1989-10-04 Ushio Inc Ｓｏｇ膜の硬化方法
JPH01255248A (ja) * 1988-04-05 1989-10-12 Seiko Epson Corp 半導体集積回路装置
JPH01286922A (ja) * 1988-05-12 1989-11-17 Toray Ind Inc チタン酸バリウム薄膜の形成方法
JPH01313329A (ja) * 1988-06-13 1989-12-18 Mitsubishi Metal Corp 複合金属酸化物薄膜の製造方法
JPH0276251A (ja) * 1988-09-12 1990-03-15 Hitachi Ltd 半導体集積回路装置
JPH0283239A (ja) * 1988-09-19 1990-03-23 Hitachi Ltd 誘電体薄膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304702B1 (ko) * 1998-07-10 2001-09-26 윤종용 반도체장치의 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
US5449948A (en) 1995-09-12
EP0449484A1 (en) 1991-10-02

Similar Documents

Publication Publication Date Title
JPH03283459A (ja) 半導体集積回路装置
US6573584B1 (en) Thin film electronic device and circuit board mounting the same
US5177670A (en) Capacitor-carrying semiconductor module
JP4166013B2 (ja) 薄膜キャパシタ製造方法
US6920051B2 (en) Hybrid capacitor, circuit, and system
JP4795677B2 (ja) 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
US6873038B2 (en) Capacitor and semiconductor device and method for fabricating the semiconductor device
EP1251559B1 (en) Multiple terminal capacitor structure
JP3207430B2 (ja) コンデンサ構造およびその製造方法
US6507497B2 (en) Interposer for semiconductor, method for manufacturing the same and semiconductor device using such interposer
EP1273017B1 (en) Distributed capacitor
JP2004056145A (ja) シリコン・ウェハ上に作製されセラミック基板に接合されたインターポーザ・コンデンサ
US20060131069A1 (en) Method of manufacturing wiring substrate to which semiconductor chip is mounted
JPH04211191A (ja) 実装構造体
US20170256489A1 (en) Soc with integrated voltage regulator using preformed mim capacitor wafer
JP2002260959A (ja) 積層コンデンサとその製造方法およびこのコンデンサを用いた半導体装置、電子回路基板
JPS5928366A (ja) 電気的相互接続パツケ−ジを製造する方法
EP4035205A1 (en) Molded interconnects in bridges for integrated-circuit packages
CN101834178B (zh) 整合型无源元件及其制造方法
US20050136609A1 (en) Capacitor having an anodic metal oxide substrate
US10847316B2 (en) MIM device with laminated dielectric layers
US20020085336A1 (en) High performance via capacitor and method for manufacturing same
CN111769808A (zh) 一种基于三维电容电感的低通滤波器及制备方法
US20100052108A1 (en) Vertical through-silicon via for a semiconductor structure
JP2001015654A (ja) インターポーザ及びその製造方法とそれを用いた回路モジュール