JPH06505368A

JPH06505368A - フィールドプログラム可能なゲートアレイに使用するための改良されたアンチヒューズ回路構造およびその製造方法

Info

Publication number: JPH06505368A
Application number: JP4506201A
Authority: JP
Inventors: ホールツウォース，モンタ・アール; クレイン，リチャード; ディキシット，パンカ; イングラム，ウィリアム・ピィ・ザ・サード
Original assignee: クロスポイント・ソルーションズ・インコーポレイテッド
Priority date: 1991-01-17
Filing date: 1992-01-16
Publication date: 1994-06-16
Also published as: WO1992013359A1; US5493147A; US5384481A

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】フィールドプログラム可能なゲートアレイに使用するための改良されたアンチヒユーズ回路構造およびその製造方法発明の背景この発明は一般的に半導体装置の分野に関し、特にゲートアレイに関し、さらにより特定的にはユーザがプログラム可能なまたはフィールドプログラム可能なゲートアレイ（ＦＰＧＡｓ）に関する。

ゲートアレイは、その大部分が、論理ゲートならびに互いに分離されるそれらに関連した入力および出力構造のような集積回路構造のマトリックスである。これらの論理ゲートは垂直および水平の配線チャネルで覆われ、それらは論理ゲートと入力および出力構造とをユーザが特定する機能を果たすようなパターンで相互接続する。

従来的なまたはマスクプログラム可能なゲートアレイ（ＭＰＧＡｓ）は、集積回路をユーザのために特定されていないままの配線レベルまで形成することによって作り出される。ユーザによって配線パターンが特定されると、金属配線層と、論理ゲートならびに入力および出力構造を接続するためのコンタクト層とを堆積させ、マスクし、エツチングすることによって配線チャネルが作り出され、ユーザが特定する機能を果たす。配線チャネルを作り出すこと、すなわち装置のプログラミングはＭＰＧＡの製造業者によって行なわれる。ＭＰＧＡの不利な点には、所望の配線パターンの設計および仕様と完成装置の受取りとの間に長い期間を要する事ならびに各々の設計および仕様の反復に含まれる再利用できない（ｎｏｎ＋ｅｃｕ＋ｒｉｎｇ）高い製造コストがかかる事が含まれ、ＭＰＧＡは生産量の割に不経済である。

これらの問題点のうちのいくつかに取組むために、別のタイプのゲートアレイ、フィールドプログラム可能なゲートアレイ（ＦＰＧＡ）がある。ＦＰＧＡは、装置に組込まれるグローバルな１組の垂直および水平な配線チャネルで完全に形成される。しかしながら、これらのチャネルは、アンチヒユーズとして既知である電気的にプログラム可能な配線構造によって、論理構造、入力および出力構造、ならびに互いから電気的に分離される。ユーザはこれらのアンチヒユーズをプログラムして、ユーザの用途のための特定された配線パターンを非常に迅速にかつユーザ自身の設備で規定する。設計仕様から完成部品の受取りまでに経過した時間は月単位の代わりに分単位で測定され、再利用できない製造コストも回避される。

しかしながら、これまでＦＰＧＡには性能および使用法においである不利な点があった。理想的には、アンチヒユーズ構造は、プログラムされていない（「オフ」）状態では（本来開回路を形成するための）非常に高い抵抗および低い静電容量を、さらにプログラムされていない（「オン」）状態では（本来閉回路を形成するための）非常に低い抵抗を有するべきである。さらに、アンチヒユーズ構造は、非常に短いプログラミング時間および高いプログラミング電圧に適応するために付加的なプロセスの複雑性が必要とされるほど高くはないプログラミング電圧で、最小限のレイアウト区域を占めるべきである。現在のアンチヒユーズ構造はこれらの要求をすべては満たしていないため、ＦＰＧＡは性能に不利な点がある。

より微妙な不利な点は、今日のアンチヒユーズ構造の性能が、ＦＰＧＡが一旦プログラムされると、同じようにプログラムされたＭＰＧＡと同様に振るまわないようにＦＰＧＡのアーキテクチャが変更されることを必要とすることである。多数のユーザはすでにＭＰＧＡのアーキテクチャおよびその使用に馴染んでいるため、ＦＰＧＡがゲート密度および性能においてＭＰＧＡと一致することが望ましい。

現在のアンチヒユーズ構造の電気的および物理的特徴は、ＭＰＧＡの性能レベルと一致する高性能で低コストのＦＰＧＡへの進歩を妨げている。

この発明は、現在のアンチヒユーズのこれらの問題点の多くを解決または実質的に軽減する。

発明の概要この発明は、ＦＰＧＡの配線層の上部に配置される、半導体基板上のアンチヒユーズ構造を提供する。アンチヒユーズ構造は絶縁層上に金属配線層、金属配線層上に第１の高融点金属層、第１の高融点金属上にアモルファスシリコン層、アモルファスシリコン層上に第２の高融点金属および第２の高融点金属層上に次の金属配線層を含む。典型的には、はとんどの半導体プロセスにおいて、第１の金属層は配線金属−１層であり、第２の金属層は配線金属−２層である。しかしながら、この発明のアンチヒユーズ構造は、いかなる２つの金属配線層の間にも配置することができる。

図面の簡単な説明図１は、先行技術の典型的なアンチヒユーズ構造を示す断面図である。

図２は、この発明のアンチヒユーズ構造の特定的な実施例を示す断面図である。

図３Ａ−３Ｃは、図２のアンチヒユーズ構造を製造するために使用される工程順を示す。

特定的な実施例の詳細な説明図１は、今日のＦＰＧＡに見られる典型的なアンチヒユーズ構造を示す。アンチヒユーズは、３つの薄い誘電層１１．１３および１４によって垂直に分離される２つの導電層１０および１２を有する。上部層１２はドープされたポリシリコンであり、下部層１０は濃くＮ−ドープされた単結晶シリコンである。下部層１０は、ＦＰＧＡ集積回路が形成される基板の１部分であるかまたは基板上に堆積されるエピタキシャルシリコン層の１部分である。窒化シリコン誘電層１１は、熱酸化によって形成される二酸化シリコン誘電層１３および１４の間の化学的気相成長によって形成される。

アンチヒユーズは、２つの導電層１０および１２の間に十分なプログラミング電圧が置かれると、誘電層１３．１１および１４が破壊するように動作する。２つの導電層１０および１２は電気的に結合され、アンチヒユーズはプログラムされる。そうでなければ、完全な誘電層１３．１１および１４はそれら全体で２つの層１０および１２の間に高抵抗経路を形成する。

誘電層１１．１３および１４が典型的には非常に薄いため、各々のアンチヒユーズの静電容量は非常に高く、典型的には約２，２ｆＦ（フェムトファラッド）／平方ミクロンである。この高い静電容量は重大な欠点である。いかなる所与の応用においてもＦＰＧＡでは比較的少ないアンチヒユーズしかプログラムされないため、残りのプログラムされていないアンチヒユーズは寄生キャパシタとして働き、これにより動作を遅くさせる。さらに、このアンチヒユーズ構造は約１０００オームの高いＲｏＮにプログラムし、これは寄生抵抗を増加させかつさらに回路の動作を遅くさせる。

プログラミング電圧は典型的には約１８ボルトであり、これは、典型的には５ボルトというはるかに低い電圧で動作する論理構造を電気的に保護するためにプロセスをより複雑にし、付加的なレイアウト区域を必要とするほど高い電圧である。さらに、各々のヒユーズをプログラムするには、かなりの時間が必要であり、典型的には１００ミリ秒である。これらの要求のために、部品はより大きくなり、コストは高くなり、性能は低下してしまう。

このアンチヒユーズ構造の別の不利な点は、アンチヒユーズ構造が半導体基板（または基板に接触するエピタキシャル層）とその上のポリシリコン層との間になければならないという事に起因する。必然的に、アンチヒユーズ構造はＦＰＧＡ回路の活性素子すなわちトランジスタの側になければならない。

したがってこのタイプのアンチヒユーズ構造を使用するＦＰＧＡは、ＭＰＧＡの機能に完全には一致しない。アンチヒユーズ構造は、ＦＰＧＡがＭＰＧＡの性能に一致することができる特徴をあまり有さない。ＲｏＮは望ましくないほど高く、かつ寄生静電容量は高い。これらによってＦＰＧＡの回路の動作が遅くなる。

さらに、プログラミング電圧は高くかつプログラミング時間は長い。プロセスの複雑性は増加し製造コストも高くなる。最終的に、そのようなＦＰＧＡの大きさが増加することによってさらに生産のコストが高くなりＦＰＧＡの速度が低下する。

その結果、はとんどの応用に関して、ＭＰＧＡはコストおよび性能の面においてより実現可能となる。ＦＰＧＡはより大きなＭ　Ｐ　Ｇ　Ａ市場において特殊な製品のままである。

図２は、この発明に従ったアンチヒユーズ構造の１つの実施例を示す。アンチヒユーズは、集積回路の基板の表面上に配置される２つの金属配線層２１および２５の間にある。典型的にはこれらの金属配線層はアルミニウム合金かチヒューズ構造はいかなる２つの金属配線層の間にも形成され得る。二重金属プロセスにおいて、たとえば、これらの層２１および２５は金属−１および金属−２層である。

層２１および２５の間に挟まれるのは、下方の金属層２１と接触する第１の高融点金属層２２、半導体材料のアモルファスシリコン層２３、および上方の金属層２５に接触する第２の高融点金属層２４である。「高融点金属」という用語が層２２および２４に関して使用されるが、その用語は高融点金属、それらの金属間化合物、合金、ケイ化物、窒化物およびそれらの組合せを意味するものであり、それらは層２２および２４に使用され得る。使用され得る金属の例はタングステンであるが、チタンとタングステンとの合金（ＴｉＷ）が層２２および２４により適切であることがわかった。

これらの高融点金属層２２および２４は、約８００オングストロームの厚さで形成されるアモルファスシリコン層２３の下および上の表面にそれぞれ接触する。

アモルファスシリコン層２３は、アンチヒユーズ構造がプログラムされない限り、導電層２１および２５の間の高抵抗バリアとして機能する。アンチヒユーズ構造がプログラムされると、アモルファスシリコン層２３は破壊され、配線層２１および２５の間に非常に低い抵抗の接触が形成される。

したがって、このアンチヒユーズ構造は多数の望ましい動作特徴を有する。たとえば、アンチヒユーズ構造は典型的にはプログラムされていないときに１．　Ｘ　１０９Ωの高抵抗、プログラムされたときに１００オームの低抵抗（ＲｏＮ）、８ボルトの低いプログラミング電圧、および典型的には１００マイクロ秒の短いプログラミング時間を有する。このアンチヒユーズ構造は、以前のアンチヒユーズ構造に比べて迅速に低圧でプログラムされることができる。さらに、将来プロセスをさらに改善すれば、プログラムされたときに抵抗を１００オーム未満にすることが可能であると考えられる。

低いプログラミング電圧の利点は、付加的なプロセスの複雑性を回避できることである。これによって、アンチヒユーズはｃＭｏＳ、Ｂ　ｉ　ＣＭＯ３ＳＮＭＯ３およびバイポーラ技術に含まれるほとんどの標準的なプロセスで製造されるかまたはそれらに適用されることが可能となる。この発明のアンチヒユーズ構造を使用すれば、プログラムされていないアンチヒユーズの抵抗および静電容量はそれぞれ十分に高くおよび十分に低く、寄生効果のために起こる回路の性能の低下を最小限にする。反対に、プログラムされたアンチヒユーズの抵抗は十分に低く、回路の性能を大幅に妨げない。

この発明のアンチヒユーズ構造の別の利点は、ＦＰＧＡを形成する集積回路に関して、アンチヒユーズ構造が上部の配線層で、すなわち金属層の間で実現されることである。

これによって、アンチヒユーズは集積回路の基板でプログラミングおよび論理トランジスタの上に直接配置されることができる。今日のＦＰＧＡに比べて多くのレイアウト区域、典型的には５０％より多くが節約される。さらに、アンチヒユーズを垂直に配置することによって導電ラインの長さは短くなり、それによって回路の直列抵抗が低くなる。

したがって、その付随する利点のすべてを備えて、ＦＰＧＡに関してはるかに大きな効果的なゲートカウントを達成することができ、Ｍ　Ｐ　Ｇ　Ａと互換可能なＦＰＧＡが可能となる。

図３Ａないし３Ｃはこの発明のアンチヒユーズ構造を製造する工程を示す。図３Ａは、トランジスタおよび他の回路構造が基板で作り出されかつ中間絶縁二酸化シリコン層を備える１つ以上のポリシリコン層が堆積され形成された後の製造プロセスの工程を示す。

図３Ａに示されるように、二酸化シリコンを表わす層３０は基板上に堆積される。標準的なマスクおよびエツチングの手順によって、層３０に開口が作り出される。その後アルミニウムの金属層２１が堆積される。その後、１０００オングストロームの厚さのチタンとタングステンとの合金（Ｔ　ｉ　Ｗ）の層２２が続く。アモルファスシリコンまたはモリブデンシリサイド（ＭｏＳｉ）のような高融点金属シリサイドの堆積された層２６が層２２に続く。この層２６の目的は以下に説明する。

その後層２１．２２および２６が標準的な半導体プロセス技術によってマスクされかつエツチングされる。特に、金属層２１および２２は、絶縁層３０の開口を介して、集積回路の下にある部分の様々なポイントに物理的におよび電気的に接触する。

層２１．２２および２６が堆積され形成された後、別の二酸化シリコン絶縁層３１が基板ならびに層２１．２２および２６の上に堆積される。コンタクトホール２９は、従来的なマスクおよびエツチングの手順によってアンチヒユーズが望まれる二酸化シリコン層３１に形成される。

コンタクトホール２９はフッ業種を使用するプラズマエツチングによって二酸化シリコン層３１をエツチングすることによって作り出される。コンタクトホール２９が配置される領域で二酸化シリコン層３１の高さが一様でないため、コンタクトホール２９をオーバエツチングして確実にすべてのホール２９が正しく形成されるようにすることが望ましい。しかしながら、フッ業種を使用するプラズマエツチングはさらに二酸化シリコン層３１の下にある高融点金属層２２をもエツチングする。オーバエツチングによって、コンタクトホール２９のいくつかにおいて高融点金属層２２が完全に取腺かれる可能性が強くなる。

層２６はエッチストップ層として機能し、高融点金属層２２をオーバエッチ工程から保護する。フッ業種を使用するプラズマエッチプロセスがシリコンおよび金属シリサイドとは対照的に二酸化シリコンおよび高融点金属に対してより高い選択性を有するため、層２６は比較的薄く、約２００オングストロームでも、効果的なエッチストップとなり得る。もし層２２が金属シリサイドによって形成されればエッチストップ層２６は必要でないことに注目するべきである。

その後半導体材料のアモルファスシリコン層２３が標準的なマスクおよびエツチング工程によって層２３の一部分がコンタクトホール２９を覆うように堆積され規定される。

アモルファスシリコンはドープされてもまたはドープされなくてもよい。５００ないし１５００オングストロームの範囲の厚さがアンチヒユーズ構造において非常にうまく作用し、約８００オングストロームの厚さが最適であることがわかった。その結果は図３Ｂに示される。

層２１の完全性および信頼性を確実にするために、アモルファスシリコン層２３の堆積は４５０℃よりも下の温度で行なわれるべきである。プラズマ増速化学的気相成長（ＰＥＣＶＤ）およびスパッタ堆積は、アモルファスシリコンをそのような比較的低い温度で堆積させるために使用され得る。現在、はとんどのアモルファスシリコンは低圧化学的気相成長（ＬＰＧＶＤ）によって約５５０℃の温度で堆積される。

さらに、アモルファスシリコン層２３の水素含有量は、層２３がアンチヒユーズに適切な最適の特徴を有するように、１０−２０％の範囲の組成に留められることが重要である。シランおよびアルゴンを使用するＰＥＣＶＤプロセスにおいて、これはこのプロセスで不活性ガス、アルゴンの流れをその公称の流速に対して増加することによってまたは堆積の温度を調節することによって達成される。

図３０に示されるように、１０００オングストロームの厚さのチタンとタングステンとの合金（ＴｉＷ）の第２の層２４が堆積される。その後事２のアルミニウム配線層２５の堆積が続く。金属層２４および２５は、その後標準的なマスキングおよびエツチング技術によって規定される。

完成したアンチヒユーズ構造は図２に示される。

この発明のアンチヒユーズ構造は金属配線層の材料アルミニウム合金が高融点金属または高融点金属の合金のような他の導電材料によって置換えられる開発中の半導体プロセスに容易に適合可能であることが注目されるべきである。

そのような置換では、たとえば、層２１は高融点金属から形成され、層２１をアモルファスシリコン層２３から分離するための、介在する高融点金属層２２はもはや必要ではない。同様に、もし配線層２５が高融点金属または高融点金属の合金から形成されれば、介在する高融点金属層２４は必要ではない。

したがって、もし両方の金属配線層が高融点金属または高融点金属の合金から形成されれば、金属層、アモルファスシリコンおよび金属層というアンチヒユーズ構造を形成することができる。別の構造は、もし下方の金属配線層だけが高融点金属または高融点金属の合金から形成されれば、金属層、アモルファスシリコン、高融点金属、さらにアルミニウムの合金の層が続くものである。高融点金属または合金の置換との他の組合せも可能である。

図３Ａ−３Ｃに関して説明したプロセスは、金属配線層の高融点金属との置換に容易に適合される。そうすればプロセスはより単純になる。さらに、もし図３Ａ −３Ｃに関して説明したものと類似するプロセスが高融点金属または高融点金属の合金から形成される下方の配線層２１に適合されても、層２６のようなシリコンを含む薄い層はコンタクトホールエツチング工程における保護としてのエッチストップ層としてなお有用である。

上述のものはこの発明の好ましい実施例の完全な説明であるが・様々な変更、修正および均等物が使用されてもよい。この発明は、上述の実施例を適切に修正することによって等しく応用可能であることが明らかであるはずである。

たとえば、もし二酸化シリコン層３１の高さが常に一様であるようにアンチヒユーズ構造の位置が選択されれば、コンタクトホール２９のオーバエツチングおよびエッチストップ層２６が必要でないだろう。さらにもし層２２が金属シリサイドによって形成されれば、エッチストップ層２６は排除されてもよい。したがって、上述の説明は添付の請求の範囲によって規定されるこの発明の範囲を制限するものとしてとらえられるべきではない。

ｂα　１ＦＩＧ、３Ａ。

Ｆ／に、３Ｃ国際調査報告フロントページの続き（５１）　Ｉｎｔ、　Ｃ１，’　識別記号　庁内整理番号７５１４−４Ｍ（７２）発明者　クレイン、リチャードアメリカ合衆国、９４０４０　カリフォルニア州、マウンテン・ビュー、クレーデン・ウェイ、２１２８Ｉ（７２）発明者　ディキシット、バンカアメリカ合衆国、９５１４８　カリフォルニア州、サン・ホーゼイ、グレン・エバンス・コート、２７１４（７２）発明者　イングラム、ウィリアム・ビイ・ザ・サードアメリカ合衆国、９４０２４　カリフォルニア州、ロス・アルトス、う・プレンダ、４５７

Claims

【特許請求の範囲】１．集積回路装置におけるアンチヒューズ構造であって、前記集積回路装置は半導体基板内およびその上に形成され、前記アンチヒューズ構造は、前記基板上の第１の絶縁層上に第１の金属層と、前記第１の金属層上に第１の高融点金層層と、前記第１の高融点金属層上に半導体材料層と、前記半導体材料層上に前記高融点金属層と、さらに、前記第２の高融点金属層上に第２の金属層とを含む、アンチヒューズ構造。２．前記半導体材料層がアモルファスシリコンを含む、請求項１に記載のアンチヒューズ構造。３．前記アモルファスシリコン層が５００ないし１５００オングストロームの範囲の厚さである、請求項２に記載のアンチヒューズ構造。４．前記アモルファスシリコン層が約８００オングストロームの厚さである、請求項３に記載のアンチヒューズ構造。５．前記アモルファスシリコン層が組成比で１０ないし２０％の範囲の水素を含む、請求項２に記載のアンチヒューズ構造。６．前記高融点金属層のうちの少なくとも１つがチタンとタングステンとの合金を含む、請求項４に記載のアンチヒューズ構造。７．前記第１および第２の金属層がアルミニウムを含む、請求項６に記載のアンチヒューズ構造。８．前記第１の高融点金属層および前記アモルファスシリコン層との間に層をさらに含み、前記層はシリコンを有する、請求項２に記載のアンチヒューズ構造。９．前記シリコン層がアモルファスシリコンを含む、請求項８に記載のアンチヒューズ構造。１０．前記シリコン層が金属シリサイドを含む、請求項８に記載のアンチヒューズ構造。１１．集積回路装置におけるアンチヒューズ構造であって、前記集積回路装置は半導体基板内およびその上に形成され、前記アンチヒューズ構造は、前記基板上の第１の絶縁層上に第１の金属配線層と、前記第１の金属層上にアモルファスシリコン層と、さらに、前記アモルファスシリコン層上に第２の金属配線層とを含む、アンチヒューズ構造。１２．第１および第２の金属配線層が共に高融点金属を含む、請求項１１に記載のアンチヒユーズ構造。！３．前記第１の金属配線層が高融点金属を含み、前記第１の金属配線層と前記アモルファスシリコン層との間に介在するシリコンを有する層をさらに含む、請求項１１に記載のアンチヒューズ構造。１４．前記第２の金属配線層がアルミニウムを含み、前記アモルファスシリコン層と前記第２の金属配線層との間に介在する高融点金属層をさらに含む、請求項１３に記載のアンチヒューズ構造。１５．前記アモルファスシリコン層が組成比で１０ないし２０％の水素を有する、請求項１１に記載のアンチヒューズ構造。１６．前記アモルファスシリコン層が５００ないし１５００オングストロームの厚さである、請求項１１に記載のアンチヒューズ構造。１７．前記アモルファスシリコン層が約８００オングストロームの厚さである、請求項１６に記載のアンチヒューズ構造。１８．集積回路においてアンチヒューズ構造を製造するための方法であって、前記集積回路は半導体基板に回路構造を有し、前記方法は、前記基板および前記回路構造を第１の絶縁層で覆うステップと、前記第１の絶縁層上に第１の金属層を堆積させるステップと、前記第１の金属層上に第１の高融点金属層を堆積させるステップと、前記第１の金属層および前記第１の高融点金属層上に第２の絶縁層を堆積させるステップと、予め定められた位置に前記第２の絶縁層を貫通する少なくとも１つの開口を作り出すステップと、前記第１の高融点金属層上に半導体材料層を堆積させるステップと、前記半導体材料層上に第２の高融点金属層を堆積させるステップと、前記第２の高融点金属層上に第２の金属層を堆積させるステップとを含み、それによって前記予め定められた位置にアンチヒューズ構造が製造される、方法。１９．前記半導体材料層を堆積させるステップが、アモルファスシリコンを堆積させるステップを含む、請求項１８に記載の方法。２０．前記アモルファスシリコン層を堆積させるステップにおいて、前記アモルファスシリコンは５００ないし１５００オングストロームの範囲の厚さに堆積される、請求項１９に記載の方法。２１．前記アモルファスシリコン層を堆積させるステップにおいて、前記アモルファスシリコンは約８００オングストロームの厚さに堆積される、請求項２０に記載の方法。２２．前記アモルファスシリコン層を堆積させるステップは、４５０℃よりも下の温度で行なわれる、請求項１９に記載の方法。２３．前記アモルファスシリコン層を堆積させるステップは組成比で１０ないし２０％の範囲で水素を組込むステップを含む、請求項２２に記載の方法。２４．前記第１の高融点金属層上にシリコン層を堆積させるステップをさらに含み、それによって前記シリコン層は前記開口を作り出すステップに対してエッチストップとして作用する、請求項１９に記載の方法。２５．前記シリコン層を堆積させるステップはアモルファスシリコンを堆積させるステップを含む、請求項２４に記載の方法。２６．前記シリコン層を堆積させるステップは高融点金属シリサイドを堆積させるステップを含む、請求項２４に記載の方法。２７．前記高融点金属を堆積させるステップの前に前記開口に前記アモルファスシリコン層の輪郭を定めるステップをさらに含む、請求項１９に記載の方法。２８．集積回路においてアンチヒューズ構造を製造する方法であって、前記集積回路は半導体基板に回路構造を有し、前記方法は、前記基板および前記回路構造を第１の絶縁層で覆うステップと、前記第１の絶縁層上に第１の金属配線層を堆積させるステップとを含み、前記第１の金属配線層は高融点金属を有し、さらに、前記第１の金属配線層上に第２の絶縁層を堆積させるステップと、予め定められた位置に前記第２の絶縁層を貫通する少なくとも１つの開口を作り出すステップと、前記第１の高融点金属層上にアモルファスシリコン層を堆積させるステップと、さらに、前記アモルファスシリコン層上に第２の金属配線層を堆積させるステップとを含み、それによって前記予め定められた位置にアンチヒューズ構造が製造される、方法。２９．前記アモルファスシリコン層を堆積させるステップにおいて、前記アモルファスシリコンは５００ないし１５００オングストロームの範囲の厚さに堆積される、請求項２８に記載の方法。３０．前記アモルファスシリコン層を堆積させるステップにおいて、前記アモルファスシリコンは約８００オングストロームの厚さに堆積される、請求項２９に記載の方法。３１．前記アモルファスシリコン層を堆積させるステップは組成比で１０ないし２０％の範囲の水素を組込むステップを含む、請求項２８に記載の方法。３２．前記第１の金属配線層上にシリコン層を堆積させるステップをさらに含み、それによって前記シリコン層は前記開口を作り出すステップに対してエッチストップとして作用する、請求項２８に記載の方法。