JPS5819138B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5819138B2 JPS5819138B2 JP52001621A JP162177A JPS5819138B2 JP S5819138 B2 JPS5819138 B2 JP S5819138B2 JP 52001621 A JP52001621 A JP 52001621A JP 162177 A JP162177 A JP 162177A JP S5819138 B2 JPS5819138 B2 JP S5819138B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- resistance
- impurity source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は書込可能な読出専用記憶装置の記憶素子及び書
込可能な電流路選択装置の選択素子に適用して好適な半
導体装置に関する。
込可能な電流路選択装置の選択素子に適用して好適な半
導体装置に関する。
従来の斯種半導体装置に於ては、半導体単結晶内にダイ
オード接合が形成され、而してそのダイオード接合を挾
む２つの半導体層間に所要の電圧を印加せしめることに
よってそのダイオード接合が局部的に破壊されて、２つ
の半導体層間で電気的伝導性が得られる様になされた構
成を有するを普通とする。
オード接合が形成され、而してそのダイオード接合を挾
む２つの半導体層間に所要の電圧を印加せしめることに
よってそのダイオード接合が局部的に破壊されて、２つ
の半導体層間で電気的伝導性が得られる様になされた構
成を有するを普通とする。
然し乍ら斯る構成による場合、ダイオード接合を破壊す
るに比較的太なる電圧を要し、従って２つの半導法層間
での電気的伝導性を得ること即ち書込みが容易であると
は云い得ないものンであった。
るに比較的太なる電圧を要し、従って２つの半導法層間
での電気的伝導性を得ること即ち書込みが容易であると
は云い得ないものンであった。
又各半導体装置が単結晶内で比較的太なる面積を占め、
その小型化に一定の限度を有していた。
その小型化に一定の限度を有していた。
依って本発明は書込みが容易にして十分小型化し得る新
規な斯種半導体装置を提案せんとするも１ので、以下図
面を伴なって本発明の実施例を詳述する所より明らかと
なるであろう。
規な斯種半導体装置を提案せんとするも１ので、以下図
面を伴なって本発明の実施例を詳述する所より明らかと
なるであろう。
第１図は本発明による半導体装置の一例を示し、絶縁性
基板１上に例えばＮ型の導電型式を与える不純物例えば
砒素を１０１９ａ ｔｏｒｒｙ’ｃｒｎ−３以上の如；
く高濃度で含む不純物源用の例えばシリコンでなる半導
体層２が配され、一方この不純物源用半導体層２上に例
えば１０Ω１以上の比抵抗を呈する如き高抵抗性の例え
ばシリコンでなる半導体層３とその上に配された例えば
シリコン酸化膜でな一名；絶縁薄層４とでなる厚さ方向
に絶縁性の賦与された高抵抗性半導体層５が配され、又
この高抵抗性半導体層５の絶縁薄層４上に例えばＰ型の
導電型式を与える不純物例えば硼素又はＮ型の導電型式
を与える不純物例えぼ砒素を１０１９ａ ｔｏｍ７／Ｃ
１ｎ−３）以上の如く高濃度で含む不純物源用の例えば
シリコンでなる半導体層６が配されてなる構成を有する
。
基板１上に例えばＮ型の導電型式を与える不純物例えば
砒素を１０１９ａ ｔｏｒｒｙ’ｃｒｎ−３以上の如；
く高濃度で含む不純物源用の例えばシリコンでなる半導
体層２が配され、一方この不純物源用半導体層２上に例
えば１０Ω１以上の比抵抗を呈する如き高抵抗性の例え
ばシリコンでなる半導体層３とその上に配された例えば
シリコン酸化膜でな一名；絶縁薄層４とでなる厚さ方向
に絶縁性の賦与された高抵抗性半導体層５が配され、又
この高抵抗性半導体層５の絶縁薄層４上に例えばＰ型の
導電型式を与える不純物例えば硼素又はＮ型の導電型式
を与える不純物例えぼ砒素を１０１９ａ ｔｏｍ７／Ｃ
１ｎ−３）以上の如く高濃度で含む不純物源用の例えば
シリコンでなる半導体層６が配されてなる構成を有する
。
以上が本発明による半導体装置の一例構成であるが、斯
る構成によれば不純物源用半導体層２及；び６間に電源
を接続するものとし、而してその電圧が高抵抗性半導体
層５の絶縁薄層４を破壊せしめることのない電圧以下で
あるものとすれば半導体層２及び６を通る電流は殆んど
ないかあっても僅かであり従って半導体層２及び６間で
電気的非伝導性が得られているものである。
る構成によれば不純物源用半導体層２及；び６間に電源
を接続するものとし、而してその電圧が高抵抗性半導体
層５の絶縁薄層４を破壊せしめることのない電圧以下で
あるものとすれば半導体層２及び６を通る電流は殆んど
ないかあっても僅かであり従って半導体層２及び６間で
電気的非伝導性が得られているものである。
然し乍ら電源の電圧が絶縁薄層４が破壊するに十分な所
要の電圧であれば、高抵抗性半導体層５の絶縁薄層４が
局部的に破壊することによって半導体層２及び６間に高
抵抗性半導体層５の半導体層３の絶縁薄層４の局部的に
破壊された位置下の局部的領域を電流通路として電流が
流れ、この為その局部的領域が発熱融解し、そしてその
融解せる領域内にその半導体層２側より半導体層６側に
向ってＮ型不純物が導入されると共に半導体層６側より
半導体層２側に向ってＰ型又はＮ型不純物が導入される
こととなるものである。
要の電圧であれば、高抵抗性半導体層５の絶縁薄層４が
局部的に破壊することによって半導体層２及び６間に高
抵抗性半導体層５の半導体層３の絶縁薄層４の局部的に
破壊された位置下の局部的領域を電流通路として電流が
流れ、この為その局部的領域が発熱融解し、そしてその
融解せる領域内にその半導体層２側より半導体層６側に
向ってＮ型不純物が導入されると共に半導体層６側より
半導体層２側に向ってＰ型又はＮ型不純物が導入される
こととなるものである。
従って斯く局部的領域に不純物が導入されて後半導体層
２及び６間に接続されていた電源を非接続状態とするか
電源の電圧を十分率なる電圧とすれば、今迄融解してい
た領域が不純物を含んで再結晶化し、この為第２図に一
般的に示す如く半導体層２及び６間に高抵抗性半導体層
５を局部的に横切って延長せる不純物の導入された半導
体領域７が形成され、而して半導体層６がＰ型不純物を
含んでいるものとすれば半導体領域７内にＰＮ接合が形
成され、従って半導体層２及び６間に半導体層６側より
半導体層２側への単方向の電気的伝導性が得られ、又半
導体層６がＮ型不純物を含んでいるものとすれば半導体
領域７が導電性領域として形成され、従って半導体層２
及び６間に両方向の電気的伝導性が得られることとなる
ものである。
２及び６間に接続されていた電源を非接続状態とするか
電源の電圧を十分率なる電圧とすれば、今迄融解してい
た領域が不純物を含んで再結晶化し、この為第２図に一
般的に示す如く半導体層２及び６間に高抵抗性半導体層
５を局部的に横切って延長せる不純物の導入された半導
体領域７が形成され、而して半導体層６がＰ型不純物を
含んでいるものとすれば半導体領域７内にＰＮ接合が形
成され、従って半導体層２及び６間に半導体層６側より
半導体層２側への単方向の電気的伝導性が得られ、又半
導体層６がＮ型不純物を含んでいるものとすれば半導体
領域７が導電性領域として形成され、従って半導体層２
及び６間に両方向の電気的伝導性が得られることとなる
ものである。
従って上述せる本発明による半導体装置の一例構成によ
れば、半導体層２及び６間に所要の電圧を有するパルス
を印力口することによって半導体層２及び６間で電気的
伝導性が得られること即ち書込がなされることとなるも
のである。
れば、半導体層２及び６間に所要の電圧を有するパルス
を印力口することによって半導体層２及び６間で電気的
伝導性が得られること即ち書込がなされることとなるも
のである。
この為所る半導体装置の多数を行列状に配夕１ル、その
所望とするーの半導体装置の半導体層２及び６間に所要
の電圧を有するパルスを印加せしめる様になせば、従来
の書込可能な読出専用記憶装置及び書込可能な電流路選
択装置と同様の装置が得られるものである。
所望とするーの半導体装置の半導体層２及び６間に所要
の電圧を有するパルスを印加せしめる様になせば、従来
の書込可能な読出専用記憶装置及び書込可能な電流路選
択装置と同様の装置が得られるものである。
従って上述せる本発明による半導体装置の→り構成によ
れば、これにて従来の書込可能な読出専用記憶装置の記
憶素子及び書込可能な電流路選択装置の選択素子として
の機能を得ることが出来るものである。
れば、これにて従来の書込可能な読出専用記憶装置の記
憶素子及び書込可能な電流路選択装置の選択素子として
の機能を得ることが出来るものである。
然し乍らその機能は、高抵抗性半導体層５の絶縁薄層４
の厚さを小とすることによって書込の為のパルスの電流
を小とし得るので、そ９書込が容易になされるという犬
なる特徴を有するものである。
の厚さを小とすることによって書込の為のパルスの電流
を小とし得るので、そ９書込が容易になされるという犬
なる特徴を有するものである。
又本発明による半導体装置の一例構成によればそれが高
抵抗性半導体層５を挾んで２つの半導体層２及び６を設
けた構成を有して簡易であるので、これを十分小型化し
得る特徴も併せ有するものである。
抵抗性半導体層５を挾んで２つの半導体層２及び６を設
けた構成を有して簡易であるので、これを十分小型化し
得る特徴も併せ有するものである。
尚上述に於ては厚さ方向に絶縁性の賦与された高抵抗性
半導体層５が不純物源用半導体層２上の高抵抗性を有す
る半導体層３及びその上の絶縁薄層４を以って構成され
ている場合につき述べたが、第３図に示す如く不純物源
用半導体層２上の絶縁薄層４及びその上の高抵抗性を有
する半導体層３を以って構成されていても、又第４図に
示す如く第１図にて上述せる構成に於てその絶縁薄層４
と不純物源用半導体層６との間に高抵抗性を有する半導
体層３と同様の高抵抗性を有する半導体層３′を配した
構成であっても、更には第５図に示す如く、例えばシリ
コン酸化物でなる絶縁性材４′内に高抵抗性を有する半
導体粒子３“が分散せる構成であっても、第１図にて上
述せると同様の機能が得られ、且その機能を書込み容易
なものとして得ることが出来ること明らかであろう。
半導体層５が不純物源用半導体層２上の高抵抗性を有す
る半導体層３及びその上の絶縁薄層４を以って構成され
ている場合につき述べたが、第３図に示す如く不純物源
用半導体層２上の絶縁薄層４及びその上の高抵抗性を有
する半導体層３を以って構成されていても、又第４図に
示す如く第１図にて上述せる構成に於てその絶縁薄層４
と不純物源用半導体層６との間に高抵抗性を有する半導
体層３と同様の高抵抗性を有する半導体層３′を配した
構成であっても、更には第５図に示す如く、例えばシリ
コン酸化物でなる絶縁性材４′内に高抵抗性を有する半
導体粒子３“が分散せる構成であっても、第１図にて上
述せると同様の機能が得られ、且その機能を書込み容易
なものとして得ることが出来ること明らかであろう。
次に第６図につき第１図にて上述せる本発明の一例構成
を基礎とせる本発明による半導体装置のより具体的な実
施例を述べるに、第１図との対応部分には同一符号を附
して示すも、絶縁性基板１が二酸化シリコンでなり、又
半導体層２が約１．２Ｘ １０” ａｔｏｒｒｙ’ｃＩ
ｒＬ−３の砒素を含む厚さ０．３μｍの低抵抗多結晶シ
リコン層でなり、高抵抗性半導体層５の半導体層３が１
０４Ω儂以上の比抵抗を有する０、４μｍの高抵抗多結
晶シリコン層でなり、絶縁薄層４が高抵抗多結晶シリコ
ン層でなる半導体層３の表面の熱酸化により形成された
二酸化シリコン薄層でなり、半導体層６が約８ Ｘ １
０”ａ ｔＯｒｒＶ／ｃｒｆＬ−”の岬素を含む厚さ０
．４μｍ（７）低抵抗多結晶シリコン層でなる。
を基礎とせる本発明による半導体装置のより具体的な実
施例を述べるに、第１図との対応部分には同一符号を附
して示すも、絶縁性基板１が二酸化シリコンでなり、又
半導体層２が約１．２Ｘ １０” ａｔｏｒｒｙ’ｃＩ
ｒＬ−３の砒素を含む厚さ０．３μｍの低抵抗多結晶シ
リコン層でなり、高抵抗性半導体層５の半導体層３が１
０４Ω儂以上の比抵抗を有する０、４μｍの高抵抗多結
晶シリコン層でなり、絶縁薄層４が高抵抗多結晶シリコ
ン層でなる半導体層３の表面の熱酸化により形成された
二酸化シリコン薄層でなり、半導体層６が約８ Ｘ １
０”ａ ｔＯｒｒＶ／ｃｒｆＬ−”の岬素を含む厚さ０
．４μｍ（７）低抵抗多結晶シリコン層でなる。
尚この場合半導体層２及び高抵抗性半導体層５の半導体
層３が二酸化シリコンでなる保護用絶縁層８にて覆われ
ている。
層３が二酸化シリコンでなる保護用絶縁層８にて覆われ
ている。
以上が本発明による半導体装置のより具体的な実施例の
構成であるが、斯る構成によれば、半導体層２及び６間
にパルス源を接続するものとしてそのパルスの電圧Ｖ（
ボルト）と半導体層２及び６を通じて流れる電流■（μ
Ａ）との関係を電圧Ｖの値を正方向に徐々に犬として測
定した結果、電圧■の値が約１０Ｖとなる迄の間に於て
は、第７図中符号Ａで示す如く電流■は殆んど流れない
が、電圧Ｖの値が約１０（ボルト）を超せば符号Ｂで示
す如く半導体層２及び６．間の電圧が約０．８（ボルト
）を呈して電流■が２〜４ｍＡの如き犬なる値で流れ、
又電圧■の値を負方向に徐々に犬として測定した結果、
電圧Ｖの値が約−１０Ｖとなる迄の間に於ては第１図中
符号Ａ′で示す如く電流■は殆んど流れないが、その電
圧■の値が約−１０（ボルト）を超せば符号「で示す如
く半導体層２及び６間の電圧が約−８（ボルト）を呈し
て電流■が−２〜−４ｍＡの如き犬なる値で流れること
が確認された。
構成であるが、斯る構成によれば、半導体層２及び６間
にパルス源を接続するものとしてそのパルスの電圧Ｖ（
ボルト）と半導体層２及び６を通じて流れる電流■（μ
Ａ）との関係を電圧Ｖの値を正方向に徐々に犬として測
定した結果、電圧■の値が約１０Ｖとなる迄の間に於て
は、第７図中符号Ａで示す如く電流■は殆んど流れない
が、電圧Ｖの値が約１０（ボルト）を超せば符号Ｂで示
す如く半導体層２及び６．間の電圧が約０．８（ボルト
）を呈して電流■が２〜４ｍＡの如き犬なる値で流れ、
又電圧■の値を負方向に徐々に犬として測定した結果、
電圧Ｖの値が約−１０Ｖとなる迄の間に於ては第１図中
符号Ａ′で示す如く電流■は殆んど流れないが、その電
圧■の値が約−１０（ボルト）を超せば符号「で示す如
く半導体層２及び６間の電圧が約−８（ボルト）を呈し
て電流■が−２〜−４ｍＡの如き犬なる値で流れること
が確認された。
これにより第６図に示す半導体装置が第１図にて上述せ
る単方向の電気的伝導性を呈する機能が得られることが
明らかである。
る単方向の電気的伝導性を呈する機能が得られることが
明らかである。
尚上述に於ては絶縁性の賦与された高抵抗性半導体層の
その絶縁性の賦与された方向が厚さ方向であり、而して
斯る高抵抗性半導体層の相対向する２つの面上に夫々不
純物を高濃度で含む２つの不純物源用半導体層が相対向
して配されている場合につき述べたが、絶縁性の賦与さ
れた高抵抗性半導体層のその絶縁性の賦与された方向を
層面方向とし、而して斯る高抵抗性半導体層の一面上に
２つの不純物源用半導体層を並置せる構成とすることも
出来、又高抵抗性半導体層の相対向する２つの面の一方
側に不純物源用半導体層を、他面側に金属でなる導電性
層を配した構成、又は高抵抗性半導体層の一面上に不純
物源用半導体層及び金属でなる導電性層を配した構成と
することも出来、その他本発明の精神を脱・・すること
なしに種々の変型変更をなし得るであろう。
その絶縁性の賦与された方向が厚さ方向であり、而して
斯る高抵抗性半導体層の相対向する２つの面上に夫々不
純物を高濃度で含む２つの不純物源用半導体層が相対向
して配されている場合につき述べたが、絶縁性の賦与さ
れた高抵抗性半導体層のその絶縁性の賦与された方向を
層面方向とし、而して斯る高抵抗性半導体層の一面上に
２つの不純物源用半導体層を並置せる構成とすることも
出来、又高抵抗性半導体層の相対向する２つの面の一方
側に不純物源用半導体層を、他面側に金属でなる導電性
層を配した構成、又は高抵抗性半導体層の一面上に不純
物源用半導体層及び金属でなる導電性層を配した構成と
することも出来、その他本発明の精神を脱・・すること
なしに種々の変型変更をなし得るであろう。
第１図は本発明に依る半導体装置の一例を示す路線的拡
大断面図、第２図は第１図に示す半導体装置を用いて電
気的伝導性を得た状態を示す路線、的拡大断面図、第３
図、第４図及び第５図は夫々本発明に依る半導体装置の
他の例を示す路線的拡大断面図、第６図は第１図に示す
半導体装置の具体例を示す路線的拡大断面図、第７図は
その電圧・電流特性を示す図である。 図中１は絶縁性基板、２は不純物源用半導体層、３及び
３′は高抵抗性を有する半導体層、３“は高抵抗性を有
する半導体粒子、４は絶縁薄層、５は高抵抗性半導体層
、６は不純物源用半導体層を夫々示す。
大断面図、第２図は第１図に示す半導体装置を用いて電
気的伝導性を得た状態を示す路線、的拡大断面図、第３
図、第４図及び第５図は夫々本発明に依る半導体装置の
他の例を示す路線的拡大断面図、第６図は第１図に示す
半導体装置の具体例を示す路線的拡大断面図、第７図は
その電圧・電流特性を示す図である。 図中１は絶縁性基板、２は不純物源用半導体層、３及び
３′は高抵抗性を有する半導体層、３“は高抵抗性を有
する半導体粒子、４は絶縁薄層、５は高抵抗性半導体層
、６は不純物源用半導体層を夫々示す。
Claims (1)
- １ 絶縁性の賦与された高抵抗性半導体層に連接して不
純物を高濃度で含む第１の不純物源用半導体層と上記不
純物と同種又は異種の導電型を与える不純物を高濃度で
含む第２の不純物源用半導体層又は導電性層とが配され
、上記第１め不純物源用半導体層と上記第２の不純物源
用半導体層又は導電性層との間に所要の電圧が印加され
るときによって上記高抵抗性半導体層の絶縁性が局部的
に破壊され且上記高抵抗性半導体層に少くとも上記第１
の不純物源用半導体層よりの上記不純物が導入されて、
上記第１”の不純物源用半導体層と上記第２の不純物源
用半導体層又は導電性層との間で電気的伝導性が得られ
る様になされた事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52001621A JPS5819138B2 (ja) | 1977-01-11 | 1977-01-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52001621A JPS5819138B2 (ja) | 1977-01-11 | 1977-01-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5387188A JPS5387188A (en) | 1978-08-01 |
| JPS5819138B2 true JPS5819138B2 (ja) | 1983-04-16 |
Family
ID=11506589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52001621A Expired JPS5819138B2 (ja) | 1977-01-11 | 1977-01-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819138B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL61671A (en) * | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Diode and rom or eeprom devices using it |
| US4899205A (en) * | 1986-05-09 | 1990-02-06 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
| JP2618898B2 (ja) * | 1987-07-10 | 1997-06-11 | 株式会社東芝 | 記憶装置 |
| TW225044B (ja) * | 1992-11-20 | 1994-06-11 | Philips Electronics Nv |
-
1977
- 1977-01-11 JP JP52001621A patent/JPS5819138B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5387188A (en) | 1978-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3191151A (en) | Programmable circuit | |
| US20030031074A1 (en) | One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells | |
| DE10231646B4 (de) | Nichtflüchtige Speicherzellen | |
| JP2006173555A (ja) | スイッチング素子と線路切り換え装置及び論理回路 | |
| JPH01130552A (ja) | 高抵抗素子 | |
| JP2990783B2 (ja) | 半導体記憶装置 | |
| JPS6074541A (ja) | 半導体装置 | |
| JPS5819138B2 (ja) | 半導体装置 | |
| CN105637637A (zh) | 半导体装置 | |
| JP3086247B2 (ja) | 半導体メモリセル | |
| US20180114899A1 (en) | Negative differential resistance devices | |
| KR20060089401A (ko) | 상변화 메모리 소자 | |
| JP3682305B2 (ja) | 半導体装置の製造方法 | |
| US4388703A (en) | Memory device | |
| JPS5856981B2 (ja) | プログラマブル読出専用半導体記憶回路装置 | |
| KR900702571A (ko) | 반도체 장치 및 반도체 기억장치 | |
| JP6007701B2 (ja) | 抵抗変化型メモリ及びその駆動方法 | |
| JP5698714B2 (ja) | 不揮発性記憶装置 | |
| KR100948833B1 (ko) | 고체 전해질 메모리 소자 및 그 제조방법 | |
| JPS58158099A (ja) | プログラム可能な読出し専用記憶素子 | |
| JPS5877098A (ja) | プログラマブル・リ−ド・オンリ・メモリ素子 | |
| JPS58137240A (ja) | 半導体装置 | |
| SU986198A1 (ru) | Элемент пам ти с однократным программированием | |
| JPS616881A (ja) | 半導体温度センサ−素子 | |
| JPS58131763A (ja) | ヒユ−ズ溶断形半導体記憶装置 |