SU986198A1 - Элемент пам ти с однократным программированием - Google Patents

Элемент пам ти с однократным программированием Download PDF

Info

Publication number
SU986198A1
SU986198A1 SU803225762A SU3225762A SU986198A1 SU 986198 A1 SU986198 A1 SU 986198A1 SU 803225762 A SU803225762 A SU 803225762A SU 3225762 A SU3225762 A SU 3225762A SU 986198 A1 SU986198 A1 SU 986198A1
Authority
SU
USSR - Soviet Union
Prior art keywords
dielectric layer
layer
control bus
contact
semiconductor substrate
Prior art date
Application number
SU803225762A
Other languages
English (en)
Inventor
Г.Ф. Васильев
В.И. Воронов
М.И. Елинсон
Г.В. Степанов
О.Ф. Шевченко
Original Assignee
Институт Радиотехники И Электроники Ан Ссср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Радиотехники И Электроники Ан Ссср filed Critical Институт Радиотехники И Электроники Ан Ссср
Priority to SU803225762A priority Critical patent/SU986198A1/ru
Application granted granted Critical
Publication of SU986198A1 publication Critical patent/SU986198A1/ru

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

I. gjffiMEHt ПАШТИ С ОДНОКРАТНЬМ ПРОГРАМЩРОВ ШИЕМ, содержащий попупроводникову подложку, завдтшлй диэлектрический слой, первую управл ющую шину, контактирук що с диэлектрическим слоем, и вторую управл 1ощую вшну, внедренную Si fi muna Si р-типв в полупроводниковую подложку и образующую с ней выпр мл ющее контакт, отличающийс  тем, что, с целью обеспечени  саморазв зки, увеличени  степени интеграции и уменьшени  энергии записи информации на полупроводниковую подложку и вторую.управл кщую шину нанесен эпитаксиальнь полупроводниковый слой противоположного подложке типа проводимости , а защитный слой нанесен поверх эпитаксиального полупроводникового сло  и его участок над второй управл ющей вшной выполнен в виде тонкого диэлектрического сло , толщина которого определ етс  напр жением пробо  диэлектрического сло . 2. Элемент пам ти по n.t, отличающийс  тем, что диэлектрическиЯ слой выполнен из SiO, , толщина которого не должна превшзать 50 нм. iл , V04V

Description

Изобретение относитс  к области полупроводниковой и вычислительной техники и используетс  при построении 3 апоминающих устройств.
Известны элементы пам ти с однократным программировайием, основанные на Пережигании металлических или полупроводниковых перемычек за счет джоулева тепла, выдел ющегос  при протекании тока Щ. .
Эти элементы имеют тот недостаток , что дл  своей работы требуют больших токов на уровне дес тков йиллиампер и при создании матриц элементов требуют использовани  разв зывающих диодов или транзисторов,
Наиболее близким решением из известных  вл етс  запоминающий бис табильный переключатель, сохран ющий информацию при отключении питаНИН 2j,.B котором на поверхности компенсированного полупроводника расположены два электрода - омический а шоттковскнй. При подаче к электродам налр жени  заданной величины длительности на поверхности полупроводника из шоттковского контакта по вл етс  металлическа  нить, замыкающа  электроды. Нить сохран етс  при отключении питани .
Указанный элемент пам ти имеет следующие недостатки: при создании матрицы элементов необходимо использовать дополнительные элементы - разв зьюающий диод или транзистор; дл : его работы требуютс  большие токи пор дка 150 мА; он занимает большую площадь, так как нить расположена на поверхности полупроводника. Все это ограничивает емкость матрицы запоминак цего устройства до величины пор дка 10 бит на кристалл.
Целью изобретени   вл етс  обеспечение саморазв зки, увеличение степени интеграции и уменьшение энер гии записи информации.
Поставленна  цель достигаетс  тем, что в полупроводниковом элементе пам ти с однократным программированием , содержащем полупроводниковую подложку, защитный диэлектрический слой, первую управл ющую шину, контактирующую с защитным диэлектрическим слоем, и вторую управл ющую шину , внедренную в полупроводниковую подложку и образующую с ней омический контакт, на полупроводниковую подложку и вторую управл ющую шину
нанесен эпитаксиальный полупроводниковьм слой противоположного подложке тип проводимости, а защитный слой нанесен поверх эпитаксиального полупроводникового сло  и его участок над второй управл ющей тиной выполнен в виде тонкого диэлектрического сло , толщина которого определ етс  напр жением пробо  диэлектрического сло , а диэлектрический слой выполнен из SiO, толщина которого не должна превьшать 50 им.
Схематический вид элемента пам ти приведен на фиг, 1,
Описываемый элемент пам ти с однократным программированием содержит полупроводниковую подложку (кремний р-типа) 1, эпитаксиальный полупроводниковый слой обратного подложке типа проводимости (кремний п-типа) 2, вторую управл ющую шину 3 (вырожденный кремний п-типа), защитный диэлектрический слой 4 (SiOj), области изолирующего элементы р-п-перехода 5 (кремний р-типа), тонкий (tO нм) диэлектрический слой 6 (SiO), nepBjTO управл ющую шину 7 (AI). Приведенный вид элемента соответствуетисходному (до записи информации) состо  НИЮ „
На фиг, 2 представлен схематический вид элемента пам ти после записи информации. Обозначени  прин ты те же, что и на фиг. Г. В процессе записи информации в тонком диэлектрическом слое образуетс  провод щда канал В, в который приникает металлическа  нить из материала первой управл ющей шины 7 до контакта с эпитаксиальным полупроводниковым слоем 2.
Запись информации осуществл етс  подачей импульса напр жени  между управл ющими шинами 3 и 7. Амплитуда импульса должна быть достаточной дл  электрического пробо  тонкого диэлектрического сло . Так, например дл  сло  двуокиси кремни  толщиной 10 нм амплитуда импульса должйа быть пор дка 10 В, если удельйа  проводимость кремни  не превьш ает единиц Ом см. При этом пол рность импульса напр жени  должна быть такой, чтобы перва  .управл юща  шина 7 была положительно зар жена относительно вторбй управл ющей шины 3. Ток при записи ограничен последовательным сопротивлением и при величине его 30 кОм

Claims (2)

1. ЭЛЕМЕНТ ПАМЯТИ С ОДНОКРАТНЫМ ПРОГРАММИРОВАНИЕМ, содержащий полупроводниковую подложку, защитный диэлектрический слой, первую управляющую шину, контактирующую с защитным диэлектрическим слоем, и вторую управляющую шину, внедренную в полупроводниковую подложку и образующую с ней выпрямляющий контакт, отличающийся тем, что, с целью обеспечения саморазвязки, увеличения степени интеграции и уменьшения энергии записи информации на полупроводниковую подложку и вторую.управляющую шину нанесен эпитак сиальньй полупроводниковый слой противоположного подложке типа' проводимости, а защитный слой нанесен поверх эпитаксиального полупроводникового слоя и его участок над второй управляющей шиной выполнен в виде тонкого диэлектрического слоя, толщина которого определяется напряжением пробоя диэлектрического слоя.
2. Элемент памяти по п.1·, отличающийся тем, что диэлектрический слой выполнен из SiOj, толщина которого не должна превьапать 50 нм.
Фиг л >
SU803225762A 1980-12-25 1980-12-25 Элемент пам ти с однократным программированием SU986198A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803225762A SU986198A1 (ru) 1980-12-25 1980-12-25 Элемент пам ти с однократным программированием

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803225762A SU986198A1 (ru) 1980-12-25 1980-12-25 Элемент пам ти с однократным программированием

Publications (1)

Publication Number Publication Date
SU986198A1 true SU986198A1 (ru) 1985-03-30

Family

ID=20934845

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803225762A SU986198A1 (ru) 1980-12-25 1980-12-25 Элемент пам ти с однократным программированием

Country Status (1)

Country Link
SU (1) SU986198A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672905A (en) * 1992-08-26 1997-09-30 At&T Global Information Solutions Company Semiconductor fuse and method
US5963825A (en) * 1992-08-26 1999-10-05 Hyundai Electronics America Method of fabrication of semiconductor fuse with polysilicon plate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Э ешроника, t980, Т. 3, № 7, с. 63-68. 2. Б.А. и др. Микроэлектроника, 1977, 1, с. 20-26 (прототип). *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672905A (en) * 1992-08-26 1997-09-30 At&T Global Information Solutions Company Semiconductor fuse and method
US5963825A (en) * 1992-08-26 1999-10-05 Hyundai Electronics America Method of fabrication of semiconductor fuse with polysilicon plate

Similar Documents

Publication Publication Date Title
US4203123A (en) Thin film memory device employing amorphous semiconductor materials
US3719866A (en) Semiconductor memory device
US4146902A (en) Irreversible semiconductor switching element and semiconductor memory device utilizing the same
KR100194915B1 (ko) 강유전성 영속 가변소자
US6013950A (en) Semiconductor diode with external field modulation
US4752814A (en) High voltage thin film transistor
JPS5580886A (en) Semiconductor memory element and memory circuit
US4538167A (en) Shorted junction type programmable read only memory semiconductor devices
KR900013652A (ko) 감소된 온 저항을 가진 soi구조의 고전압 반도체 장치
JPS59215767A (ja) オン抵抗の低い絶縁ゲ−ト半導体デバイス
SU986198A1 (ru) Элемент пам ти с однократным программированием
KR860009429A (ko) 전하 결합 장치
KR870001673A (ko) 이중 주입 전계효과 트랜지스터(double injection FET)
US3543052A (en) Device employing igfet in combination with schottky diode
KR930009078A (ko) 불휘발성 반도체 메모리 및 그 제조 방법
KR850005737A (ko) 광기전련 릴레이
US4998146A (en) High voltage thin film transistor
EP0149033B1 (en) Field-effect transistor with insulated gate electrode
US4584593A (en) Insulated-gate field-effect transistor (IGFET) with charge carrier injection
US3604988A (en) Semiconductor memory apparatus with a multilayer insulator contacting the semiconductor
US3307049A (en) Turnoff-controllable thyristor and method of its operation
US5481492A (en) Floating gate injection voltage regulator
US5757037A (en) Power thyristor with MOS gated turn-off and MOS-assised turn-on
SU1585834A1 (ru) Элемент пам ти
KR840007203A (ko) 교류 고체 릴레이회로 및 다이리스터 구조