NL8401928A - Uit dunne lagen opgebouwde veldeffecttransistor. - Google Patents

Uit dunne lagen opgebouwde veldeffecttransistor. Download PDF

Info

Publication number
NL8401928A
NL8401928A NL8401928A NL8401928A NL8401928A NL 8401928 A NL8401928 A NL 8401928A NL 8401928 A NL8401928 A NL 8401928A NL 8401928 A NL8401928 A NL 8401928A NL 8401928 A NL8401928 A NL 8401928A
Authority
NL
Netherlands
Prior art keywords
effect transistor
region
field effect
thin layer
transistor according
Prior art date
Application number
NL8401928A
Other languages
English (en)
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Publication of NL8401928A publication Critical patent/NL8401928A/nl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685Hi-Lo semiconductor devices, e.g. memory devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8615Hi-lo semiconductor devices, e.g. memory devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

. * * 4* -1- VG 3373
Titel: Uit dunne lagen cpgebauwde veldeffecttransistar
De uitvinding' heeft betrekking ap een uit dunne lagen opgebouwde veldeffecttransistar omvattende een toevoergebied, een afvoergsbied en een poort gebied met daaraan bevestigde geleider.
Volgens de uitvinding wordt een nieuw type dunne laag veld-5 effecttransistcr verschaft, gekenmerkt doordat het toevoergebied en het afvoergebied boven elkaar zijn opgestald en vertikaal gerangschikt ten opzichte van een substraat, doordat een gebied van afgezet halfgelsidsr-materiaal zich uitstrekt tussen en in aanraking met het toevoergebied en het afvoergsbied en doordat het poortgebied is opgestsld om een 10 electrisch veld aan het gebied van halfgeleidermateriaal tussen het toevoergebied en het afvoergebied aan te leggen, zodat daartussen elec-trische geleiding wordt veroorzaakt. De veldeffecttransistor volgens de uitvinding kan worden afgezet cp een substraat bestaande uit een isolator, een halfgeleidermateriaal, een geïsoleerd metaal of een 15 geïsoleerd halfgeleidermateriaal. Dankzij de mogelijkheid van ophouw op verschillende substraattypes en dankzij de kleine lek- en bedienings-strcom is het mcgelijk een aantal transistorsn volgens de uitvinding boven elkaar te vormen, dat wil zeggen te stapelen.
Sij een geschikte uitvoeringsvorm van de veldeffecttransistor 20 volgens de uitvinding bestaat tenminste een deel van de taegepaste halfgeleidermaterialen uit een amorfe legering, die fluor, silicium en waterstof bevat. Ter toelichting op deze uitvoeringsvorm kan nog het volgende worden opgsmerkt.
8401928 -2- i* * % t
Silicium is de grondslag voor de enorme kristallijne half-geleiderindustrie, en is het materiaal, dat in nagenoeg alle thans geproduceerde commerciële geïntegreerde ketens wordt toegepast.
Toen de kristallijne halfgeleidertechnologie een commerciële 5 toestand bereikte, werd het de grondslag voor de tegenwoordige enorme industrie voor het vervaardigen van halfgeleiderorganen.
Dit was het gevolg van de mogelijkheid van de natuurgeleerde om in hoofdzaak foutvrij germanium en in het bijzonder siliciumkristallen te doen groeien, en deze dan te veranderen in bijkomende materialen 10 met gebieden daarin met een p- en n-geleidbaarheid. Oit werd tot stand gebracht door het in dergelijk kristallijn materiaal diffunderen van delen per miljoen van gevende Cn] of ontvangende (p) stimulatie-materialen, die als substitutionele verontreinigingen in de in hoofdzaak zuivere kristallijne materialen werden gebracht voor het ver-15 groten van hun elektrische geleidbaarheid en voor het regelen van het p of n geleidend zijn daarvan.
De halfgeleidervervaardigingswerkwijzen voor het maken van p-n-verbindingspuntkristallen omvat uiterst ingewikkelde, tijdrovende en kostbare handelingen, alsmede hoge bewerkingstemperaturen.
2Q Dergelijke kristallijne materialen, gebruikt in transistoren en andere stroomregelorganen worden dus geproduceerd onder zeer nauwkeurig geregelde omstandigheden door het doen groeien van afzonderlijke enkelvoudige silicium- of germanium kristallen, en wanneer p-n-verbindingspunten nodig zijn door het stimuleren .van dergelijke en- 8401928 * i -3-
Kelvoudiga Kristallen met uiterst Kleine en Kritische hoeveelheden stimulatiemiddelen. Gergelijke kristalgroeiwerkwijzen produceren bezrekkelijk Kleins kristalschijven, waarop de gsintsgrserde Ketens worden gevormd.
5 Bij de integratiatschnoloeie op de schaal van dergelijke schijven beperkt de kleine oppervlakte van de kristalschijf de totale afmeting van de geïntegreerde ketens, die daarop kan worden gevormd. Bij toepassingen dia grootschalige oppervlakten vereisen, zoals in de weergeeftechnologie, kunnen de kristalschijven niet 1'3 worden vervaardigd met de vereiste of gewenste grote oppervlakten.
Ge organen worden althans gedeeltelijk gevormd door het diffunderen van p- of n-stimulatiemiddelen in de onderlaag. Verder wordt elk orgaan gevormd tussen isolatiekanalen, die worden gediffundeerd in de onderlaag. Ge pakdichtheid Chet aantal organen per eenheid 15 van oppervlakte van het schijfoppervlak] is op de siliciumschijven eveneens begrensd op grond van de lekstroom in elk orgaan en de energie nodig voor het bedienen van de organen, welke beide warmte opwekken, hetgeen ongewenst is. De siliciumschijven verspreiden warmte niet gemakkelijk. Gok beïnvloedt de lekstroom nadelig de 2C levensduur van de batterij of de energiecel bij draagbare toepas singen.
In een MDS-schakeling hangt de schakelsnelheid direct samen met de poortlengta, waarbij de kleinste lengte de hoogste snelheid heeft. Ce diffusiewerkwijzen, fotolithografie en andere kristallij-25 ne vervaardigingswerkwijzen beperken de kortheid waarop de poort- lengte kan worden uitgeveerd.
Verder is de pakdichtheid uiterst belangrijk cmdat de cel-afmeting exponentieel samenhangt met de kosten van elk orgaan.
Een vermindering in matrijsafmeting met b.v. een factor 2 heeft 3G een vermindering van de kosten tot gevolg in de orde van een fac tor δ.
Samenvattend vereisen kristalsiliciumtransistor- en geïntegreerde ketenparameters, die niet naar wens veranderlijk zijn, grote hoeveelheden materiaal, hoge bewerkingstemperaturen, waarbij 35 zij alleen kunnen worden geproduceerd op schijven met een betrekke- 8401928 -4- lijK Kleine oppervlakte en in produktie kostbaar en tijdrovend zijn. Organen op grond van amorf silicium kunnen deze nadelen van kristalsilicium opheffen. Amorf silicium kan sneller, gemakkelijker, bij lagere temperaturen en in grotere oppervlakten dan kristalsili-5 cium worden gemaakt.
Dienovereenkomstig is aanzienlijke inspanning getroost voor het ontwikkelen van werkwijzen voor het gemakkelijk afzetten van amorfe halfgeleiderlegeringen of -foelies, die elk betrekkelijk grote oppervlakten kunnen omvatten, indien gewenst, slechts be-10 grensd door de afmeting van de afzetuitrusting, en dis kunnen wor den gestimuleerd voor het vormen van p- en n-materialen voor het vormen van p-n-verbindingspunttransistoren en -organen, die voor wat betreft de kosten en/of de werking beter zijn dan die, geproduceerd door hun kristallijne tegenhangers. Gedurende vele jaren was 15 dit werk in hoofdzaak niet produktief. Foelies van amorf silicium of germanium (groep IV] worden gewoonlijk viervoudig gecoördineerd en bleken microholten te hebben, evenals slingerende bindingen en andere fouten, die een hoge dichtheid produceren van gelokaliseerde toestanden in de energiespleet daarvan. De aanwezigheid van een 20 hoge dichtheid van gelokaliseerde toestanden in de energiespleet van halfgeleiderfoeldes van amorf silicium hadden tot gevolg, dat dergelijke foelies niet met goed gevolg konden worden gestimuleerd of anderszins gewijzigd voor het dicht naar de geleidings- of valen-tiebanden verschuiven van het ferminiveau, waardoor zij ongeschikt 25 waren voor het maken van p-n-verbindingspunten voor transistoren en andere stroomregelorgaantoepassingen.
In een poging de voornoemde moeilijkheden met betrekking tot amorf silicium en germanium tot een minimum te beperken, hebben W.E.Spear en P.G.Le Comber van het "Carnegie Laboratory of Physics, 30 University of Dundee”, in Dundee, Schotland, onderzoek gedaan naar "Substitutional Doping of Amorphous Silicon”, waarvan verslag is gedaan in een verhandeling, gepubliceerd in "Solid State Communications", Vol.17, blz.1193 - 1196, 1975, met het oog op het verminderen van de gelokaliseerde toestanden in de energiespleet in amorf 35 silicium of germanium teneinde deze dichter intrinsiek kristallijn 8401928 ' s i -5- silicium af germanium ts doen benaderen, en het substitutioneel stimuleren van de amorfs materialen met passende gebruikelijks stimulatiemiddelen, zeals Dij het stimuleren van kristallijne materialen, teneinde ze extrinsiek te maken en van een p- of n-gelsidbaar-5 heid.
De vermindering van de gelokaliseerde toestanden werd tot stand gebracht door een glimcntladingsafzetting van amorfe silicium-fcelies, waarbij een gasvermig silaan (SiH4) door een reactiebuis werd geleid, waarin het gas werd ontleed door een door een hoogfre-13 quant glimontlading en afgezet op een onderlaag bij een onderlaag- temperatuur van ongeveer 500 - 600°K. C227 - 327°C3. Het zodoende op de onderlaag afgezstte materiaal was een intrinsiek amorf materiaal, bestaande uit silicium en waterstof. Voor het produceren van amorf materiaal werd een gas van fosforwaterstof (PH„3 voor 15 een n-geleidbaarheid cf een gas van diboraan [02^ 3 voor een p-ge- leidbaarheid, vooraf gemengd met het silaangas en geleid door de glimontladingsreactiebuis onder dezelfde bedrijfsomstandigheden.
De concentratie in gasvorm van de gebruikte stimulatiemiddelen was ”6 “2 * tussen ongeveer 5 x 10 en 10 delen per volume. Hst zodoende 20 afgszette materiaal bevatte, naar werd verondersteld, substitutio neel fosfor- of boriumstimulatiemiddel en bleek excentriek te zijn en van de n- cf p-gslsidbaarheid.
Hoewel het deze onderzoekers niet bekend was, is het thans bekend geworden door het werk van anderen, dat de waterstof in het 25 silaan zich op een optimale temperatuur verenigt met vele van de slingerende binding van het silicium gedurende het met glimlading afzetten voor het in aanzienlijke mate verminderen van de dichtheid van de gelokaliseerde toestanden in de snergiespleet met het oog op het dichter bij dis van hst overeenkomstige kristallijne materiaal 30 doen zijn van de elektronische eigenschappen van het amorfe materi aal.
D.I.Jones, W.E.Spear, P.G.LeComber, S.Li en R.Martins werkten eveneens aan het bereiden van een Ge : H uit GeH^ onder toepassing van soortgelijke afzettechnieken. Het verkregen materiaal gaf 35 blijk van een hoge dichtheid van gelokaliseerde toestanden in de 8401928 * » -6- energiespleet daarvan. Hoewel het materiaal kon worden gestimuleerd was de doeltreffendheid daarvan in aanzienlijke mate verminderd ten opzichte van die, verkrijgbaar met een Si : H. In dit werk, waarvan verslag werd gedaan in ’’Philosophical Magazine 3." 5 Vol.39, blz. 147 (19793, komen de schrijvers tot de conclusie, dat op grond van de grote dichtheid van spleettoestanden, het verkregen materiaal ”...."een minder aantrekkelijk materiaal is dan a-Si voor stimulatieonderzaekingen en mogelijke toepassingen.”
Het opnemen van waterstof in de voorgaande silaanwerkwijze 10 t heeft niet alleen beperkingen op grond van de vaste verhouding van waterstof tot silicium in silaan, maar verschillende Si : H bindings-gedaanten brengen, hetgeen zeer belangrijk is, nieuwe antibindings-toestanden mee, die nadelige gevolgen kunnen hebben in deze materialen. Derhalve zijn er grondbeperkingen aan het verminderen van de 15 dichtheid van gelokaliseerde toestanden in deze materialen, welke toestanden in het bijzonder schadelijk zijn voor wat betreft het doeltreffend p-, alsmede n-stimuleren. De verkregen dichtheid van toestanden van de uit silaan afgezette materialen voert tot een smalle afvoerbreedte, hetgeen op zijn beurt de doeltreffendheid 20 begrenst van organen, waarvan de werking afhankelijk is van de loop van vrije dragers. De werkwijze voor het maken van deze materialen door het gebruik van alleen silicium en waterstof heeft tevens een grote dichtheid tot gevolg van oppervlaktetoestanden, die alle voorgaande parameters beïnvloeden.
25 Nadat de ontwikkeling van het met glimontlading afzetten van silicium uit silaangas was uitgevoerd, werd onderzoek gedaan met het door kathodeverstuiven afzetten van amorfe siliciumfoelies in de atmosfeer van het mengsel van argon (nodig voor het door kathodeverstuiven afzetten 3 en moleculair waterstof teneinde de gevolgen 30 te bepalen van dergelijk moleculair waterstof op de eigenschappen van de afgezette amorfe siliciumfoelie. Dit onderzoek gaf aan, dat de waterstof werkte als een vereffeningsmiddel, dat zich zodanig band, dat de gelokaliseerde toestanden in de energiespleet werden verminderd. De mate echter, waarin de gelokaliseerde toestanden 35 in de energiespleet werden verminderd bij het door kathodeverstui- 8401928 » -7- ven sfzatten, was vsel minder dan bereikt door de hiervoor beschreven afzetting uit siiaan. De hiervoor beschreven p- en n-stimula-tiematerialen werden in de kathcdeverstuivingswerkwijzs eveneens taegepast voor het produceren van p- en n-gestimuleerde materialen.
5 Deze manerialen hadden een lagere stimulatiedoelmatigheid dan de materialen, geproduceerd in de glimontladingswerkwijze. Geen der werkwijzen produceerde doeltreffend p-gestimuleerde materialen met voldoende hoge ontvangende elektrodeconcentraties voor het produceren van commerciële p-n-verbindingspuntorganen. De n-stimulatis-13 doelmatigheid lag beneden wenselijke en aanvaardbare commerciële niveaus, en de p-stimulatie was bijzonder ongewenst, omdat het het aantal gelokaliseerde toestanden in de bandspleet vergrootte.
Verschillende werkwijzen vcor het vervaardigen en construeren van transistcren en organen in de vorm van een dunne laag dunne lagen 15 zijn voorgesteld, waarbij de verschillende van de transis tor zijn gemaakt van verschillende materialen met verschillende ► elektrische eigenschappen. Dit dunne lagen bestaande transistcren zijn b.v. voorgesteld onder toepassing van nikkeloxydelagen siliciumlagsn, lagen van amorf silicium en lagen van amorf silicium 20 eci waterstof, gevormd uit siiaan, zoels hiervoor vermeld. Ook zijn verschillende geometrische gedaanten voorgesteld, zoals een vlakke ïïOS-constructie.
Het bekende afzetten van amorf silicium, dat door waterstof uit het silaangas is veranderd, in een poging het meer te doen lij-25 ken op kristallijn silicium, en dat is gestimuleerd op de wijze van het stimuleren van kristallijn silicium, heeft eigenschappen, die in alle belangrijke opzichten minder zijn dan die van gestimuleerd kristallijn silicium. Zoals gerapporteerd door LeComber en Spear en anderen, zoals hiervoor vermeld, kan in de op siiaan stce- 30 lande transistororganen da lekstroom niet meer zijn dan 10 A, -6 blijkt de verzadigingsstroom ongeveer 5 x 10 A te zijn, blijkt de 4 schakelfrequentis van het orgaan ongeveer 10' Hz te zijn en is de stabiliteit slecht omdat het materiaal met de tijd in kwaliteit afneemt.
35 Voorgesteld is een zonnecel te maken, die in beginsel een 8401928 -8- lichtgevoelige gelijkrichter is, waarbij een amorfe legering wordt toegepast, die silicium en fluor bevat, zoals geopenbaard in de genoemde Amerikaanse octrooischriften 4.217.374 en 4.276.898.
Overeenkomstig een geschikte uitvoering van de uitvinding wordt 5 een transistor met veldwerking, of gebouwd uit dunne lagen, verschaft, voorzien van een brongebied, een afvoergebied, een poortisolator en een als dunne laag afgezette amorfe legering, die althans silicium en fluor bevat en is gekoppeld met het brongebied, het afvoergebied en de poortisolator, en een poortelektrode in contact met de poort-10 isolator.
De amorfe legering bevat bij voorkeur tevens waterstof, zoals een amorfe legering Si : F. : H , waarin a tussen 80 en 98 atoom-% & & a b c ligt, b tussen 1 en 10 atoom-% en c tussen 1 en 10 atoom-%.
De dunne laag'veldeffecttransistor kan verschillende wenselijke 15 eigenschappen hebben in afhankelijkheid van de bepaalde gekozen dikte van de dunne lagen van het gekozen amorfe silicium/fluormateriaal, _g zoals b.v. een verzadigingsgelijkstroom van niet meer dan 10 A tot -4 aan of meer dan 10 A, een bovenste afsnijfrequentie van althans meer dan 10 MHz, een hoge verhouding van ongeveer 10^ van de weerstand in 20 uitgeschakelde toestand tot de weerstand in ingeschakelde toestand, -11 en een zeer lage lekstroom van ongeveer 10 A of minder. Verder neemt de legering met de tijd niet in kwaliteit af.
8401928 .1 * -s- • De uitvinding wcrdt nader tcegelicht aan de hand van de tekening, waarin:
Fig. 1 een verticale doorsnede is van een uitvoeringsvorm voorzien van metalen bron- en afvoergebieden, soortgelijk aan een 5 vlakke ilOS-transistor;
Fig, 2 een ketenschema is van de in fig. 1 weergegeven transistor;
Fig. 3 een verticale doorsnede is van een tweede uitvoeringsvorm, voorzien van halfgslsiderbron- en afvoergebieden; 10 Fig. 4 een ketenschema is van de in fig.3 weergegeven transis tor;
Fig. 5 een verticale doorsnede is van een andere uitvoeringsvorm, voorzien van metalen bron- en afvoergebieden, soortgelijk aan een V-MCS-transistor; 15 Fig, S een ketenschema is van de in fig. 5 weergegeven transistor,·
Fig. 7 een verticale doorsnede is van een aan de in fig. 5 weergegeven transistor soortgelijke uitvoeringsvorm, voorzien van halfgeleider bron- en afvoergebieden; 20 Fig. 3 een katenschema is van de in fig. 7 weergegeven transistor; en
Fig. 9 een verticale doorsnede is van een aan de in de fig.
1-3 weergegeven transistoren soortgelijke transistor met echter een 8401928 -10- andere geometrische constructie.
Thans gedetailleerder verwijzende naar de tekening., is in fig.1 een transistor 10 met veldwerking in de vorm van een dunne foelie afgebeeld. Zoals weergegeven is de transistor 10 gevormd 5 op een onderlaag 12 van isolatiemateriaal, dat kan bestaan uit een siliciummateriaal, een laag polymeermateriaal of een isolator bovenop een metaal. Op de onderlaag 12 is overeenkomstig de onderhavige leer een dunne legeringslaag 14 afgezet, die silicium en fluor bevat, en tevens waterstof kan bevatten, welke laag kan zijn gestimu-10 leerd voor het vormen van een IM- of P-legering. Boven op deze lege ringslaag 14 bevindt zich een laag of band 16 van isolatiemateriaal, zoals een veldoxyde, en op afstand daarvan bevindt zich een andere laag of band 18 van isolatiemateriaal, zoals een veldoxyde.
Een kanaal of opening 20 is biv, door gebruikelijke foto-15 lithografische technieken gevormd tussen de twee banden 16 en 18.
Een bronmetaalgeleider 22 is afgezet over de band 16, waarbij een gedeelte daarvan in contact is met de legeringslaag 14 voor het vormen van een schrootweringcontact bij het tussenvlak tussen het bronmetaal 22 en de amorfe legeringslaag 14.
20 Op een soortgelijke wijze is een geleider of laag 24 van af- voermetaal afgezet over de isolatieband 18, waarbij een gedeelte daarvan in contact is met de legeringslaag 14 op afstand van het bronmetaal 22. Het tussenvlak tussen het afvoermetaal 24 en de amorfe laag 14 verschaft nog een schrootweringcontact. Een poort-25 isolatorlaag 26 van isolatiemateriaal, zoals een poortoxyde of poortnitride 26 is afgezet over het bronmetaal 22 en het afvoermetaal 24 en is in contact met de amorfe legeringslaag 14 tussen het bron- en afvoermetaal. Op deze laag 26 van poortisolatiemateri-aal is een poortgeleider 28 afgezet, die kan zijn gemaakt van een 30 willekeurig passend metaal, zoals aluminium of molybdeen. Op de poortgeleider is een volgende laag 30 van isolatiemateriaal afgezet voor het passief maken van het orgaan, welk materiaal wordt aangeduid als een veldoxyde.
□e isolatielagen 16 en 30 worden verbonden voorafgaande aan 35 de volgende aangrenzende transistor, waarbij de bron 22 wordt ver- 8401928 ’ 5 % -11- bonden met een uitwendige geleider. De isolatielaag IS vormt de isolator voer het volgende orgaan, soortgelijk aan de isolator 18 van de weergegeven transistor 10.
De poortisolatorlaag 25 en de banden 15 en IS van isolatie-5 materiaal, aangeduid als zijnde een veldoxyde, kunnen zijn gemaakt van een metaaloxyde, siliciumdioxyde of een andere isolator, zoals siliciumnitride. Het bronmetaal 22 en afvoermetaal 24 kan zijn gevormd van een willekeurig passend geleidend metaal, zoals aluminium, molybdeen of een metaal met een hoge werkzaamheid, zoals goud, pal-10 ladium, platina af chroom. De poortisolator kan een nitride, sili- ciumdioxyde of siliciumnitride materiaal zijn.
Overeenkomstig de onderhavige leer wordt een legering, die silicium en fluor bevat, en tevens waterstof kan bevatten, gebruikt voor het vormen van de amorfe legeringslaag 14. Deze legering ver- 15 schaft de hiervoor vermelde wenselijke eigenschappen, die voor vele verschillende ketens kunnen worden gebruikt. De legeringslaag 14 is bij voorkeur gemaakt van a-Si : F. : H , waarin a tussen 80 en abc 98 atoom-% ligt, b tussen 1 en 10 atoom-% en c tussen 1 en 10 atoem- %.
20 De legering kan worden gestimuleerd met een stimulatiemiddel uit de groep V of de groep III van het Periodieke Stelsel in een hoeveelheid, die tussen 10 en 1000 dln per miljoen vormt Cdpml.
Ce stimulatiematarialen en de mate van stimulatie kunnen verschillend zijn.
25 De dikte van de legeringslaag 14 van amorf materiaal kan tus sen IQ en 500 nm liggen, waarbij een toegepaste dikte ongeveer 100 nm is. Het bronmetaal 22 en het afvoermetaal 24 kunnen eveneens dikten hebben die tussen 50 en 2000 nm liggen, waarbij een toegepaste dikte ongeveer 200 nm is. Hoewel volgens de beschrijving de paort-30 geleider 23 is gemaakt van metaal, kan deze zijn gemaakt, Indien ge wenst, van een gestimuleerd halfgeleidermatariaal.
Afhankelijk van de geometrie van de verschillende lagen en de dikten van de verschillende lagen, kan een transistor mefveld-werking op de hiervoor beschreven wijze worden geconstrueerd, waar-35 bij de lekstroom ongeveer 10 ^A is voor het zodoende verschaffen 8401928 4 w -12- van sen hoge weerstand in uitgeschakelde toestand en een verzadi- -4 gingsgelijkstroom van ongeveer 10 A.
Bij het construeren van de in fig.1 weergegeven transistor 10 met veldwerking in de vorm van een dunne foelie, worden de mate-5 riaallagen, en in het bijzonder de legeringslaag 14 door verschil lende afzettechnieken afgezet, bij voorkeur door glimontlading.
Een gebruikelijk poort CG3-, bron CS)- en afvoer CD)-ketenschema van de transistor 10 met veldwerking, is afgebeeld in fig.2.
Thans verwijzende naar fig.3 is een vlak geconstrueerde 10 transistor 40 met veldwerking in de vorm van een dunne foelie afge beeld, die evenals de transistor 10 is gevormd op een geïsoleerde onderlaag 42. Bovenop het onderlaagmateriaal 42 is b.v. door glimontlading een legeringslaag 44 afgezet, die silicium en fluor bevat en bij voorkeur tevens waterstof, en van de N- of P-soort kan 15 zijn. Op deze legeringslaag 44 worden twee lagen isolatiemateriaal 48 en 48 afgezet, die zijn gemaakt van een veldoxyde en volgens fig.3 met een opening 50 daartussen. Boven de isolatielagen 46 en 48 zijn resp. een bronlegeringslaag 52 en een afvoerlegeringslaag 54 afgezet, die eveneens:silicium en fluor bevatten en bij voorkeur 20 ook waterstof. De bron 52 en de afvoerlegsring 54 zijn amorfe N- of P-legeringen. Een N-P- of P-N-verbindingspunt wordt dan gevormd bij het tussenvlak, waar de lagen 52 en 54 contact maken met de legeringslaag 44.
Na het afzetten van de lagen 52 en 54 wordt een poortisola-25 torlaag 56, aangeduid als een poortoxyde 56, afgezet over het bron- gebied 52, het blootliggende gedeelte van de amorfe laag 44 en het afvoergebied 54. Dan wordt een poortgeleider 58 afgezet over de poortisolator 46, en wordt een passief makende isolatielaag 6G af-gezet bovenop de poortgeleider 58, welke laag bestaat uit een veld-30 oxyde.
Een gebruikelijk poort (G)-, bron (S)- en afvoer CD)-ketenschema van de transistor 40-is afgebeeld in fig.4.
Het verschil tussen de transistor 40 en de transistor 10 is, dat de afvoer- en brongebieden of geleiders 52 en 54 van de transis-35 tor 40 zijn gemaakt van een halfgeleidermateriaal en bij voorkeur 8401928 -13- van een a~3i : F : H legering.
In fig.5 is een nieuwe V-MOS-constructis weergegeven, afgeteeld als een transistor 70 met veldwerking in de vorm van dunne foelies, vervaardigd overeenkomstig de onderhavige leer. Gp een on-5 derlaag 72 is eerst een laag of band afvoermetaal 74 afgezet, waar van een middengedeelte is weggesneden of weggeëtst. Bovenop het afvoermetaal 74 is een dunne laag af band van amorfe legering 76 af-gezet, waarin een middengedeelte is weggesneden of weggeëtst in lijn met het weggssneden gedeelte van de laag 74. Op soortgelijke wijze 10 is een laag bronmetaal 78 afgezet op de laag 76 en is een overeen komstig middengedeelte daarvan weggesneden. Ook kunnen alle lagen in één stap worden geëtst volgende op het afzetten van die lagen.
Oan is een pocrtisolator 30, aangeduid als een poortoxyde, afgezet over het bronmetaal 73 en in de verkregen middenruimte 82 in de 15 vorm van een V-snede en op de schuine randen van de laaggedeelten 74, 76 en 73 en over de vrijgemaakte onderlaag 72. Vervolgens is een poortgeleider 84 afgezet op de poortisolator 82, en is een laag 86 van isolatiemateriaal, aangeduid als een veldoxyde, afge-zet over de poortmetaalgeleider 84 als een passief makende laag.
20 Deze bepaalde V-MQS-constructie met de open ruimte 80 heeft het voordeel, dat een zeer korte afstand L tot stand wordt gebracht tussen het bronmetaal 74 en het afvoermetaal 79 door de legerings-laag 76. De laagdikte of -afstand L heeft een hoge bedrijfsfrequen-tie tot gevolg en een hogsre verzadigingsstroom dan de transistor-25 gedaante van de fig.1 en 3. De lekstroom kan toenemen ten opzichte van de gedaante van de fig.1 en 3.
Een gebruikelijk poort CG)-, bron CS 1 — en afvoer (0]-keten-schema van de transistor 70 is weergegeven in fig.5.
In fig.7 is nog een V-flQS-transistor 90 met veldwerking in 30 de vorm van een dunne foelie afgedeeld, gevormd op een onderlaag 92, waarbij de legeringslagen 94, 96 en 98 met silicium en fluor (N- of P-soort] zijn afgazet op de onderlaag 92. De betreffende lagen 94, 96 en 98 hebben een weggssneden of weggeëtst middengedeelte 1Q0. Vervolgens is een poortisolator 102, aangeduid als een poort-35 oxyde, afgezet over de rand van de laag 98 en in contact met de 8401928 * » -14- vrij.liggende randen van de lagen 94, 96 en 9S en ook het vrij liggende gedeelte van de onderlaag 92, zoals weergegeven. Een poortgele!-der 104 is afgezet over de isolatielaag 102 , waarbij tenslotte een laag 106 van isolatiemateriaal, zoals een veldoxyde, is afgezet 5 over de poortgeleider 104. De transistor 90 is werkzaam onder toe passing van de tegengesteld voorgespannen P-N-verbindingspunten, gevormd tussen de lagen 94 en 96 en tussen 96 en 93.
De transistor 90 is soortgelijk aan de transistor 70, zoals weergegeven in fig.5, behalve dat het brongebied 93 en het afvoer-10 gebied 94 zijn gemaakt van een halfgeleiderlegering, zoals a-Si:F:H.
De V-MOS-constructie van de transistoren 70 en 90 wordt met voordeel toegepast met een willekeurig afgezet halfgeleidermateriaal, zoals b.v. maar niet uitsluitend een siliciumlegering, die althans uit silaan afgezette waterstof bevat.
15 Een gebruikelijk ketenschema van de transistor 90 is afge- beeld in fig.8.
Thans verwijzende naar fig.9 is nog een transistor 110 met veldwerking afgebeeld, gemaakt overeenkomstig de onderhavige leer.
De transistor 110 is gevormd op een metalen onderlaag 111, waarop 20 een dunne laag isolatiemateriaal 112 is afgezet, die de actieve componenten van de transistor 110 scheidt van de metalen onderlaag 111 en toch voldoende dun is, zodat de in de transistor 110 opgewekte warmte naar de metalen onderlaag kan vloeien, die daarvoor een warmteaccumulator vormt.
25 De transistor 110 met veldwerking in de vorm van dunne foe lies is gevormd door het afzetten van een brongeleiderlaag 114, gemaakt van metaal of een N- of P-halfgeleiderlegering. Een afvoer-geleider 118 is afgezet op de isolatielaag 112 en is eveneens gemaakt van een metaal of een P-N-halfgeleiderlegering, Bovenop de 30 geleiders 114 en 116 is een intrinsieke of enigszins gestimuleerde legeringslaag 118 afgezet, zoals de reeds beschreven a-Si : F : H legering.
Bovenop de legeringslaag 118 is een poortisolator 120 afgezet, die Kan bestaan uit een siliciumoxyde of een siliciumnitride.
35 Bovenop de poortisolator 120 is een poortgeleiderlaag 122 afgezet, 84 0 1 9 2 8 * » Λ -15- die Kan bestaan uit een metaal of halfgeleidermateriaal. Een passief makende laag 124 is afgezet over de poortgeleider 122.
De verschillende transistoren 10, 40, 70, 30 en 110 kunnen zijn gevormd in een matrix, zodat het brongebied of het afvoerge-5 bied zich uitstrekt als een Y-asgeleidsr over de afgezette onder laag 112. Dan is het afvoer- of het brongebied afgezet voor het vermen van een gescheiden afvoer- of brongebied, dat dan is verbonden met een X-asgeleider. Can is de poortelektrode zodanig afgezet, dat deze zich evenwijdig aan de Y-as uitstrekt voor het vormen van 10 een Y-aspocrtgeleider. Op deze wijze kunnen de transistoren 10, 50, 70, 30 en 110 met veldwerking worden toegepast in samenhang met PROM-organen voor het vormen van het isolatieorgaan in een geheugen-keten daarvoor, welke keten een geheugengebied en het isolatieorgaan omvat.
15 De onderhavige transistor met veldwerking in de vorm van dunne foelies en de verschillende uitvoeringsvormen daarvan, zoals beschreven, verschaffen een transistor, die zeer klein is en toch zeer goede werkeigenschappen heeft, zoals hiervoor vermeld. De bovensts isolatielaag van de transistoren, zoals 124 in fig.9, kan 20 worden gebruikt voor het vormen van de isolatielaag voor een andere daarop te vormen transistor voor het verschaffen van een gestapelde transistorgedaante, en derhalve verder de pakdichtheid van de organen vergroten. Dit is mogelijk, omdat de lagen zijn afgezet en als gevolg van de lage bedrijfs- en lekstroom van de organen.
25 Uit de voorgaande beschrijving is het duidelijk, dat een transistor met veldwerking in de vorm van dunne foelies, die een legsringslaag omvat van a-Si : F : H overeenkomstig de onderhavige leer, een aantal voerdelen heeft,
De vlakke constructies van de fig.1, 3 en 9 kunnen ook war-3Q den gevormd in omgekeerds volgorde ten opzichte van da weergegeven volgorde met de poort aan de onderkant. Ce schrootweringen kunnen ook een MIS (metalen isolator halfgeleider) contact zijn. De poortgeleider in een orgaan kan ook bestaan uit metaal, polysilicium of gestimuleerd halfgeleidermateriaal met een ander metalen of half-35 geleiderafvoermateriaal, in plaats van dat beide zijn gemaakt van hetzelfde metalen of halfgeleidermateriaal.
8401928

Claims (14)

1. Uit dunne lagen opgebouwde veldeffecttransistor, omvattende een toevoergebied, een afvoergebied en een poortgebied met daaraan bevestigde geleider, met het Kenmerk a) dat het toevoergebied (78, 98) en het afvoergebied (74, 94) boven 5 elkaar zijn opgesteld en vertikaal gerangschikt ten opzichte van een substraat (72, 92)j b) dat een gebied (76, 96) van afgezet halfgeleidermateriaal zich uitstrekt tussen en in aanraking met het toevoergebied (78, 98) en het afvoergebied (74, 94), en 10 c) het poortgebied (80, 84,· 102, 104) is opgesteld om een electrisch veld aan het gebied (76, 96) van halfgeleidermateriaal tussen het toevoergebied (78, 98) en het afvoergebied (74, 94) aan te leggen, zodat daartussen elektrische geleiding wordt veroorzaakt.
2. Dunne laag veldeffecttransistor volgens Conclusie 1, met het 15 kenmerk, dat het afgezette halfgeleidermateriaal (76, 96) een n-type halfgeleidermateriaal is.
3. Dunne laag veldeffecttransistor volgens Conclusies 1-2, met het kenmerk, dat het afgezette halfgeleidermateriaal (76, 96) een amorfe fegering is.
4. Dunne laag veldeffecttransistor volgens Conclusie 3, met het kenmerk, dat de legering een amorf halfgeleidermateriaal is met tenminste een de dichtheid van toestanden reducerend element in de vorm van fluor.
5. Dunne laag veldeffecttransistor volgens Conclusies 3-4, met het kenmerk, dat de legering silicium en waterstof bgvat.
6. Dunne laag veldeffecttransistor volgens Conclusies 3-5, met het kenmerk, dat de legering silicium, fluor en waterstof bevat en kan worden voorgesteld door de empirische formule Si^: : H , waarin a 80 tot 98 atoom %, b 1 tot 10 atoom % en c 1 tot 10 atoom % voorstelt.
7. Dunne laag veldeffecttransistor volgens Conclusies 1-6, met 30 het kenmerk, dat het afvoergebied (94) een p-type halfgeleider is.
8. Dunne laag veldeffecttransistor volgens Conclusies 1-6, met het kenmerk, dat het afvoergebied (74,94) bestaat uit een materiaal 8401928 -17- gskozen uit metalen en/of amorfs Isgeringsn.
9. Dunne laag veldeffecttransistor volgens Conclusies 1-3, met het kenmerk, dat het toevoergebied C333 een p-type halfgeleider is·
10. Dunne laag veldeffecttransistor volgens Conclusies 1-9, met 5 het kenmerk dat het toevoergebied (73, 98) bestaat uit een materiaal gekozen uit metalen an/of amorfe legeringen.
11. Dunne laag veldeffecttransistor volgens Conclusies 1-10, met het kenmerk, dat het afgezette halfgelaidermateriaal C7S, 38) een dikte O heeft van 100 tot 5000 Augstrom.
12. Dunne laag veldeffecttransistor volgens Conclusies 1-11, met het kenmerk, dat het afvoergebied C74, 94) een dikte heeft van O 500 - 2Q.C00 Augstrom.
13. Dunne laag veldeffecttransistor volgens Conclusies 1-12, met het kenmerk, dat het toevoergebied £78, 98) een dikte heeft van o 15 500 - 20.000 Augstrom.
14. Dunne laag veldeffecttransistor volgens Conclusies 1-13, met het kenmerk, dat de inrichting is voorzien van een poortisolatie-laag C80-,102), die uit oxyde bestaat. 8401928
NL8401928A 1979-12-13 1984-06-18 Uit dunne lagen opgebouwde veldeffecttransistor. NL8401928A (nl)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10301179A 1979-12-13 1979-12-13
US10301179 1979-12-13
US20827880A 1980-11-19 1980-11-19
US20827880 1980-11-19

Publications (1)

Publication Number Publication Date
NL8401928A true NL8401928A (nl) 1984-10-01

Family

ID=26799985

Family Applications (2)

Application Number Title Priority Date Filing Date
NL8006770A NL8006770A (nl) 1979-12-13 1980-12-12 Transistor met veldwerking in de vorm van een dunne foelie.
NL8401928A NL8401928A (nl) 1979-12-13 1984-06-18 Uit dunne lagen opgebouwde veldeffecttransistor.

Family Applications Before (1)

Application Number Title Priority Date Filing Date
NL8006770A NL8006770A (nl) 1979-12-13 1980-12-12 Transistor met veldwerking in de vorm van een dunne foelie.

Country Status (14)

Country Link
KR (2) KR840001605B1 (nl)
AU (2) AU538008B2 (nl)
BE (1) BE886630A (nl)
CA (3) CA1153480A (nl)
DE (2) DE3046358A1 (nl)
FR (1) FR2474763B1 (nl)
GB (2) GB2067353B (nl)
IE (1) IE51076B1 (nl)
IL (1) IL61679A (nl)
IT (1) IT1193999B (nl)
MX (1) MX151189A (nl)
NL (2) NL8006770A (nl)
SE (1) SE8008738L (nl)
SG (1) SG72684G (nl)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736751A (en) * 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
US5698864A (en) * 1982-04-13 1997-12-16 Seiko Epson Corporation Method of manufacturing a liquid crystal device having field effect transistors
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
US6294796B1 (en) * 1982-04-13 2001-09-25 Seiko Epson Corporation Thin film transistors and active matrices including same
US5677547A (en) * 1982-04-30 1997-10-14 Seiko Epson Corporation Thin film transistor and display device including same
US5650637A (en) * 1982-04-30 1997-07-22 Seiko Epson Corporation Active matrix assembly
US5365079A (en) * 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
US4543320A (en) * 1983-11-08 1985-09-24 Energy Conversion Devices, Inc. Method of making a high performance, small area thin film transistor
US4633284A (en) * 1983-11-08 1986-12-30 Energy Conversion Devices, Inc. Thin film transistor having an annealed gate oxide and method of making same
US4620208A (en) * 1983-11-08 1986-10-28 Energy Conversion Devices, Inc. High performance, small area thin film transistor
US4547789A (en) * 1983-11-08 1985-10-15 Energy Conversion Devices, Inc. High current thin film transistor
US4752814A (en) * 1984-03-12 1988-06-21 Xerox Corporation High voltage thin film transistor
US4668968A (en) * 1984-05-14 1987-05-26 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4670763A (en) * 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4769338A (en) * 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4673957A (en) * 1984-05-14 1987-06-16 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
KR100741798B1 (ko) * 2004-12-30 2007-07-25 엘지전자 주식회사 건조기 일체형 세탁기
CN112420821B (zh) * 2020-10-29 2021-11-19 北京元芯碳基集成电路研究院 一种基于碳基材料的y型栅结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3384792A (en) * 1965-06-01 1968-05-21 Electro Optical Systems Inc Stacked electrode field effect triode
US4115799A (en) * 1977-01-26 1978-09-19 Westinghouse Electric Corp. Thin film copper transition between aluminum and indium copper films
US4217374A (en) * 1978-03-08 1980-08-12 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
DE2820331C3 (de) * 1978-05-10 1982-03-18 Lüder, Ernst, Prof. Dr.-Ing., 7000 Stuttgart Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
GB2052853A (en) * 1979-06-29 1981-01-28 Ibm Vertical fet on an insulating substrate

Also Published As

Publication number Publication date
GB2131605A (en) 1984-06-20
DE3051063C2 (nl) 1991-04-11
GB2131605B (en) 1985-02-13
IT1193999B (it) 1988-08-31
CA1163377A (en) 1984-03-06
AU538008B2 (en) 1984-07-26
IL61679A0 (en) 1981-01-30
MX151189A (es) 1984-10-09
AU2845184A (en) 1984-09-13
SG72684G (en) 1985-03-29
FR2474763A1 (fr) 1981-07-31
DE3046358A1 (de) 1981-09-17
KR850001478A (ko) 1985-02-18
BE886630A (fr) 1981-04-01
CA1153480A (en) 1983-09-06
FR2474763B1 (fr) 1987-03-20
SE8008738L (sv) 1981-06-14
CA1188008A (en) 1985-05-28
KR850000902B1 (ko) 1985-06-26
KR830004680A (ko) 1983-07-16
GB2067353A (en) 1981-07-22
NL8006770A (nl) 1981-07-16
KR840001605B1 (ko) 1984-10-11
IL61679A (en) 1984-11-30
AU554058B2 (en) 1986-08-07
IE802615L (en) 1981-06-13
GB8326775D0 (en) 1983-11-09
GB2067353B (en) 1984-07-04
DE3046358C2 (nl) 1987-02-26
IE51076B1 (en) 1986-10-01
AU6531380A (en) 1981-06-18
IT8026642A0 (it) 1980-12-12

Similar Documents

Publication Publication Date Title
NL8401928A (nl) Uit dunne lagen opgebouwde veldeffecttransistor.
NL8006771A (nl) Diode.
US5726487A (en) Semiconductor device having an improved thin film transistor
JPS5942464B2 (ja) 集積回路半導体装置
JPS58115864A (ja) 半導体装置
JPH07111329A (ja) シリコンスライス内に白金イオンを導入および拡散する方法
US5565377A (en) Process for forming retrograde profiles in silicon
EP0809863A1 (en) Hot carrier transistors and their manufacture
JPS58142566A (ja) 薄膜半導体装置
US3414781A (en) Field effect transistor having interdigitated source and drain and overlying, insulated gate
US7491972B1 (en) Polysilicon semiconductor thin film substrate, method for producing the same, semiconductor device, and electronic device
US7005702B1 (en) IGBT with amorphous silicon transparent collector
JPH1065180A (ja) 多結晶半導体薄膜、その形成方法、多結晶半導体tft、およびtft基板
CN100585838C (zh) 多晶硅层、制造其的方法和平板显示器
Matsuo et al. technology trends of Poly-Si TFTs from the viewpoints of crystallization and device performance
CN1098227A (zh) 半导体器件及其制造方法
JPH02208942A (ja) 薄膜トランジスタの製造方法
JPS60251631A (ja) 不均一不純物密度分布を有する半導体装置の製造方法
Heiman et al. The insulated-gate field-effect transistor
JPS5961184A (ja) 薄膜トランジスタ及びその製造方法
JP2653513B2 (ja) 半導体装置の製造方法
Ross The Transistor Anniversary
JPS5724536A (en) Preparation of semiconductor device
JPS61100938A (ja) 半導体装置
JPH02170543A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
A85 Still pending on 85-01-01
BA A request for search or an international-type search has been filed
BB A search report has been drawn up
BC A request for examination has been filed
BV The patent application has lapsed