JPH07111329A - シリコンスライス内に白金イオンを導入および拡散する方法 - Google Patents
シリコンスライス内に白金イオンを導入および拡散する方法Info
- Publication number
- JPH07111329A JPH07111329A JP3307367A JP30736791A JPH07111329A JP H07111329 A JPH07111329 A JP H07111329A JP 3307367 A JP3307367 A JP 3307367A JP 30736791 A JP30736791 A JP 30736791A JP H07111329 A JPH07111329 A JP H07111329A
- Authority
- JP
- Japan
- Prior art keywords
- platinum
- silicon
- diffusion
- slice
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 title claims abstract description 99
- 229910052697 platinum Inorganic materials 0.000 title claims abstract description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 33
- 239000010703 silicon Substances 0.000 title claims abstract description 33
- 238000009792 diffusion process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims abstract description 44
- -1 platinum ions Chemical class 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000009826 distribution Methods 0.000 claims abstract description 15
- 238000001465 metallisation Methods 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000007787 solid Substances 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000002161 passivation Methods 0.000 abstract description 5
- 238000003486 chemical etching Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 210000000746 body region Anatomy 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- CZPRKINNVBONSF-UHFFFAOYSA-M zinc;dioxido(oxo)phosphanium Chemical compound [Zn+2].[O-][P+]([O-])=O CZPRKINNVBONSF-UHFFFAOYSA-M 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/904—Charge carrier lifetime control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/917—Deep level dopants, e.g. gold, chromium, iron or nickel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 半導体材料のスライス内に、背面またはマス
キングにより極限られた前面から、固溶度より少量の所
定量の白金イオンを導入し、白金イオンを半導体スライ
ス内にスライス全体にわたって均一に分布させ、半導体
材料スライスの全体の厚み方向および表面に沿い一定な
固有抵抗分布が得られるようにする方法を提供する。 【構成】 本発明は、一連の高温の熱工程に付し少なく
とも１個の半導体装置を形成し、続いて、接点の開口工
程および表面金属化工程に付しシリコン内に白金イオン
を導入および拡散する方法に関するものである。白金イ
オンの導入および拡散は、金属化工程に先立ち、イオン
移植により行うことを特徴とするものである。
キングにより極限られた前面から、固溶度より少量の所
定量の白金イオンを導入し、白金イオンを半導体スライ
ス内にスライス全体にわたって均一に分布させ、半導体
材料スライスの全体の厚み方向および表面に沿い一定な
固有抵抗分布が得られるようにする方法を提供する。 【構成】 本発明は、一連の高温の熱工程に付し少なく
とも１個の半導体装置を形成し、続いて、接点の開口工
程および表面金属化工程に付しシリコン内に白金イオン
を導入および拡散する方法に関するものである。白金イ
オンの導入および拡散は、金属化工程に先立ち、イオン
移植により行うことを特徴とするものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体を構成するシリ
コンスライス内に白金イオンを導入および拡散する方法
に関するものである。
コンスライス内に白金イオンを導入および拡散する方法
に関するものである。
【０００２】
【従来技術】半導体装置における少数担体の寿命を短命
にしたいという要求は、種々の用途、例えば、パワーＭ
ＯＳＦＥＴ、堅牢なダイオード、ＩＧＢＴ（Isorated G
ateBipolar Transistor) 、２極式のパワートランジス
タ、サイリスタ等の各タイプの装置における要求に基づ
くものである。
にしたいという要求は、種々の用途、例えば、パワーＭ
ＯＳＦＥＴ、堅牢なダイオード、ＩＧＢＴ（Isorated G
ateBipolar Transistor) 、２極式のパワートランジス
タ、サイリスタ等の各タイプの装置における要求に基づ
くものである。
【０００３】これらのいずれの場合においても、その目
的とするところは、装置の静電特性を損なうことなく、
装置のケンチング時間（quenching time) を短くし、ス
イッチの開閉の間のエネルギー損失を低減するところに
ある。半導体装置において少数坦体の寿命を短命にする
ために現在最も一般的に使用されている方法は、金の蒸
着、白金の蒸着および電子放射（electron radiationで
ある。
的とするところは、装置の静電特性を損なうことなく、
装置のケンチング時間（quenching time) を短くし、ス
イッチの開閉の間のエネルギー損失を低減するところに
ある。半導体装置において少数坦体の寿命を短命にする
ために現在最も一般的に使用されている方法は、金の蒸
着、白金の蒸着および電子放射（electron radiationで
ある。
【０００４】金の蒸着は、しばしば使用されるものの、
望ましくない点が２点ある。即ち、金の蒸着では、漏れ
電流がかなり増大し、特に、温度の上昇とともに漏れ電
流が増大する。また、金の蒸着では、シリコンの固有抵
抗が実質的に増大する。電子放射は、漏れ電流を増大さ
せないものの、Si−SiO2界面にかなりの損傷を生じ、Ｍ
ＯＳ装置については、限界電圧の低下が顕著である。ま
た、低温即ち４００〜５００°Ｃにおける熱処理に対し
て弱く、例えば、その支持体に対してダイを付す、いわ
ゆるダイアタッチ（die attach) 処理に対して弱い。
望ましくない点が２点ある。即ち、金の蒸着では、漏れ
電流がかなり増大し、特に、温度の上昇とともに漏れ電
流が増大する。また、金の蒸着では、シリコンの固有抵
抗が実質的に増大する。電子放射は、漏れ電流を増大さ
せないものの、Si−SiO2界面にかなりの損傷を生じ、Ｍ
ＯＳ装置については、限界電圧の低下が顕著である。ま
た、低温即ち４００〜５００°Ｃにおける熱処理に対し
て弱く、例えば、その支持体に対してダイを付す、いわ
ゆるダイアタッチ（die attach) 処理に対して弱い。
【０００５】白金の蒸着には、複数の利点がある。即
ち、白金の蒸着では、漏れ電流が小さく、低温（７００
°Ｃ以下）での熱処理に対して安定で、かつ、金の蒸着
を使用する方法と比較した場合、シリコンの固有抵抗に
おける偏差が小さい。公知の技術にしたがい現在使用さ
れている方法は、シリコンスライスの背面への蒸着工程
でシリコンスライスに白金を導入し、続いて、約９００
°Ｃの温度で拡散させる工程からなる。
ち、白金の蒸着では、漏れ電流が小さく、低温（７００
°Ｃ以下）での熱処理に対して安定で、かつ、金の蒸着
を使用する方法と比較した場合、シリコンの固有抵抗に
おける偏差が小さい。公知の技術にしたがい現在使用さ
れている方法は、シリコンスライスの背面への蒸着工程
でシリコンスライスに白金を導入し、続いて、約９００
°Ｃの温度で拡散させる工程からなる。
【０００６】この方法では、拡散中に、酸化ケイ素の薄
層が形成され、この薄層が白金のそれ以上の拡散を妨げ
る。酸化ケイ素の層を除去する第１の方法は、白金の拡
散を促進するために、白金の蒸着に先立ち、半導体の表
面にパラジウム層を蒸着させることである。第２の方法
は、白金のＳｉ−Ｐｔ界面に、半導体内への白金の拡散
を促進するのに好適なシリシド(silicide)を形成するこ
とである。これら両方法とも米国特許No. 4,925,812 に
開示されている。
層が形成され、この薄層が白金のそれ以上の拡散を妨げ
る。酸化ケイ素の層を除去する第１の方法は、白金の拡
散を促進するために、白金の蒸着に先立ち、半導体の表
面にパラジウム層を蒸着させることである。第２の方法
は、白金のＳｉ−Ｐｔ界面に、半導体内への白金の拡散
を促進するのに好適なシリシド(silicide)を形成するこ
とである。これら両方法とも米国特許No. 4,925,812 に
開示されている。
【０００７】さらに複雑な処理を必要とする場合も含
め、いずれの場合においても、白金の蒸着方法には、実
質的な限度がある。第１に、シリコン内に拡散される白
金の量は、熱拡散法によって測定され、シリコン中の白
金の固溶度により測定される。第２に、白金の濃度は固
溶度に等しいので、表面は無限のソースとして挙動し、
スライスの長手方向に沿う白金の分布は極めて不均等で
ある。
め、いずれの場合においても、白金の蒸着方法には、実
質的な限度がある。第１に、シリコン内に拡散される白
金の量は、熱拡散法によって測定され、シリコン中の白
金の固溶度により測定される。第２に、白金の濃度は固
溶度に等しいので、表面は無限のソースとして挙動し、
スライスの長手方向に沿う白金の分布は極めて不均等で
ある。
【０００８】さらに、白金の蒸着は半導体スライスの背
面でのみ行われ、マスキングされたシリコン領域内には
白金が導入されない。シリコンスライスの前面のごく限
られた領域内に白金を蒸着させることは従来公知の技術
では不可能である。
面でのみ行われ、マスキングされたシリコン領域内には
白金が導入されない。シリコンスライスの前面のごく限
られた領域内に白金を蒸着させることは従来公知の技術
では不可能である。
【０００９】
【発明が解決しようとする課題】本発明の課題は、半導
体材料のスライス内に、背面またはマスキングによりご
く限られた前面から、固溶度より少量の制御された量の
白金イオンを導入し、白金イオンを半導体材料のスライ
ス内にスライス全体にわたって均一に分布させ、半導体
スライスの全体の厚み方向および表面に沿い一定な固有
抵抗分布が得られるようにする方法により、上記した欠
点を解消することである。本発明のもうひとつの課題
は、改良された特性および過程（dynamics) を有する半
導体装置を製造することである。
体材料のスライス内に、背面またはマスキングによりご
く限られた前面から、固溶度より少量の制御された量の
白金イオンを導入し、白金イオンを半導体材料のスライ
ス内にスライス全体にわたって均一に分布させ、半導体
スライスの全体の厚み方向および表面に沿い一定な固有
抵抗分布が得られるようにする方法により、上記した欠
点を解消することである。本発明のもうひとつの課題
は、改良された特性および過程（dynamics) を有する半
導体装置を製造することである。
【００１０】
【課題を解決するための手段】本発明に従えば、上記課
題は、一連の高温の熱工程に付し少なくとも１個の半導
体装置を形成し、続いて、接点の開口工程および表面金
属化工程に付しシリコンスライス内に白金イオンを導入
および拡散する方法において、白金イオンの導入を金属
化工程に先立つイオン移植により行うことを特徴とする
方法によって達成される。
題は、一連の高温の熱工程に付し少なくとも１個の半導
体装置を形成し、続いて、接点の開口工程および表面金
属化工程に付しシリコンスライス内に白金イオンを導入
および拡散する方法において、白金イオンの導入を金属
化工程に先立つイオン移植により行うことを特徴とする
方法によって達成される。
【００１１】本発明の可能な一実施態様に従えば、本発
明の方法においては、白金イオンの移植が、シリコンス
ライスの背面で、接点の形成および金属化工程に先立っ
て行われる。本発明の別の実施態様に従えば、本発明の
方法においては、白金イオンの移植が、シリコンスライ
スの前面で、接点の形成後金属化工程に先立って行われ
る。
明の方法においては、白金イオンの移植が、シリコンス
ライスの背面で、接点の形成および金属化工程に先立っ
て行われる。本発明の別の実施態様に従えば、本発明の
方法においては、白金イオンの移植が、シリコンスライ
スの前面で、接点の形成後金属化工程に先立って行われ
る。
【００１２】このようにして、完全に制御され、かつ限
られた量の白金がシリコン内に導入可能となり、シリコ
ンスライスの背面またはマスキングで完全に限定された
領域内で前面から行うことが可能である。イオンの移植
を背面から行う場合には、達成される白金の分布は、４
〜８インチの寸法を有するスライスの全表面にわたっ
て、不連続点がなく完全に均一になる。また、イオン移
植の場合、スライス内の全装置が等量の白金イオンを受
けいれることが実験的に判明した。
られた量の白金がシリコン内に導入可能となり、シリコ
ンスライスの背面またはマスキングで完全に限定された
領域内で前面から行うことが可能である。イオンの移植
を背面から行う場合には、達成される白金の分布は、４
〜８インチの寸法を有するスライスの全表面にわたっ
て、不連続点がなく完全に均一になる。また、イオン移
植の場合、スライス内の全装置が等量の白金イオンを受
けいれることが実験的に判明した。
【００１３】続いて、窒素雰囲気下、８５０〜１０００
°Ｃの範囲の温度で拡散させ、白金の一部が表面から蒸
発する(evaporating) のを防ぐ。実際、シリコン内で白
金を凍結させる窒化（nitridization)が起こることが認
められた。上記拡散温度は、シリコン内に既に形成され
た接続を全く損なわないような温度であり、シリコンの
深度は全く変わることはない。
°Ｃの範囲の温度で拡散させ、白金の一部が表面から蒸
発する(evaporating) のを防ぐ。実際、シリコン内で白
金を凍結させる窒化（nitridization)が起こることが認
められた。上記拡散温度は、シリコン内に既に形成され
た接続を全く損なわないような温度であり、シリコンの
深度は全く変わることはない。
【００１４】本発明の方法は、例えば、イタリア国特許
出願No.19134A/90(1990 年 1月23日出願) に開示された
装置を用いて行うことができる。本発明の方法の使用
は、特に、パワ−ＭＯＳおよびＩＧＢＴ装置に対して特
に好適であるが、２極式の構造に対しても適用可能であ
り、一般に使用されている方法に比べ、下記のような複
数の利点を有する。即ち、 (a) 処理工程を実質的に簡略化する; (b) 固溶度より小さい完全に制御された量の白金イオン
をスライス上に極めて高均一に導入することを可能とす
る; このことは、表面上に白金イオンの有限のソ−スが
存在し、スライスの厚み方向に沿って完全に平坦な濃度
分布を達成することを可能とする唯一のものであること
を意味する；
出願No.19134A/90(1990 年 1月23日出願) に開示された
装置を用いて行うことができる。本発明の方法の使用
は、特に、パワ−ＭＯＳおよびＩＧＢＴ装置に対して特
に好適であるが、２極式の構造に対しても適用可能であ
り、一般に使用されている方法に比べ、下記のような複
数の利点を有する。即ち、 (a) 処理工程を実質的に簡略化する; (b) 固溶度より小さい完全に制御された量の白金イオン
をスライス上に極めて高均一に導入することを可能とす
る; このことは、表面上に白金イオンの有限のソ−スが
存在し、スライスの厚み方向に沿って完全に平坦な濃度
分布を達成することを可能とする唯一のものであること
を意味する；
【００１５】(c) イオン移植が背面から行われる場合、
４〜８インチの寸法を有するスライスの全表面にわたっ
て白金の均一な分布が達成される；さらに、 (d) マスキングウインドーを通してスライスの前面から
も白金イオンを導入することができる：という利点を有
する。本発明のこうした特性は、実施例によりさらに明
らかとされるが、本発明はこの実施例に限定されるもの
ではない。
４〜８インチの寸法を有するスライスの全表面にわたっ
て白金の均一な分布が達成される；さらに、 (d) マスキングウインドーを通してスライスの前面から
も白金イオンを導入することができる：という利点を有
する。本発明のこうした特性は、実施例によりさらに明
らかとされるが、本発明はこの実施例に限定されるもの
ではない。
【００１６】
【実施例】図１は、符号１０で示されるパワーＭＯＳ型
の半導体装置を形成する全処理工程を要約して示すもの
である。処理工程は、特に、Ｎ＋型の高ドーピングを有
するシリコン基板１上に２０〜１００ ohn cm の高固有
抵抗を有するＮ−型のエピタキシャル層２を形成するこ
とからなる。
の半導体装置を形成する全処理工程を要約して示すもの
である。処理工程は、特に、Ｎ＋型の高ドーピングを有
するシリコン基板１上に２０〜１００ ohn cm の高固有
抵抗を有するＮ−型のエピタキシャル層２を形成するこ
とからなる。
【００１７】エピタキシャル層２には、Ｐ＋型の本体領
域３が、Ｐ＋の各領域３内には、一対のＮ＋型の領域４
および一対のＰ−型の溝領域１３が形成される。エピタ
キシャル層２の上側には、各一対の本体領域３の間にゲ
−ト酸化物６を介在させて、ゲート電極を構成するポリ
シリコンの層５が積層されている。装置の全上方表面、
即ち前面には、パシベーション酸化物７が蒸着され、こ
の蒸着層７は、ゲート電極５がソース金属化（source m
etalization)を受けないようにする。
域３が、Ｐ＋の各領域３内には、一対のＮ＋型の領域４
および一対のＰ−型の溝領域１３が形成される。エピタ
キシャル層２の上側には、各一対の本体領域３の間にゲ
−ト酸化物６を介在させて、ゲート電極を構成するポリ
シリコンの層５が積層されている。装置の全上方表面、
即ち前面には、パシベーション酸化物７が蒸着され、こ
の蒸着層７は、ゲート電極５がソース金属化（source m
etalization)を受けないようにする。
【００１８】このようにして、高温での全熱処理工程が
行われた。図２に示すように、本発明の方法は、基板１
の下方表面即ち背面に必然的に生じた酸化物層２０を除
去するために、化学エッチングを基板１の背面で行い、
続いて、４０KeV のエネルギーで、かつ装置により、１
Ｅ１２ atoms/cm2〜１Ｅ１４ atoms/cm2の線量で白金イ
オン(Pt)の移植を行う。線量の選択は、少数担体の所望
寿命の値およびＮ−型のエピタキシャル層２の固有抵抗
に依存する。
行われた。図２に示すように、本発明の方法は、基板１
の下方表面即ち背面に必然的に生じた酸化物層２０を除
去するために、化学エッチングを基板１の背面で行い、
続いて、４０KeV のエネルギーで、かつ装置により、１
Ｅ１２ atoms/cm2〜１Ｅ１４ atoms/cm2の線量で白金イ
オン(Pt)の移植を行う。線量の選択は、少数担体の所望
寿命の値およびＮ−型のエピタキシャル層２の固有抵抗
に依存する。
【００１９】事実、移植線量と寿命との間には完全な依
存関係が認められ、さらに、シリコン内に白金を導入す
ると、その固有抵抗が増大する。この増分は、固有抵抗
の初期値が大きいほど、また導入される白金の量が多い
ほど大きい。白金移植工程の後、窒素雰囲気下、８５０
°Ｃ〜１０００°Ｃの温度範囲で１〜１０時間拡散が行
われる。拡散の温度および時間は、既に形成された接点
の深度に変化を生じない程度である。
存関係が認められ、さらに、シリコン内に白金を導入す
ると、その固有抵抗が増大する。この増分は、固有抵抗
の初期値が大きいほど、また導入される白金の量が多い
ほど大きい。白金移植工程の後、窒素雰囲気下、８５０
°Ｃ〜１０００°Ｃの温度範囲で１〜１０時間拡散が行
われる。拡散の温度および時間は、既に形成された接点
の深度に変化を生じない程度である。
【００２０】続いて、図３に示すように、ウインドー１
２を設定するためにパシベーション酸化物７をエッチン
グすることにより、接点の開口を下層のソース領域４ま
で到達させる。酸化物７は、ついで装置の全表面にわた
って蒸着したさらなるソース金属化層９からゲート電極
５完全に絶縁するだけ残す。しかる後、ドレイン金属化
のために、金属化層１１を基板１の背面に蒸着させる。
２を設定するためにパシベーション酸化物７をエッチン
グすることにより、接点の開口を下層のソース領域４ま
で到達させる。酸化物７は、ついで装置の全表面にわた
って蒸着したさらなるソース金属化層９からゲート電極
５完全に絶縁するだけ残す。しかる後、ドレイン金属化
のために、金属化層１１を基板１の背面に蒸着させる。
【００２１】本発明の別の実施態様に従えば、図１に示
した状態から出発し、パシベーション酸化物７は、領域
１２をエッチングされ、ソース領域４に到達する。この
ようなエッチングにつづき、図４に図示したように、矢
印で示した方向に装置の前面で白金が移植され、しかる
後、装置内を拡散する。このような工程につづき、第１
の実施態様に従い図３に図示したのと全く同様にして、
金属被覆層９および１１が蒸着される。
した状態から出発し、パシベーション酸化物７は、領域
１２をエッチングされ、ソース領域４に到達する。この
ようなエッチングにつづき、図４に図示したように、矢
印で示した方向に装置の前面で白金が移植され、しかる
後、装置内を拡散する。このような工程につづき、第１
の実施態様に従い図３に図示したのと全く同様にして、
金属被覆層９および１１が蒸着される。
【００２２】一般に、シリコン基板の背面および前面か
ら移植され、特別な拡散機構によりシリコン内に分配さ
れる白金イオンの大部分は、好ましくは、表面に分布す
る傾向がある。白金蒸着の場合のように白金ソースが無
限である場合、濃度分布は、完全に対称なＵ字型の分布
である。
ら移植され、特別な拡散機構によりシリコン内に分配さ
れる白金イオンの大部分は、好ましくは、表面に分布す
る傾向がある。白金蒸着の場合のように白金ソースが無
限である場合、濃度分布は、完全に対称なＵ字型の分布
である。
【００２３】平坦な濃度分布を達成するためには、極め
て長時間（１０〜２０時間）拡散を行う必要があり、濃
度は制御するとができず、濃度は拡散温度における固溶
度に依存する。本発明に従う白金の移植を使用する場合
には、濃度分布はＵ字型であるものの、移植される原子
の数を拡散温度における固溶度の値よりも小さくなるよ
うにするとができる。
て長時間（１０〜２０時間）拡散を行う必要があり、濃
度は制御するとができず、濃度は拡散温度における固溶
度に依存する。本発明に従う白金の移植を使用する場合
には、濃度分布はＵ字型であるものの、移植される原子
の数を拡散温度における固溶度の値よりも小さくなるよ
うにするとができる。
【００２４】実際、本発明は有限の白金ソースを達成
し、スライスの厚み方向に沿う分布は極めて短時間
（０．５〜２時間）でも一定となり、濃度は移植線量に
より測定される。シリコンの固有抵抗は、白金の濃度に
比例し白金濃度が大きくなると増大するので、固有抵抗
の分布も濃度分布に従い増大する。
し、スライスの厚み方向に沿う分布は極めて短時間
（０．５〜２時間）でも一定となり、濃度は移植線量に
より測定される。シリコンの固有抵抗は、白金の濃度に
比例し白金濃度が大きくなると増大するので、固有抵抗
の分布も濃度分布に従い増大する。
【００２５】
【発明の効果】かくして、本発明は、高固有抵抗（約２
０÷１００ ohm cm)に対しても、シリコン内に高濃度の
白金（１０15÷１０17 Pt/cm3)を導入し、シリコンスラ
イスの厚み方向に沿い完全に平坦でかつ制御された固有
抵抗分布を達成することができる。
０÷１００ ohm cm)に対しても、シリコン内に高濃度の
白金（１０15÷１０17 Pt/cm3)を導入し、シリコンスラ
イスの厚み方向に沿い完全に平坦でかつ制御された固有
抵抗分布を達成することができる。
【００２６】本発明は、出力抵抗およびスイッチの開閉
損失の点で装置の最良の性能を提供する。また、イオン
移植の場合には、スライス内の全装置が等量の白金イオ
ンを受けいれる。
損失の点で装置の最良の性能を提供する。また、イオン
移植の場合には、スライス内の全装置が等量の白金イオ
ンを受けいれる。
【図 １】図１は本発明に従う一実施態様を示す説明図
である。
である。
【図 ２】図２は本発明の一実施態様のエッチングおよ
び白金イオン移植工程を示す説明図である。
び白金イオン移植工程を示す説明図である。
【図 ３】図３は本発明の一実施態様のエッチング工程
を示す説明図である。
を示す説明図である。
【図 ４】図４はエッチングおよび白金イオン移植の別
の実施態様を示す説明図である。
の実施態様を示す説明図である。
１ シリコン基板 ２ エピタキシャル層 ３ 本体領域 ４ Ｎ＋型の領域 ５ ゲート電極 ６ ゲート酸化物 ７ パシベーション酸化物 ９ 金属被覆層 １１ 金属被覆層 １２ ウインドー １３ 溝領域 ２０ 酸化物層
フロントページの続き (72)発明者 ネラ タヴォーロ イタリア、95048 スコルディア（カター ニア）、ヴィア デューカ デグリ アブ ラッツィ、77 (72)発明者 マリオ ラスパリーシ イタリア、95037 サン ジォバンニ ラ プンタ（カターニア）、ヴィア カティ ーラ、９
Claims (10)
- 【請求項１】 一連の高温の熱工程に付し少なくとも１
個の半導体装置を形成し、続いて、接点の開口工程およ
び表面金属化工程に付しシリコンスライス内に白金イオ
ンを導入および拡散する方法において、 白金イオンの導入を金属化工程に先立つイオン移植によ
り行うことを特徴とする方法。 - 【請求項２】 前記白金イオンの移植が、シリコンスラ
イスの背面で、接点の形成および金属化工程に先立って
行われることを特徴とする請求項１記載の方法。 - 【請求項３】 前記白金イオンの移植が、シリコンスラ
イスの前面で、接点の形成後金属化工程に先立って行わ
れることを特徴とする請求項１記載の方法。 - 【請求項４】 前記白金イオンの移植が、拡散温度にお
ける半導体の固溶度より小さい線量で起こることを特徴
とする請求項１記載の方法。 - 【請求項５】 前記線量が、１Ｅ１２atoms/cm2 〜１Ｅ
１４atoms/cm2 の範囲であることを特徴とする請求項４
記載の方法。 - 【請求項６】 シリコンスライス内における白金の前記
拡散が、窒素雰囲気下で起こることを特徴とする請求項
１記載の方法。 - 【請求項７】 前記拡散が起こった時、シリコンの前記
スライスの厚み方向全体にわたって一定な固有抵抗分布
が得られるように拡散時間を費やすことを特徴とする請
求項１記載の方法。 - 【請求項８】 費やされる前記拡散時間が、１〜１０時
間の範囲であることを特徴とする請求項１記載の方法。 - 【請求項９】 前記半導体装置が、パワーＭＯＳ装置で
あることを特徴とする請求項１記載の方法。 - 【請求項１０】前記半導体装置が、孤立ゲート２極トラ
ンジスタ装置であることを特徴とする請求項１記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT22237A90 | 1990-11-29 | ||
| IT02223790A IT1244119B (it) | 1990-11-29 | 1990-11-29 | Processo di introduzione e diffusione di ioni di platino in una fetta di silicio |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07111329A true JPH07111329A (ja) | 1995-04-25 |
| JP3213357B2 JP3213357B2 (ja) | 2001-10-02 |
Family
ID=11193497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30736791A Expired - Fee Related JP3213357B2 (ja) | 1990-11-29 | 1991-11-22 | シリコンスライス内に白金イオンを導入および拡散する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5227315A (ja) |
| EP (1) | EP0488440B1 (ja) |
| JP (1) | JP3213357B2 (ja) |
| DE (1) | DE69117889T2 (ja) |
| IT (1) | IT1244119B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016042574A (ja) * | 2014-08-14 | 2016-03-31 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | バイポーラ半導体素子内の電荷キャリア寿命の調整 |
| US9620478B2 (en) | 2011-11-18 | 2017-04-11 | Apple Inc. | Method of fabricating a micro device transfer head |
| US10297712B2 (en) | 2011-11-18 | 2019-05-21 | Apple Inc. | Micro LED display |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
| TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN1095204C (zh) * | 1993-03-12 | 2002-11-27 | 株式会社半导体能源研究所 | 半导体器件和晶体管 |
| JP3637069B2 (ja) | 1993-03-12 | 2005-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE69421606T2 (de) * | 1994-03-30 | 2000-05-31 | Cons Ric Microelettronica | Verfahren zur Herstellung von bipolaren Transistoren mit kontrollierter Speicherzeit |
| US6008092A (en) * | 1996-02-12 | 1999-12-28 | International Rectifier Corporation | Short channel IGBT with improved forward voltage drop and improved switching power loss |
| US5747371A (en) * | 1996-07-22 | 1998-05-05 | Motorola, Inc. | Method of manufacturing vertical MOSFET |
| EP0913872A1 (en) * | 1997-10-29 | 1999-05-06 | Motorola Semiconducteurs S.A. | Insulated gate bipolar transistor |
| JP5061407B2 (ja) * | 2001-01-31 | 2012-10-31 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| AU2002246316A1 (en) * | 2002-04-08 | 2003-10-27 | Council Of Scientific And Industrial Research | Process for the production of neodymium-iron-boron permanent magnet alloy powder |
| DE102007020039B4 (de) * | 2007-04-27 | 2011-07-14 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement |
| US8922611B1 (en) | 2013-10-09 | 2014-12-30 | Markem-Imaje Corporation | Apparatus and method for thermal transfer printing |
| US10449781B2 (en) | 2013-10-09 | 2019-10-22 | Dover Europe Sarl | Apparatus and method for thermal transfer printing |
| CN105874607B (zh) * | 2014-07-17 | 2019-07-12 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN113223944B (zh) * | 2021-03-31 | 2022-09-27 | 青岛惠科微电子有限公司 | 一种快恢复芯片的制造方法、制造设备和快恢复芯片 |
| CN113178385B (zh) * | 2021-03-31 | 2022-12-23 | 青岛惠科微电子有限公司 | 一种芯片的制造方法、制造设备和芯片 |
| CN113223953B (zh) * | 2021-03-31 | 2022-09-27 | 青岛惠科微电子有限公司 | 一种快恢复芯片的制造方法、制造设备和快恢复芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3953243A (en) * | 1973-08-16 | 1976-04-27 | Licentia-Patent-Verwaltungs-Gmbh | Method for setting the lifetime of charge carriers in semiconductor bodies |
| JPS5839065A (ja) * | 1981-08-12 | 1983-03-07 | シ−メンス・アクチエンゲゼルシヤフト | 電力用ｍｏｓ電界効果トランジスタ |
| JPS6143474A (ja) * | 1984-08-08 | 1986-03-03 | Toshiba Corp | 半導体装置 |
| US4717588A (en) * | 1985-12-23 | 1988-01-05 | Motorola Inc. | Metal redistribution by rapid thermal processing |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4165517A (en) * | 1977-02-28 | 1979-08-21 | Electric Power Research Institute, Inc. | Self-protection against breakover turn-on failure in thyristors through selective base lifetime control |
| US4137370A (en) * | 1977-08-16 | 1979-01-30 | The United States Of America As Represented By The Secretary Of The Air Force | Titanium and titanium alloys ion plated with noble metals and their alloys |
| JPS5975662A (ja) * | 1982-10-22 | 1984-04-28 | Nec Corp | サイリスタ |
| JPS6084881A (ja) * | 1983-10-17 | 1985-05-14 | Toshiba Corp | 大電力ｍｏｓ ｆｅｔとその製造方法 |
| US4620211A (en) * | 1984-08-13 | 1986-10-28 | General Electric Company | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices |
| JPS6262557A (ja) * | 1985-09-12 | 1987-03-19 | Fuji Electric Co Ltd | 半導体装置 |
| US4742017A (en) * | 1986-06-20 | 1988-05-03 | Ford Aerospace Corporation | Implantation method for forming Schottky barrier photodiodes |
| US4875082A (en) * | 1986-06-20 | 1989-10-17 | Ford Aerospace Corporation | Schottky barrier photodiode structure |
| US4855799A (en) * | 1987-12-22 | 1989-08-08 | Kabushiki Kaisha Toshiba | Power MOS FET with carrier lifetime killer |
| FR2638892B1 (fr) * | 1988-11-09 | 1992-12-24 | Sgs Thomson Microelectronics | Procede de modulation de la quantite d'or diffusee dans un substrat de silicium et diode rapide obtenue par ce procede |
| US4925812A (en) * | 1989-09-21 | 1990-05-15 | International Rectifier Corporation | Platinum diffusion process |
-
1990
- 1990-11-29 IT IT02223790A patent/IT1244119B/it active IP Right Grant
-
1991
- 1991-11-16 EP EP91202986A patent/EP0488440B1/en not_active Expired - Lifetime
- 1991-11-16 DE DE69117889T patent/DE69117889T2/de not_active Expired - Fee Related
- 1991-11-19 US US07/794,390 patent/US5227315A/en not_active Expired - Lifetime
- 1991-11-22 JP JP30736791A patent/JP3213357B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3953243A (en) * | 1973-08-16 | 1976-04-27 | Licentia-Patent-Verwaltungs-Gmbh | Method for setting the lifetime of charge carriers in semiconductor bodies |
| JPS5839065A (ja) * | 1981-08-12 | 1983-03-07 | シ−メンス・アクチエンゲゼルシヤフト | 電力用ｍｏｓ電界効果トランジスタ |
| JPS6143474A (ja) * | 1984-08-08 | 1986-03-03 | Toshiba Corp | 半導体装置 |
| US4717588A (en) * | 1985-12-23 | 1988-01-05 | Motorola Inc. | Metal redistribution by rapid thermal processing |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9620478B2 (en) | 2011-11-18 | 2017-04-11 | Apple Inc. | Method of fabricating a micro device transfer head |
| US10297712B2 (en) | 2011-11-18 | 2019-05-21 | Apple Inc. | Micro LED display |
| JP2016042574A (ja) * | 2014-08-14 | 2016-03-31 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | バイポーラ半導体素子内の電荷キャリア寿命の調整 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69117889D1 (de) | 1996-04-18 |
| US5227315A (en) | 1993-07-13 |
| IT9022237A1 (it) | 1992-05-30 |
| IT1244119B (it) | 1994-07-05 |
| IT9022237A0 (it) | 1990-11-29 |
| EP0488440B1 (en) | 1996-03-13 |
| JP3213357B2 (ja) | 2001-10-02 |
| EP0488440A2 (en) | 1992-06-03 |
| DE69117889T2 (de) | 1996-09-05 |
| EP0488440A3 (en) | 1992-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3213357B2 (ja) | シリコンスライス内に白金イオンを導入および拡散する方法 | |
| US5275872A (en) | Polycrystalline silicon thin film transistor | |
| US4259680A (en) | High speed lateral bipolar transistor | |
| US4343082A (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
| US5900652A (en) | Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| US4313768A (en) | Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate | |
| EP0051500A2 (en) | Semiconductor devices | |
| US4983536A (en) | Method of fabricating junction field effect transistor | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| JP2000195870A (ja) | 半導体素子及び製造方法 | |
| US5126805A (en) | Junction field effect transistor with SiGe contact regions | |
| USRE32613E (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
| US4641164A (en) | Bidirectional vertical power MOS device and fabrication method | |
| US5302549A (en) | Metal-semiconductor ohmic contact forming process | |
| EP1052699A1 (en) | Semiconductor device and fabrication method therefor | |
| US4259779A (en) | Method of making radiation resistant MOS transistor | |
| JP3157122B2 (ja) | 炭化ケイ素へのイオン注入方法および炭化ケイ素半導体装置 | |
| JPH0558257B2 (ja) | ||
| GB2074374A (en) | Method of making field effect transistors | |
| US5734194A (en) | Semiconductor device and method of making | |
| JPH10125919A (ja) | 半導体素子の電極形成方法 | |
| CN112885716A (zh) | 半导体结构的形成方法 | |
| JP2008004704A (ja) | 半導体素子の製造方法 | |
| JPS6064430A (ja) | ＧａＡｓ系化合物半導体装置の製造方法 | |
| JP2528660B2 (ja) | 化合物半導体導電層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |