IT9022237A1 - Processo di introduzione e diffusione di ioni di platino in una fetta di silicio - Google Patents

Processo di introduzione e diffusione di ioni di platino in una fetta di silicio Download PDF

Info

Publication number
IT9022237A1
IT9022237A1 IT022237A IT2223790A IT9022237A1 IT 9022237 A1 IT9022237 A1 IT 9022237A1 IT 022237 A IT022237 A IT 022237A IT 2223790 A IT2223790 A IT 2223790A IT 9022237 A1 IT9022237 A1 IT 9022237A1
Authority
IT
Italy
Prior art keywords
process according
diffusion
platinum
silicon
platinum ions
Prior art date
Application number
IT022237A
Other languages
English (en)
Other versions
IT9022237A0 (it
IT1244119B (it
Inventor
Giuseppe Ferla
Mario Raspagliesi
Nella Tavolo
Original Assignee
Cons Ric Microelettronica
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cons Ric Microelettronica filed Critical Cons Ric Microelettronica
Priority to IT02223790A priority Critical patent/IT1244119B/it
Publication of IT9022237A0 publication Critical patent/IT9022237A0/it
Priority to DE69117889T priority patent/DE69117889T2/de
Priority to EP91202986A priority patent/EP0488440B1/en
Priority to US07/794,390 priority patent/US5227315A/en
Priority to JP30736791A priority patent/JP3213357B2/ja
Publication of IT9022237A1 publication Critical patent/IT9022237A1/it
Application granted granted Critical
Publication of IT1244119B publication Critical patent/IT1244119B/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/917—Deep level dopants, e.g. gold, chromium, iron or nickel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

DESCRIZIONE
del L 1 i ritenzione industriale daL titolo:
"Processo di introduzione e diffusione di ioni di platino in una fetta di silicio."
La presente invenzione riguarda un processo di introduzione e diffusione di ioni di platino in una fetta di silicio comprendente dispositivi a semiconduttore.
La necessità di ridurre il tempo di vita dei portatori minoritari nei dispositivi a semiconduttore deriva da necessità applicative differenti per ogni tipo di dispositivo: MOSFET di potenza, diodi veloci, IGBT (Insulated Gate Bipolar Transistor), transistori bipolari di potenza, tiristor!.
In ogni caso Lo scopo è queLlo di diminuire i tempi di spegnimento del dispositivo riducendone le perdite di energia in commutazione, senza peggiorarne le caratteri st i che statiche.
Le tecniche più comunemente utilizzate per ridurre il tempo di vita dei portatori minoritari nei dispositivi a semiconduttore sono la deposizione di oro, la deposizione di platino e l'irraggiamento di elettroni.
La deposizione di oro è spesso usata ma produce due effetti non desiderati. Innanzi tutto essa causa un forte aumento della corrente di fuga, soprattutto al l ' aumentare della temperatura.
Inoltre essa provoca un forte aumento della resistività del silicio.
Per quanto riguarda l’irraggiamento di elettroni, pur non producendo alte correnti di fuga, esso crea notevole danno all'interfaccia Si —Si 0^ che si manifesta come un abbassamento della tensione di soglia per dispositivi MOS. InoLtre esso può essere sensibile a processi termici a bassa temperatura (pari ad esempio a 400-500 °C) quali il processo di fissaggio della piastrina (die) al proprio supporto, normalmente chiamato "die attach" .
La deposizione di platino offre diversi vantaggi.
Essa presenta infatti bassa corrente di fuga, stabilità a processi termici a bassa temperatura (inferiore a 700°C) e inoltre, confrontata con il processo che utilizza la deposizione di oro, presenta piu basse variazioni della resistività del si Licio.
Il processo attualmente in uso secondo la tecnica nota consiste nel L 1 introdurre platino nella fetta di silicio attraverso un processo di deposizione sul retro della fetta seguito da un processo di diffusione alla temperatura di circa 900°C.
Con tale processo durante la diffusione si forma un leggero strato di ossido di silicio che blocca l'ulteriore diffusione del pLatino stesso.
Un primo modo per eliminare lo strato di ossido di silicio prevede che la deposizione di platino sia preceduta dalla deposezione sulla superficie del semiconduttore di uno strato di palladio, il quale ha lo scopo di facilitare la diffusione del platino. In alternativa è prevista la formazione all'interfaccia Si-Pt di siliciuri di platino atti a favorire la diffusione del platino nel semiconduttore. Entrambi i modi sono descritti nel brevetto USA 4,925,812.
In ogni caso, anche quando vengono usati processi più complessi, il processo di deposizione di platino ha dei forti limiti .
In primo luogo, la quantità di platino diffusa dentro il silicio è determinata dal processo termico di diffusione e dalla solubilità solida del platino nel silicio.
In secondo luogo, essendo la concentrazione di platino pari alla solubilità solida, la superficie si comporta come una sorgente infinita e La distribuzione di platino lungo lo spessore della fetta è fortemente disuniforme.
Infine, la deposizione di platino può essere effettuata solo sul retro della fetta di semiconduttore e non permette l'introduzione di platino in zone di silicio delimitate tramite mascheratura.
Nel caso in cui si voglia effettuare una deposizione di platino in zone ben definite sul fronte della fetta, tale deposizione non è possibile secondo La tecnica nota.
Scopo della presente invenzione è quello di ovviare agli inconvenienti descritti con un processo che consenta di introdurre in una fetta di materiale semiconduttore, dal retro o daL fronte in corrispondenza di zone ben definite tramite mascheratura, una quantità controllata di ioni di platino, la quale risulti inferiore alla solubilità solida, e di distribuirla in maniera uniforme all'interno delLa fetta di materiale e su tutta la fetta medesima, in modo da ottenere profili di resistività costanti per tutto Lo spessore e la superficie della fetta di semiconduttore.
Un altro scopo è quello di fabbricare dispositivi a semiconduttore con migliori caratteristiche e dinamiche.
In accordo con l'invenzione tali scopi sono raggiunti attraverso un processo di introduzione e diffusione di ioni di platino in una fetta di silicio sottoposta ad una successione di stadi termici ad alta temperatura per la realizzazione di almeno un dispositivo a semiconduttore e a successivi stadi di apertura di contatti e di metallizzazione superficiale, caratterizzato dal fatto che l'introduzione di ioni di platino è eseguita mediante impiantazione ionica prima dello stadio di metallizzazione.
Secondo una sua possibile forma di realizzazione il processo secondo l'invenzione prevede che l ' impiantazione degli ioni di platino venga effettuata sul retro della fetta di silicio e prima della formazione dei contatti e dello stadio di metallizzazione.
In alternativa, il processo secondo l'invenzione prevede che l ' impi antazi one degli ioni di pLatino sia effettuata sul fronte della fetta di si li cio dopo la formazione dei contatti e prima del lo stadio di metalLizzazione.
In tal modo è possibi le introdurre nel si licio una quantità di platino perfettamente control lata e definita, operando daL retro o dal fronte della fetta in zone perfettamente definite tramite mascheratura. Nel caso in cui l <1 >impi antazione ionica è effettuata dal retro si ottiene una distribuzione di platino uniforme (senza soluzione di continuità) su tutta la superficie di una fetta di dimensioni da 4 a 8 poLLici . E<1 >stato sperimentato altresi che, nel caso di impiantazione ionica, tutti i dispositivi presenti nella fetta stessa ricevono la stessa quantità di ioni di platino.
Segue una diffusione a temperatura compresa tra 850 7 l000°C in ambiente di azoto per evitare che una parte di pLatino "evapori" dalla superfi cie. E<1 >stato trovato infatti che si ha una "nitrurazione" in superficie che blocca i L platino dentro i l si licio.
La temperatura di diffusione è tale da non incidere assolutamente sulle giunzioni già formate nel si licio, la cui profondità resta assolutamente inalterata.
Il processo secondo l ' invenzione è realizzabi le, ad esempio, mediante l'apparecchiatura descritta nella domanda di brevetto italiano No. 19134 A/90 del 23.1.1990.
L'uti lizzo del processo secondo l ' invenzione, parti colarmente adatto per dispositivi MOS di potenza e IG8T ma anche applicabile a strutture bipolari, presenta numerosi vantaggi rispetto aLLe tecniche usualmente utilizzate:
a) semplifica notevolmente gli stadi di processo;
b) permette di introdurre, con grandissima uniformità su fetta, una quantità di ioni di platino perfettamente controllata ed inferiore alla solubilità solida; ciò significa una sorgente di ioni di platino finita alla superficie, la sola che permette di ottenere profili di concentrazione perfettamente "piatti" lungo lo spessore della fetta;
c) permette di ottenere, quando l <1 >impi antazione ionica è effettuata dal retro, una distribuzione di platino uniforme su tutta La superficie di una fetta di dimensioni da 4 a 8 pollici.
d) infine ha i L vantaggio di introdurre ioni di platino anche dal fronte della fetta attraverso finestre di mascheratura .
Le caratteristiche della presente invenzione saranno rese maggiormente evidenti da sue forme di real izzazione pratica, illustrate a titolo di esempio, non limitativo, negli uniti disegni , in cui :
le figure 1-3 i llustrano una forma di realizzazione del processo secondo la presente invenzione;
la figura 4 illustra passi di processo alternativi a quelli illustrati nella figura 2.
Con riferimento alla figura 1, essa riassume tutte Le fasi di processo fino alla realizzazione di un dispositivo a semi-conduttore di tipo MOS di potenza indicato nel suo complesso con 10.
Queste comprendono in particolare la formazione, su un substrato 1 di silicio con elevato drogaggio di tipo N+, di uno strato epitassiale 2 di tipo N- ad alta resistività (da 20 a 100 ohm cm) .
Sullo strato epitassiale 2 sono state poi formate regioni di body 3 di tipo P+ e, all'interno di ciascuna regione di body 3, una coppia di regioni di source 4 di tipo N+ e una coppia di regioni di canale 13 di tipo P-.
Allo strato epitassiale 2, tra ogni coppia di regioni di body 3 e con interposizione di ossido di gate 6, è sovrapposto uno strato di polisilicio 5 costituente l'elettrodo di gate.
Sull'intera superficie superiore o fronte del dispositivo è stato infine depositato un ossido passivante 7, che ha il compito di separare gli elettrodi di gate 5 dalla successiva metallizzazione di source.
A questo punto tutti i processi termici ad alta temperatura sono già stati effettuati.
Come illustrato in figura 2, il processo secondo l'invenzione prevede ora che sul retro del substrato 1 venga effettuato un attacco chimico per la rimozione di uno strato di ossido 20 inevitabilmente cresciuto sulla superficie inferiore o retro del substrato 1, seguito da un <1 >impi antazi one di ioni di platino (Pt) con una energia di 40 KeV con dose variabile, a seconda 2 2
dei dispositivi, da 1E12 atomi/cm a 1E14 atomi/cm . La scelta della dose dipende dal valore deL tempo di vita dei portatori minoritari voluto e dalla resistività dello strato epitassiale 2 di tipo N-.
E<1 >stata trovata infatti una perfetta dipendenza tra dose di impianto e tempo di vita; inoltre l'introduzione di platino in silicio ne fa aumentare la resistività. Tale incremento è tanto più grande quanto più alta è la resistività di partenza e quanto più grande è la quantità di platino introdotta.
Al processo di impiantazione Pt fa seguito una diffusione in ambiente di azoto ad una temperatura compresa tra 850 e 1000°C e per un tempo compreso tra 1h e 10h . La temperatura ed il tempo di diffusione sono tali da non cambiare le profondità delle giunzioni già realizzate.
Segue quindi, come illustrato in figura 3, l'apertura dei contatti mediante attacco dell'ossido passivante 7 per la definizione di finestre 12 di accesso alle sottostanti regioni di source 4. L'ossido 7 rimane unicamente a isolare completamente gli elettrodi di gate 5 da un ulteriore strato di metallizzazione di source 9 successivamente deposto sull'intera superficie deL dispositivo. Un ulteriore strato di metallizzazione 11 viene successivamente deposto sul retro del substrato 1 per la metallizzazione di drain.
Secondo una forma di realizzazione alternativa, partendo dalla situazione illustrata in figura 1, si procede all'attacco dell'ossido passivante 7 in corrispondenza di zone 12 di accesso alle regioni di source 4. Tale attacco è seguito, come illustrato in figura 4, dall' impiantazione di platino sul fronte del dispositivo nella direzione indicata dalle frecce, e dalla sua successiva diffusione nel dispositivo.
A tali fasi fa seguito la deposizione deLLe metallizzazioni 9, 11 in modo del tutto analogo a quanto illustrato, secondo la prima forma di realizzazione, in figura 3.
In termini generali è da rilevare che la quantità di ioni di platino impiantati sia dal retro che dal fronte e distribuiti dentro il silicio, a causa del particolare meccanismo di diffusione, tende a distribuirsi preferibilmente in corrispondenza delle superfici.
Quando la sorgente di Pt è infinita, come nel caso della deposizione di Pt, il profilo di concentrazione è un profilo ad U perfettamente simmetrico.
Per ottenere profili di concentrazione piatti sono aLLora necessari tempi lunghissimi di diffusione (da 10 a 20 ore) e la concentrazione non è controllabile, ma dipende dalla solubilità solida alla temperatura di diffusione.
Quando viene utilizzato l'impianto di Pt in accordo con L'invenzione, il profilo di concentrazione è ancora a U ma è possibi le fare in modo che il numero di atomi impiantati sia più basso del valore di solubilità solida aLla temperatura di diffusione.
Ciò realizza in pratica una sorgente finita di Pt e La distribuzione lungo lo spessore della fetta è costante già per tempi brevissimi (da 0,5 a 2 ore) e la concentrazione è determinata dalla dose di impianto.
Poiché la resistività del silicio viene incrementata dalla concentrazione di Pt Cin maniera proporzionale alla concentrazione di Pt ed aLla resistività del silicio), ne segue che anche i profili di resistività seguono quelli della concentrazione.
Quindi l'invenzione permette, anche per alte resistività (circa 20-^100 ohm cm) , di introdurre neL silicio alte concentrazioni di Pt 1017 Pt/cm3) ottenendo profili di resistività perfettamente piatti e controllati lungo lo spessore della fetta di si Licio.
E' stato trovato che ciò permette le migliori prestazioni del dispositivo in termini di resistenza di uscita e perdite in commutazione.
E' stato trovato altresì che, nel caso di impi antazione ionica, tutti i dispositivi presenti nella fetta ricevono La stessa quantità di ioni di si licio.

Claims (10)

  1. RIVENDICAZIONI 1. Processo di introduzione e diffusione di ioni di platino in una fetta di silicio sottoposta ad una successione di stadi termici ad aLta temperatura per la realizzazione di almeno un dispositivo a semiconduttore e a successivi stadi di apertura di contatti e di metallizzazione superficiale, caratterizzato dal fatto che l'introduzione di ioni di platino è eseguita mediante impiantazione ionica prima dello stadio di metallizzazi one.
  2. 2. Processo secondo la rivendicazione 1, caratterizzato dal fatto che l1 impiantazione degli ioni di platino è effettuata sul retro della fetta di silicio e prima della formazione dei contatti e dello stadio di metallizzazione.
  3. 3. Processo secondo la rivendicazione λ , caratterizzato daL fatto che l 1 impiantazione degli ioni di platino è effettuata sul fronte della fetta di silicio dopo la formazione dei contatti e prima dello stadio di metallizzazione.
  4. 4. Processo secondo La rivendicazione 1, caratterizzato dal fatto che l 1 impiantazione ionica avviene con una dose inferiore alla solubilità solida del semiconduttore alla temperatura di difusione.
  5. 5. Processo secondo la rivendicazione 4, caratterizzato dal fatto che detta dose è compresa tra 1E12 atomi/cm^ e 1 E 14 2 atomi /cm .
  6. 6. Processo secondo la rivendicazione 1, caratterizzato dal fatto che la diffusione del platino nella fetta di silicio avviene in ambiente di azoto.
  7. 7. Processo secondo La rivendi cazione 1 , caratterizzato daL fatto che è uti l izzato un tempo di diffusione tale dà ottenere, a diffusione avvenuta, un profi lo di resistività costante lungo tutto lo spessore della fetta di si licio.
  8. 8. Processo secondo La rivendicazione 7, caratterizzato dal fatto che si uti lizza un tempo di diffusione compreso tra 1 e 10 ore.
  9. 9. Processo secondo la rivendi cazione 1, caratterizzato dal fatto che detto di spositivo a semiconduttore è un di spositivo MOS di potenza.
  10. 10. Processo secondo la rivendicazione 1 , caratterizzato dal fatto che detto di spositivo a semiconduttore è un di spositivo IGBT (Isolated Gate Bipolar Transistor) .
IT02223790A 1990-11-29 1990-11-29 Processo di introduzione e diffusione di ioni di platino in una fetta di silicio IT1244119B (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT02223790A IT1244119B (it) 1990-11-29 1990-11-29 Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
DE69117889T DE69117889T2 (de) 1990-11-29 1991-11-16 Verfahren zur Einführung und Diffundierung von Platin-Ionen in einem Siliziumplättchen
EP91202986A EP0488440B1 (en) 1990-11-29 1991-11-16 Process of introduction and diffusion of platinum ions in a slice of silicon
US07/794,390 US5227315A (en) 1990-11-29 1991-11-19 Process of introduction and diffusion of platinum ions in a slice of silicon
JP30736791A JP3213357B2 (ja) 1990-11-29 1991-11-22 シリコンスライス内に白金イオンを導入および拡散する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT02223790A IT1244119B (it) 1990-11-29 1990-11-29 Processo di introduzione e diffusione di ioni di platino in una fetta di silicio

Publications (3)

Publication Number Publication Date
IT9022237A0 IT9022237A0 (it) 1990-11-29
IT9022237A1 true IT9022237A1 (it) 1992-05-30
IT1244119B IT1244119B (it) 1994-07-05

Family

ID=11193497

Family Applications (1)

Application Number Title Priority Date Filing Date
IT02223790A IT1244119B (it) 1990-11-29 1990-11-29 Processo di introduzione e diffusione di ioni di platino in una fetta di silicio

Country Status (5)

Country Link
US (1) US5227315A (it)
EP (1) EP0488440B1 (it)
JP (1) JP3213357B2 (it)
DE (1) DE69117889T2 (it)
IT (1) IT1244119B (it)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP0675527B1 (en) * 1994-03-30 1999-11-10 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Manufacturing process for obtaining bipolar transistors with controlled storage time
US6008092A (en) * 1996-02-12 1999-12-28 International Rectifier Corporation Short channel IGBT with improved forward voltage drop and improved switching power loss
US5747371A (en) * 1996-07-22 1998-05-05 Motorola, Inc. Method of manufacturing vertical MOSFET
EP0913872A1 (en) * 1997-10-29 1999-05-06 Motorola Semiconducteurs S.A. Insulated gate bipolar transistor
JP5061407B2 (ja) * 2001-01-31 2012-10-31 富士電機株式会社 半導体装置およびその製造方法
WO2003088280A1 (en) * 2002-04-08 2003-10-23 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US10449781B2 (en) 2013-10-09 2019-10-22 Dover Europe Sarl Apparatus and method for thermal transfer printing
US8922611B1 (en) 2013-10-09 2014-12-30 Markem-Imaje Corporation Apparatus and method for thermal transfer printing
CN105874607B (zh) * 2014-07-17 2019-07-12 富士电机株式会社 半导体装置以及半导体装置的制造方法
US9209027B1 (en) * 2014-08-14 2015-12-08 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
CN113178385B (zh) * 2021-03-31 2022-12-23 青岛惠科微电子有限公司 一种芯片的制造方法、制造设备和芯片
CN113223953B (zh) * 2021-03-31 2022-09-27 青岛惠科微电子有限公司 一种快恢复芯片的制造方法、制造设备和快恢复芯片
CN113223944B (zh) * 2021-03-31 2022-09-27 青岛惠科微电子有限公司 一种快恢复芯片的制造方法、制造设备和快恢复芯片

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2341311C3 (de) * 1973-08-16 1981-07-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Einstellen der Lebensdauer von Ladungsträgern in Halbleiterkörpern
US4165517A (en) * 1977-02-28 1979-08-21 Electric Power Research Institute, Inc. Self-protection against breakover turn-on failure in thyristors through selective base lifetime control
US4137370A (en) * 1977-08-16 1979-01-30 The United States Of America As Represented By The Secretary Of The Air Force Titanium and titanium alloys ion plated with noble metals and their alloys
DE3131914A1 (de) * 1981-08-12 1983-02-24 Siemens AG, 1000 Berlin und 8000 München Leistungs-mos-feldeffekttransistor und verfahren zu seiner herstellung
JPS5975662A (ja) * 1982-10-22 1984-04-28 Nec Corp サイリスタ
JPS6084881A (ja) * 1983-10-17 1985-05-14 Toshiba Corp 大電力ｍｏｓ　ｆｅｔとその製造方法
JPS6143474A (ja) * 1984-08-08 1986-03-03 Toshiba Corp 半導体装置
US4620211A (en) * 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
JPS6262557A (ja) * 1985-09-12 1987-03-19 Fuji Electric Co Ltd 半導体装置
US4717588A (en) * 1985-12-23 1988-01-05 Motorola Inc. Metal redistribution by rapid thermal processing
US4742017A (en) * 1986-06-20 1988-05-03 Ford Aerospace Corporation Implantation method for forming Schottky barrier photodiodes
US4875082A (en) * 1986-06-20 1989-10-17 Ford Aerospace Corporation Schottky barrier photodiode structure
US4855799A (en) * 1987-12-22 1989-08-08 Kabushiki Kaisha Toshiba Power MOS FET with carrier lifetime killer
FR2638892B1 (fr) * 1988-11-09 1992-12-24 Sgs Thomson Microelectronics Procede de modulation de la quantite d'or diffusee dans un substrat de silicium et diode rapide obtenue par ce procede
US4925812A (en) * 1989-09-21 1990-05-15 International Rectifier Corporation Platinum diffusion process

Also Published As

Publication number Publication date
EP0488440B1 (en) 1996-03-13
JPH07111329A (ja) 1995-04-25
JP3213357B2 (ja) 2001-10-02
IT9022237A0 (it) 1990-11-29
EP0488440A3 (en) 1992-10-28
DE69117889D1 (de) 1996-04-18
IT1244119B (it) 1994-07-05
EP0488440A2 (en) 1992-06-03
US5227315A (en) 1993-07-13
DE69117889T2 (de) 1996-09-05

Similar Documents

Publication Publication Date Title
IT9022237A1 (it) Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
RU2245589C2 (ru) Устройство полевого моп-транзистора и способ его изготовления
US8952391B2 (en) Silicon carbide semiconductor device and its manufacturing method
KR970013412A (ko) 반도체소자의 제조방법
KR20070061565A (ko) 변형된 채널을 갖는 이중 게이트 장치
US6096616A (en) Fabrication of a non-ldd graded p-channel mosfet
US6734493B2 (en) Lateral double diffused metal oxide semiconductor (LDMOS) device with aligned buried layer isolation layer
US3883372A (en) Method of making a planar graded channel MOS transistor
JP2007036221A (ja) チャネル阻止ゾーンを有する半導体部品
KR20030007675A (ko) 전계 효과 트랜지스터 구조체 및 제조 방법
US20020140025A1 (en) High voltage power MOSFET having low on-resistance
KR20080065307A (ko) 스트레인드 실리콘에서 결함 감소를 위한 질소계 주입의반도체 장치 형성 방법, 트랜지스터 형성 방법, 및 반도체장치
EP0893821A1 (en) Process for the manufacturing of a DMOS-technology transistor providing for a single thermal process for the formation of source and body regions
KR20060037107A (ko) 고내압 트랜지스터 및 이의 제조 방법
US4958204A (en) Junction field-effect transistor with a novel gate
KR100650901B1 (ko) 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터
US20050116298A1 (en) MOS field effect transistor with small miller capacitance
US5970343A (en) Fabrication of conductivity enhanced MOS-gated semiconductor devices
US7138688B2 (en) Doping method and semiconductor device fabricated using the method
KR930022603A (ko) 수직찬넬 mosfet 및 그 제조방법
KR100239457B1 (ko) 모오스 트랜지스터 제조방법
KR100319449B1 (ko) 극소 채널 소자의 제조방법
KR100252747B1 (ko) 플래쉬메모리소자및그제조방법
KR100267989B1 (ko) 모스에프이티(mosfet) 및 그의 제조 방법
US6285056B1 (en) Conductivity enhanced MOS-gated semiconductor devices

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19971129