KR930022603A - 수직찬넬 mosfet 및 그 제조방법 - Google Patents

수직찬넬 mosfet 및 그 제조방법

Info

Publication number
KR930022603A
KR930022603A KR1019920006496A KR920006496A KR930022603A KR 930022603 A KR930022603 A KR 930022603A KR 1019920006496 A KR1019920006496 A KR 1019920006496A KR 920006496 A KR920006496 A KR 920006496A KR 930022603 A KR930022603 A KR 930022603A
Authority
KR
South Korea
Prior art keywords
conductive
type
pillar
vertical channel
channel mosfet
Prior art date
Application number
KR1019920006496A
Other languages
English (en)
Other versions
KR100242379B1 (ko
Inventor
김기흥
Original Assignee
문정환
금성일렉트론 주식회사
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019920006496A priority Critical patent/KR100242379B1/ko
Priority claimed from KR1019920006496A external-priority patent/KR100242379B1/ko
Publication of KR930022603A publication Critical patent/KR930022603A/ko
Application granted granted Critical
Publication of KR100242379B1 publication Critical patent/KR100242379B1/ko

Links

Abstract

본 발명은 종래의 LDD구조 MOSFET를 소오스측의 LDD영역을 없애고 찬넬을 수직으로 배열하여 단위 MOSFET가 차지하는 수평면적을 대폭 축소시킨 것이다. 본 발명은 제1도전형의 반도체 기판상에 세워진 제1도전형의 기둥과, 이 기둥 상부에 형성된 제2도전형의 소오스 영역과, 이 기둥 하부의 제1도 전형의 반도체 기판표면부분에 형성된 제2도전형으로 약하게 도핑된 LDD영역과, 이 기둥 측벽에 절연층을 사이에 두고 형성된 도전물질로 된 게이트 전극과, 이게이트 전극 하측의 LDD영역옆에 형성된 제2도전형의 드레인을 포함하여 구성되는 수직찬넬 MOSFET이다. 또는 제2도전형의 드레인은 게이트 전극 하측의 LDD영역 옆에 일부 하측 부분에만 형성된 것이다.

Description

수직찬넬 MOSFET 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조공정을 설명하기 위한 단면도.

Claims (11)

  1. 제1도전형의 반도체 기판상에 세워진 제1도전형의 기둥과, 상기 기둥 상부에 형성된 제2도전형의 소오스 영역과, 상기 기둥 하부의 제1도전형의 도체 기판 표면부분에 형성된 제2도전형으로 약하게 도핑된 LDD영역과, 상기 기둥 측벽에 절연층을 사이에 두고 형성된 도전물질로 된 게이트 전극과, 상기 게이트 전극 하측의 상기 LDD영역 옆에 형성된 제2도전형의 드레인을 포함하여 구성되는 수직찬넬 MOSFET.
  2. 제1항에 있어서, 상기 제2도전형의 드레인은 상기 게이트 전극 하측의 상기 LDD영역 옆에 이 하측부분의 일부에만 형성된 것이 특징인 수직찬넬 MOSFET.
  3. 제1, 또는 2항에 있어서, 상기 제1도전형은 n형의 반도체이고, 상기 제2도전형은 p형의 반도체인 것이 특징인 수직찬넬 MOSFET.
  4. 제1, 또는 2항에 있어서, 상기 제1도전형은 p형의 반도체이고, 상기 제2도전형은 n형의 반도체인 것이 특징인 수직찬넬 MOSFET.
  5. 수직찬넬 MOSFET의 제조방법에 있어서, (1)제1도전형의 반도체 기판상에 제2도전형으로 약하게 도핑된 LDD영역을 형성하는 단계, (2)LDD영역 표면에 제1버퍼실리콘옥사이드를 형성하고, 그 위 CVD실리콘옥사이드를 두껍게 데포지션한 후, MOSFET의 찬넬이 형성 될 기둥 부분을 사진 식각공정으로 정의하고 그 부분의 CVD옥사이드 및 제1버퍼옥사이드를 식각제거하여 기둥모양의 홀(Hole)를 형성하고, 선택적 에피택시 공정으로 이 홀에 실리콘단결정을 성장시켜서 실리콘단결정 기둥을 형성시킨 후, 제1도전형 도핑공정을 실시하여 제1도전형의 기둥을 형성하는 단계, (3)CVD 옥사이드와 제1버퍼옥사이드를 제거하고, 웨이퍼 표면을 산화시켜서 기둥 주위에 게이트 산화막을 형성시키고, 도프된 폴리실리콘을 데포지션하고 이 폴리실리콘을 이방성 식각하여 기둥주위에 폴리실리콘의 사이드월을 형성시켜서, 기둥 측벽을 완전히 둘러싸는 형태로 된 게이트전극을 형성하는 단계, (4)웨이퍼 표면에 제2버퍼옥사이드를 형성한 후, 제2도전형 불순물 확산공정을 실시하여 기둥 상부에 소오스영역과 게이트전극 밑에 드레인영역을 형성하는 단계를, 포함하여 이루어지는 수직찬넬 MOSFET의제조방법.
  6. 제5항에 있어서, (1)단계에서 제1도전형은 p형이고, 제2도전형은 n형인 것이 특징인 수직찬넬 MOSFET의 제조방법.
  7. 제6항에 있어서, (1)단계의 LDD영역을 제2도전형으로 약하게 도핑하는 공정에서 n형 불순물 이온은 인(P)이온을 사용하고 도세지는 5.OE12~5.OE13으로 하며 에너지는 100KeV이하로 한 것이 특징인 수직찬넬 MOSFET의 제조방법.
  8. 제6항에 있어서, (2)단계의 제1도전형 도핑공정에서 p형 이온으로는 보론을 이용하고, 기판의 농도조절과 VT조절을 동시에 실시하는 것이 특징이 수직찬넬 MOSFET의 제조방법.
  9. 제6항에 있어서, (4)단계에서 제2도전형 불순물확산공정을 실시하여 게이트 전극하측에 드레인 영역을 형성할때 게이트전극하측 일부에만 n+드레인영역을 형성하는 것이 특징인 수직찬넬 MOSFET의제조방법.
  10. 제5항에 있어서, (1)단계에서 제1도전형은 n형이고, 제2도전형은 p형인 것이 특징인 수직찬넬 MOSFET의제조방법.
  11. 제6항에 있어서, (2)단계의 에피택시 공정에서 실리콘단결정의 두께를 조절하여 찬넬 길이를 조절하는 것이 특징인 수직찬넬 MOSFET의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920006496A 1992-04-17 1992-04-17 수직찬넬 mosfet 및 그 제조방법 KR100242379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920006496A KR100242379B1 (ko) 1992-04-17 1992-04-17 수직찬넬 mosfet 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920006496A KR100242379B1 (ko) 1992-04-17 1992-04-17 수직찬넬 mosfet 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR930022603A true KR930022603A (ko) 1993-11-24
KR100242379B1 KR100242379B1 (ko) 2000-02-01

Family

ID=19331962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006496A KR100242379B1 (ko) 1992-04-17 1992-04-17 수직찬넬 mosfet 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100242379B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266811B1 (ko) * 1997-10-13 2000-09-15 윤종용 교환기의정전기방지장치
KR100960925B1 (ko) * 2007-02-15 2010-06-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100979337B1 (ko) * 2008-01-07 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994710B1 (ko) 2007-12-21 2010-11-17 주식회사 하이닉스반도체 수직채널트랜지스터의 제조 방법
KR100958798B1 (ko) 2008-04-04 2010-05-24 주식회사 하이닉스반도체 반도체 소자 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770721B2 (ja) * 1988-07-06 1995-07-31 株式会社東芝 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266811B1 (ko) * 1997-10-13 2000-09-15 윤종용 교환기의정전기방지장치
KR100960925B1 (ko) * 2007-02-15 2010-06-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100979337B1 (ko) * 2008-01-07 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR100830932B1 (ko) 전력 mosfet 및 전력 mosfet 제작 방법
KR100305978B1 (ko) 트랜지스터의표면에저농도로도핑된에피택셜영역을갖는전계효과트렌치트랜지스터
US5716879A (en) Method of making a thin film transistor
KR100346617B1 (ko) 반도체 소자 및 그 제조 방법
CN101743621B (zh) 具有不同掺杂的有应变的电流电极区域的晶体管
US4038107A (en) Method for making transistor structures
US20040036138A1 (en) High voltage power MOSFET having low on-resistance
KR20010050205A (ko) Mos-트랜지스터 및 그의 제조 방법
KR20070061565A (ko) 변형된 채널을 갖는 이중 게이트 장치
US4841347A (en) MOS VLSI device having shallow junctions and method of making same
JPH0459774B2 (ko)
CN1194395C (zh) 制造绝缘层上硅的金属氧化物半导体场效应晶体管的方法
KR20050058242A (ko) 낮은 기생 저항을 가진 트렌치 mosfet 디바이스형성 방법
US5920781A (en) Method of making semiconductor device
KR930022603A (ko) 수직찬넬 mosfet 및 그 제조방법
US5786251A (en) Method for producing a channel region layer in a voltage controlled semiconductor device
KR100242379B1 (ko) 수직찬넬 mosfet 및 그 제조방법
KR100257074B1 (ko) 모스팻 및 이의 제조방법
JP2515524B2 (ja) 絶縁ゲ―ト電界効果トランジスタの製造方法
KR100419024B1 (ko) 트랜지스터의 제조 방법
JPH09191106A (ja) 半導体装置およびその製造方法
US10797165B2 (en) Semiconductor device
KR20040002215A (ko) 트랜지스터의 제조 방법
KR960013945B1 (ko) 에스오아이(soi)트랜지스터 구조 및 제조방법
JP2511010B2 (ja) 縦型mosトランジスタの製造方法