DE69117889T2 - Verfahren zur Einführung und Diffundierung von Platin-Ionen in einem Siliziumplättchen - Google Patents
Verfahren zur Einführung und Diffundierung von Platin-Ionen in einem SiliziumplättchenInfo
- Publication number
- DE69117889T2 DE69117889T2 DE69117889T DE69117889T DE69117889T2 DE 69117889 T2 DE69117889 T2 DE 69117889T2 DE 69117889 T DE69117889 T DE 69117889T DE 69117889 T DE69117889 T DE 69117889T DE 69117889 T2 DE69117889 T2 DE 69117889T2
- Authority
- DE
- Germany
- Prior art keywords
- platinum
- diffusion
- silicon wafer
- platinum ions
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 title claims description 75
- 229910052697 platinum Inorganic materials 0.000 title claims description 40
- 238000000034 method Methods 0.000 title claims description 33
- 229910052710 silicon Inorganic materials 0.000 title claims description 27
- 239000010703 silicon Substances 0.000 title claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 26
- 238000009792 diffusion process Methods 0.000 title claims description 20
- -1 platinum ions Chemical class 0.000 title claims description 17
- 230000008569 process Effects 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 10
- 239000007787 solid Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910008062 Si-SiO2 Inorganic materials 0.000 description 1
- 229910006403 Si—SiO2 Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/904—Charge carrier lifetime control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/917—Deep level dopants, e.g. gold, chromium, iron or nickel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
- Die Erfindung betrifft ein Verfahren zum Einbringen und Diffundieren von Platinionen in eine Siliziumscheibe, die Halbleiterbauelemente aufweist.
- Das Erfordernis, die Lebensdauer von Minoritätsladungsträgern in Halbleiterbauelementen zu verringern, leitet sich aus unterschiedlichen Anwendungs-Erfordernissen für jeden Bauelementtyp ab: Leistungs-MOS- FETs, schnelle Dioden, IGBTs, Bipolar-Leistungstransistoren, Tyristoren.
- In jedem Fall besteht das Ziel darin, die Löschzeiten des Bauelements zu reduzieren, um dadurch dessen Energieverluste während des Schaltvorgangs herabzusetzen, ohne seine statischen Kennwerte zu beinträchtigen.
- Die am weitesten verbreiteten Methoden zum Verringern der Minoritätsladungsträger-Lebensdauer bei Halbleiterbauelementen sind das Aufbringen von Gold, das Aufbringen von Platin und die Elektronenbestrahlung.
- Das Aufbringen von Gold wird häufig benutzt, es führt jedoch zu zwei unerwünschten Effekten: Erstens bewirkt es eine beträchtliche Zunahme des Leckstroms, insbesondere bei erhöhten Temperaturen. Außerdem verursacht es eine wesentliche Zunahme des spezifischen Widerstands des Siliziums.
- Soweit die Elektronen-Bestrahlung betroffen ist, ruft sie, wenngleich sie auch nicht zu hohen Leckströmen flihrt, eine beträchtlichte Beschädigung der Si-SiO&sub2;-Grenzfläche hervor, was sich in einer Absenkung der Schwellenspannung bei MOS-Bauelementen bemerkbar macht. Sie ist möglicherweise auch empfindlich gegenüber thermischen Prozessen bei geringer Temperatur (von etwa 400 bis 500º C), beispielsweise dem Prozeß des Befestigens des Bauelements an seiner Unterlage, üblicherweise als Chipbefestigung bezeichnet.
- Das Aufbringen von Platin liefert mehrere Vorteile.
- Tatsächlich weist es einen geringen Leckstrom auf, ferner Stabilität gegenüber thermischen Prozessen bei geringer Temperatur (unterhalb 700º C), und darüber hinaus besitzt es im Vergleich zu dem Prozeß mit Gold-Niederschlagung geringere Schwankungen des spezifischen Widerstands des Siliziums.
- Der derzeit im Stand der Technik eingesetzte Prozeß besteht aus dem Einbringen von Platin in die Siliziumscheibe mit Hilfe eines Niederschlagungsprozesses von der Rückseite der Scheibe her, gefolgt von einem Diffusionsprozeß bei einer Temperatur von etwa 900º C.
- Bei diesem Prozeß wird während der Diffusion eine dünne Schicht aus Siliziumoxid gebildet, die die weitere Diffusion des Platins selbst stoppt.
- Ein erstes Verfahren zum Entfernen der Siliziumoxidschicht sieht, vor, daß vor dem Aufbringen von Platin eine Paladium-Schicht über die Oberfläche des Halbleiters aufgebracht wird, die den Zweck hat, das Diffundieren von Platin zu erleichtern. Als eine Alternative erfolgt die Bildung der Si-Pt-Grenzfläche von Platinsiliziden, die geeignet sind, die Diffusion des Platins in dem Halbleiter zu fördern. Beide Verfahren sind in der US-A-4 925 812 beschrieben.
- In jedem Fall ist das Aufbringen von Platin beträchtlichen Beschränkungen unterlegen, auch wenn komplizierter Prozesse angewendet werden.
- An erster Stelle bestimmt sich die Menge des in das Silizium eindiffundierten Platins durch den thermischen Diffusionsprozeß und durch die Feststofflösbarkeit des Platins in dem Silizium.
- An zweiter Stelle verhält sich die Oberfläche wie eine unendliche Quelle, und die Verteilung von Platin über die Länge der Scheibe ist stark ungleichmäßig, da die Platinkonzentration der Feststofflöslichkeit gleicht.
- Schließlich läßt sich das Niederschlagen von Platin nur auf der Rückseite der Halbleiterscheibe ausführen und ermöglicht nicht das Einbringen von Platin in solche Siliziumbereiche, die durch Maskierung begrenzt sind.
- Falls es erwünscht ist, das Niederschlagen von Platin in genau definierten Bereichen auf der Vorderseite der Scheibe vorzunehmen, ist ein solches Niederschlagen im Stand der Technik unmöglich.
- Die FR-A-22 41 141 offenbart ein Verfahren zum Steuern der Ladungsträger-Lebensdauer in einem Halbleiterkörper, welches das Implantieren und Diffundieren von Platinionen in eine Siliziumscheibe beinhaltet, die mit PN-Übergängen ausgestattet ist. Der Diffusionsschritt wird in einer Atmosphäre aus inertem Gas, beispielsweise Wasserstoff, ausgeführt.
- Das Ziel der vorliegenden Erfindung ist es, die beschriebenen Nachteile mit einem Prozeß zu überwinden, der das Einbringen einer gesteuerten Menge Platinionen in eine Scheibe eines Halbleitermaterials von der Rückseite oder von der Vorderseite her in durch Maskierung genau definierte Bereiche vorsieht, wobei die Menge geringer ist als die Feststofflöslichkeit, und ihre Verteilung in gleichförmiger Weise im Inneren des Scheibenmaterials und verteilt über die gesamte Scheibe hinweg erfolgt, um solche Widerstandsprofile zu erzielen, die über die Gesamtdicke und die Oberfläche der Halbleiterscheibe konstant sind.
- Ein weiteres Ziel besteht in der Herstellung von Haibleiterbauelementen mit verbesserten dynamischen Eigenschaften.
- Erfindungsgemäß werden diese Ziele mit Hilfe eines Verfahrens nach Anspruch 1 erreicht.
- Gemäß einer seiner möglichen Ausführungsformen sieht der erfindungsgemäße Prozeß das Implantieren von Platinionen von der Rückseite der Siliziumscheibe her und vor der Ausbildung der Kontakte sowie dem Metallisierungsschritt vor.
- Als eine Alternative wird der erfindungsgemäße Prozeß zum Implantieren von Platinionen von der Vorderseite der Siliziumscheibe her nach der Bildung der Kontakte und vor dem Metallisierungsschritt ausgeführt. Auf diese Weise ist es möglich, in das Silizium eine perfekt gesteuerte und definierte Menge Platin einzubringen, wobei entweder von der Rückseite oder von der Vorderseite der Siliziumscheibe her solche Bereiche bearbeitet werden, die durch Maskierung perfekt definiert sind. Im Fall der Ionenimplantation von der Rückseite her ist die erhaltene Platinverteilung perfekt gleichförmig (ohne Diskontinuitäten) über der gesamten Oberfläche einer Scheibe mit einer Größe von 10 - 20 cm (4 bis 8 Zoll). Es wurde außerdem experimentell gezeigt, daß im Fall der Inonenimplantation sämtliche Bauelemente in der Scheibe selbst die gleiche Menge Platinionen aufnehmen.
- Es folgt eine Diffusion bei einer Temperatur von 850º C bis 1000º C in einer Stickstoffatmosphäre, um zu verhindern, daß ein Teil des Platins von der Oberfläche "abdampft". Es wurde tatsächlich herausgefunden, daß eine Oberflächen-"Nitrifizierung" stattfindet, die das Platin im Inneren des Siliziums einfriert.
- Die Diffusionstemperatur ist derart gewählt, daß sie überhaupt keinen Einfluß auf die bereits in dem Silizium ausgebildeten Übergänge hat, deren Tiefe völlig unverändert bleibt.
- Der erfindungsgemäße Prozeß läßt sich beispielsweise mit der Anlage durchführen, die in der italienischen Patentanmeldung 19 134 A/90 vom 23. Januar 1990 beschrieben ist.
- Der Einsatz des erfindungsgemäßen Verfahrens eignet sich besonders gut für Leistungs-MOS- und IGBT-Bauelemente, ist jedoch auch anwendbar auf bipolare Strukturen und weist zahlreiche Vorteile gegenüber den üblichen Methoden auf:
- a) Es vereinfacht wesentlich die Prozeßschritte;
- b) es erlaubt das Einbringen einer perfekt gesteuerten Menge Platinionen, die geringer ist als die Feststofflöslichkeit, mit sehr hoher Gleichförmigkeit in eine Scheibe; dies bedeutet eine endliche Quelle von Platinionen an der Oberfläche, die einzige Möglichkeit, perfekt "flache" Konzentrationsprofile über die Dicke der Scheibe zu erhalten;
- c) wenn die Ionenimplantation von der Rückseite her vorgenommen wird, ermöglicht sie eine gleichförmige Verteilung von Platin über die gesamte Oberfläche einer Scheibe mit einer Größe von 10 bis 20 cm (4 bis 8 Zoll);
- d) schließlich hat es den Vorteil, daß es die Platinionen auch von der Vorderseite der Scheibe her über Maskierungsfenster einbringt.
- Die Merkmale der vorliegenden Erfindung ergeben sich deutlicher aus ihren Ausführungsbeispielen, die ohne beschränkenden Charakter in den beigefügten Zeichnungen dargestellt sind. Es zeigen:
- Fig. 1 - 3 eine Ausführungsform des erfindungsgemäßen Prozesses;
- Fig. 4 Prozeßschritte, die Alternativen zu jenen darstellen, die in Figur 2 gezeigt sind.
- Figur 1 faßt all die Prozeßschritte bis zu der Erreichung eines Halbleiterbauelements vom Leistungs-MOS-Typ, allgemein mit 10 bezeichnet, zusammen.
- Diese umfassen insbesondere die Ausbildung einer epitaktischen Schicht 1 vom Typ N- mit hohem spezifischen Widerstand (von 20 bis 100 Ohm-cm) auf einem Siliziumsubstrat 1 mit einer starken Dotierung vom Typ N+.
- Auf Körperzonen 3 vom Typ P+ auf der epitaktischen Schicht 2 ist im Inneren jeder Zone 3 des Typs P+ ein Paar von Zonen des Typs N+ sowie ein Paar von Kanalzonen 13 des Typs P- gebildet.
- Über der epitaktischen Schicht 2 liegt zwischen jedem Paar von Körperzonen 3 mit einer Zwischenlage eines Gateoxids 6 eine Polysiliziumschicht 5, welche die Gateelektrode bildet.
- Über der gesamten Oberseite oder Vorderseite des Bauelements ist schließlich ein Passivierungsoxid 7 aufgebracht, welches die Aufgabe hat, die Gateelektroden 5 von der nachfolgenden Source-Metallisierung zu trennen.
- An dieser Stelle sind sämtliche thermischen Prozesse hoher Temperatur ausgeführt.
- Wie in Figur 2 zu sehen ist, sieht der erfindungsgemäße Prozeß nun die Ausführung einer chemischen Ätzung von der Rückseite des Substrats 1 her vor, um eine Oxidschicht 20 zu beseitigen, die unvermeidlich auf die Unter- oder Rückseite des Substrats 1 aufgewachsen war, gefolgt von einer Implantation von Platinionen (Pt) mit einer Energie von 40 KeV mit einer Dosis, die abhängig von den jeweiligen Bauelementen zwischen 1E12 Atomen/cm² bis 1E14 Atomen/cm² schwankt. Die Auswahl der Dosis hängt ab von dem Wert der gewünschten Minoritätsladungsträger-Lebensdauer und von dem spezifischen Widerstand der epitaktischen Schicht 2 vom Typ N-.
- Eine perfekte Abhängigkeit wurde zwischen der Implantations-Dosis und der Lebensdauer festgestellt. Außerdem erhöht das Einbringen von Platin in Silizium dessen spezifischen Widerstand. Diese Zunahme ist bei einem hohen spezifischen Ausgangswiderstand und bei einer hohen Menge eingebrachten Platins stärker.
- Nach dem Pt-Implantierungsprozeß folgt ein Diffundieren in einer Stickstoffatmosphäre bei einer Temperatur von 850º C bis 1000º C für eine Zeit zwischen 1 h und 10 h. Die Temperatur und die Diffusionszeit sind so gewählt, daß die Tiefen der bereits fertigen Übergänge nicht geändert werden.
- Dann schließt sich gemäß Figur 3 das Öffnen der Kontakte durch Ätzen des Passivierungsoxids 7 zur Bildung von Fenstern 10 an, die Zugriff zu den darunterliegenden Sourcezonen 4 ermöglichen. Das Oxid 7 bleibt nur deshalb stehen, um die Gateelektroden 5 vollständig gegenüber einer weiteren Schicht einer Source-Metallisierung 9 zu isolieren, die anschließend über die gesamte Oberfläche des Bauelements aufgebracht wird. Danach wird eine weitere Metallisierungsschicht 11 auf die Rückseite des Substrats 1 für die Drain-Metallisierung aufgebracht. Gemäß einer alternativen Ausführungsform wird ausgegangen von der in Figur 1 dargestellten Situation, und es wird das Passivierungsoxid 7 in Bereichen 12 fortgeätzt, um Zugriff zu den Sourcezonen 4 zu erhalten. An dieses Ätzen schließt sich gemäß Figur 4 das Implantieren von Platin auf der Vorderseite des Bauelements in Pfeilrichtung an, danach erfolgt seine Diffusion in das Bauelement.
- An diese Schritte schließt sich das Aufbringen der Metallisierung 9, 11 in einer Weise an, die grundsätzlich ähnlich dem ersten. Ausführungsbeispiel nach Figur 3 ist.
- Allgemein ausgedrückt, sollte beachtet werden, daß die Menge der sowohl von der Rückseite als auch der Vorderseite her implantierten Platinionen, die im Inneren des Siliziums verteilt sind, aufgrund des speziellen Diffusionsmechanismus die Neigung hat, sich vorzugsweise über die Oberflächen zu verteilen.
- Wenn die Pt-Quelle unendlich ist, wie es der Fall beim Niederschlagen von Pt ist, ist das Konzentrationsprofil ein perfekt symmetrisches, U- förmiges Profil.
- Um flache Konzentrationsprofile zu erhalten, sind lange Diffusionszeiten erforderlich (10 bis 20 Stunden), und die Konzentration läßt sich nicht steuern, jedoch hängt dies ab von der Feststofflöslichkeit bei der Diffusionstemperatur.
- Wenn die erfindungsgemäße Pt-Implantierung eingesetzt wird, hat das Konzentrationsprofil noch eine U-Form, es ist aber möglich, die Anzahl implantierter Ionen kleiner zu halten als den Wert der Feststofflöslichkeit bei der Diffusionstemperatur.
- In der Praxis liefert das eine endliche Quelle von Pt, und die Verteilung über die Dicke der Scheibe ist bereits bei sehr kurzen Zeiten (von 0,5 bis 2 Stunden) konstant, wobei sich die Konzentration durch die Implantierungs-Dosis bestimmt.
- Da der spezifische Widerstand des Siliziums durch die Konzentration von Pt heraufgesetzt wird (proportional zur Konzentration des Pt und zu dem spezifischen Widerstand des Siliziums), ergibt sich, daß die Profile des spezifischen Widerstands auch jenen der Konzentration folgen.
- Damit gestattet die Erfindung das Einbringen starker Konzentrationen von Pt in das Silizium (10¹&sup5;-10¹&sup7; Pt/cm³) sogar für hohe spezifische Widerstände (etwa 20 bis 100 Ohm-cm), um perfekt flache und gesteuerte spezifische Widerstandsprofile über die Dicke der Siliziumscheibe zu erhalten.
- Es wurde herausgefunden, daß dies die beste Leistung des Bauelements hinsichtlich des Ausgangswiderstands und Schaltverlusten ergibt.
- Es wurde ebenfalls herausgefunden, daß im Fall der Ionenimplantation sämtliche Bauelemente der Scheibe die gleiche Menge an Siliziumionen empfangen.
Claims (8)
1. Verfahren zum Herstellen eines Halbleiterbauelements mit
verringerter Minoritätsladungsträger-Lebensdauer, bei dem eine
Siliziumscheibe nacheinander thermischen Hochtemperatur-Schritten
ausgesetzt wird, in die Scheibe durch Inonenimplantation und Diffusion
Platinionen eingebracht werden, und anschließende Schritte zum
Öffnen von Kontakten und zur Oberflächenmetallisierung folgen,
dadurch gekennzeichnet, daß die Diffusion von Platin in einer
Stickstoffatmosphäre während einer Zeit ausgefuhrt wird, die
ausreicht, um ein Widerstandsprofil zu erreichen, welches über die
Dicke der Siliziumscheibe konstant ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
Implantierung von Platinionen auf der Rückseite der Siliziumscheibe
vor der Bildung der Kontakte und dem Metallisierungsschritt
durchgeführt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
Implantierung von Platinionen auf der Vorderseite der
Siliziumscheibe nach der Bildung der Kontakte und vor dem
Metallisierungsschritt durchgefuhrt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das
Implantieren von Platinionen mit einer Dosis erfolgt, die geringer
ist als die Halbleiter-Feststofflöslichkeit bei der
Diffusionstemperatur.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die
Dosis von 1E12 Atomen/cm² bis 1E14 Atomen/cm² reicht.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
Diffusionszeit von 1 bis 10 Stunden reicht.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das
Haibleiterbauelement ein Leistungs-MOS-Bauelement ist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das
Halbleiterbauelement ein IBGT-Bauelement (ein Bipolartransistor
mit isoliertem Gate) ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT02223790A IT1244119B (it) | 1990-11-29 | 1990-11-29 | Processo di introduzione e diffusione di ioni di platino in una fetta di silicio |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69117889D1 DE69117889D1 (de) | 1996-04-18 |
DE69117889T2 true DE69117889T2 (de) | 1996-09-05 |
Family
ID=11193497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69117889T Expired - Fee Related DE69117889T2 (de) | 1990-11-29 | 1991-11-16 | Verfahren zur Einführung und Diffundierung von Platin-Ionen in einem Siliziumplättchen |
Country Status (5)
Country | Link |
---|---|
US (1) | US5227315A (de) |
EP (1) | EP0488440B1 (de) |
JP (1) | JP3213357B2 (de) |
DE (1) | DE69117889T2 (de) |
IT (1) | IT1244119B (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN1095204C (zh) * | 1993-03-12 | 2002-11-27 | 株式会社半导体能源研究所 | 半导体器件和晶体管 |
JP3637069B2 (ja) | 1993-03-12 | 2005-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
DE69421606T2 (de) * | 1994-03-30 | 2000-05-31 | Cons Ric Microelettronica | Verfahren zur Herstellung von bipolaren Transistoren mit kontrollierter Speicherzeit |
US6008092A (en) * | 1996-02-12 | 1999-12-28 | International Rectifier Corporation | Short channel IGBT with improved forward voltage drop and improved switching power loss |
US5747371A (en) * | 1996-07-22 | 1998-05-05 | Motorola, Inc. | Method of manufacturing vertical MOSFET |
EP0913872A1 (de) * | 1997-10-29 | 1999-05-06 | Motorola Semiconducteurs S.A. | Bipolartransistor mit isolierter Steuerelektrode |
JP5061407B2 (ja) * | 2001-01-31 | 2012-10-31 | 富士電機株式会社 | 半導体装置およびその製造方法 |
WO2003088280A1 (en) * | 2002-04-08 | 2003-10-23 | Council Of Scientific And Industrial Research | Process for the production of neodymium-iron-boron permanent magnet alloy powder |
DE102007020039B4 (de) * | 2007-04-27 | 2011-07-14 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement |
US9620478B2 (en) | 2011-11-18 | 2017-04-11 | Apple Inc. | Method of fabricating a micro device transfer head |
US8426227B1 (en) | 2011-11-18 | 2013-04-23 | LuxVue Technology Corporation | Method of forming a micro light emitting diode array |
US10449781B2 (en) | 2013-10-09 | 2019-10-22 | Dover Europe Sarl | Apparatus and method for thermal transfer printing |
US8922611B1 (en) | 2013-10-09 | 2014-12-30 | Markem-Imaje Corporation | Apparatus and method for thermal transfer printing |
CN105874607B (zh) * | 2014-07-17 | 2019-07-12 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
US9209027B1 (en) * | 2014-08-14 | 2015-12-08 | Infineon Technologies Ag | Adjusting the charge carrier lifetime in a bipolar semiconductor device |
CN113178385B (zh) * | 2021-03-31 | 2022-12-23 | 青岛惠科微电子有限公司 | 一种芯片的制造方法、制造设备和芯片 |
CN113223953B (zh) * | 2021-03-31 | 2022-09-27 | 青岛惠科微电子有限公司 | 一种快恢复芯片的制造方法、制造设备和快恢复芯片 |
CN113223944B (zh) * | 2021-03-31 | 2022-09-27 | 青岛惠科微电子有限公司 | 一种快恢复芯片的制造方法、制造设备和快恢复芯片 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2341311C3 (de) * | 1973-08-16 | 1981-07-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Einstellen der Lebensdauer von Ladungsträgern in Halbleiterkörpern |
US4165517A (en) * | 1977-02-28 | 1979-08-21 | Electric Power Research Institute, Inc. | Self-protection against breakover turn-on failure in thyristors through selective base lifetime control |
US4137370A (en) * | 1977-08-16 | 1979-01-30 | The United States Of America As Represented By The Secretary Of The Air Force | Titanium and titanium alloys ion plated with noble metals and their alloys |
DE3131914A1 (de) * | 1981-08-12 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Leistungs-mos-feldeffekttransistor und verfahren zu seiner herstellung |
JPS5975662A (ja) * | 1982-10-22 | 1984-04-28 | Nec Corp | サイリスタ |
JPS6084881A (ja) * | 1983-10-17 | 1985-05-14 | Toshiba Corp | 大電力mos fetとその製造方法 |
JPS6143474A (ja) * | 1984-08-08 | 1986-03-03 | Toshiba Corp | 半導体装置 |
US4620211A (en) * | 1984-08-13 | 1986-10-28 | General Electric Company | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices |
JPS6262557A (ja) * | 1985-09-12 | 1987-03-19 | Fuji Electric Co Ltd | 半導体装置 |
US4717588A (en) * | 1985-12-23 | 1988-01-05 | Motorola Inc. | Metal redistribution by rapid thermal processing |
US4742017A (en) * | 1986-06-20 | 1988-05-03 | Ford Aerospace Corporation | Implantation method for forming Schottky barrier photodiodes |
US4875082A (en) * | 1986-06-20 | 1989-10-17 | Ford Aerospace Corporation | Schottky barrier photodiode structure |
US4855799A (en) * | 1987-12-22 | 1989-08-08 | Kabushiki Kaisha Toshiba | Power MOS FET with carrier lifetime killer |
FR2638892B1 (fr) * | 1988-11-09 | 1992-12-24 | Sgs Thomson Microelectronics | Procede de modulation de la quantite d'or diffusee dans un substrat de silicium et diode rapide obtenue par ce procede |
US4925812A (en) * | 1989-09-21 | 1990-05-15 | International Rectifier Corporation | Platinum diffusion process |
-
1990
- 1990-11-29 IT IT02223790A patent/IT1244119B/it active IP Right Grant
-
1991
- 1991-11-16 DE DE69117889T patent/DE69117889T2/de not_active Expired - Fee Related
- 1991-11-16 EP EP91202986A patent/EP0488440B1/de not_active Expired - Lifetime
- 1991-11-19 US US07/794,390 patent/US5227315A/en not_active Expired - Lifetime
- 1991-11-22 JP JP30736791A patent/JP3213357B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
IT9022237A1 (it) | 1992-05-30 |
IT9022237A0 (it) | 1990-11-29 |
EP0488440A3 (en) | 1992-10-28 |
EP0488440A2 (de) | 1992-06-03 |
EP0488440B1 (de) | 1996-03-13 |
DE69117889D1 (de) | 1996-04-18 |
JPH07111329A (ja) | 1995-04-25 |
IT1244119B (it) | 1994-07-05 |
US5227315A (en) | 1993-07-13 |
JP3213357B2 (ja) | 2001-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69117889T2 (de) | Verfahren zur Einführung und Diffundierung von Platin-Ionen in einem Siliziumplättchen | |
DE68911702T2 (de) | Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt. | |
DE2837028C2 (de) | ||
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE19704996C2 (de) | Verfahren zur Herstellung eines IGBT-Bauelementes | |
EP0029548B1 (de) | Verfahren zum Herstellen eines Bipolartransistors | |
DE3939319C2 (de) | Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors | |
DE2160427C3 (de) | ||
DE2509315A1 (de) | Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung | |
DE2449688A1 (de) | Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor | |
DE3882849T2 (de) | Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung. | |
DE2553838B2 (de) | Verfahren zur herstellung von anreicherungs-feldeffektransistoren | |
DE2805442A1 (de) | Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes | |
DE2917455A1 (de) | Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung | |
DE2655341A1 (de) | Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung | |
EP0033003A2 (de) | Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE3636249A1 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor | |
DE2262943A1 (de) | Verfahren zur verhinderung einer unerwuenschten inversion | |
DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
DE60030059T2 (de) | Durchbruchsdiode und verfahren zur herstellung | |
DE19860581A1 (de) | Halbleiterelement und Verfahren zur Herstellung | |
DE69531783T2 (de) | Herstellungsverfahren für Leistungsanordnung mit Schutzring | |
DE3688318T2 (de) | Feldeffekttransistor. | |
EP0133204B1 (de) | Verfahren zum Herstellen eines DMOS-Transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |