DE68911702T2 - Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt. - Google Patents

Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.

Info

Publication number
DE68911702T2
DE68911702T2 DE89300939T DE68911702T DE68911702T2 DE 68911702 T2 DE68911702 T2 DE 68911702T2 DE 89300939 T DE89300939 T DE 89300939T DE 68911702 T DE68911702 T DE 68911702T DE 68911702 T2 DE68911702 T2 DE 68911702T2
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
region
crystal defects
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE89300939T
Other languages
English (en)
Other versions
DE68911702D1 (de
Inventor
Masanobu C O Patent Divi Ogino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE68911702D1 publication Critical patent/DE68911702D1/de
Publication of DE68911702T2 publication Critical patent/DE68911702T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung mit einem zusammengesetzten Substrat, hergestellt durch Befestigen von zwei Halbleitersubstraten in engem Kontakt miteinander, und genauer eine Hochgeschwindigkeitsschaltungs-Halbleitervorrichtung, in der es notwendig ist, angesammelte Ladungen rasch zu löschen bzw. abzubauen.
  • Verschiedene Typen von Halbleitervorrichtungen erfordern einen Hochgeschwindigkeits-Schaltungsbetrieb. Ein bipolarer Transistor mit isolierter Steuerelektrode bzw. ein bipolarer Isolierschicht-Transistor (der oft einfach als IGBT oder Leitfähigkeitsmodulationstyp-MOS-FET genannt und nachfolgend als IGBT bezeichnet wird) ist z.B. auf dem Fachgebiet schon als Hochgeschwindigkeitsschaltungs-Halbleitervorrichtung bekannt. Ein IGBT ist beispielsweise in U.S.P. 4,700,466 und EP-0192229 beschrieben und durch aufeinanderfolgendes Bilder eines N+-Typ-Bereichs hoher Fremdstoffkonzentration und eines P+-Typ-Bereichs niedriger Fremdstoffkonzentration auf einem P+-Typ-Halbleitersubstrat von hoher Fremdstoffkonzentration durch epitaktisches Wachstum und dann Bilden eines Vertikaltyp-Doppeldiffusions-MOS-FET (der nachfolgend als ein VD-MOS-FET bezeichnet wird) in dem N--Typ-Drain-Bereich aufgebaut ist. Anders gesagt, der obige IGBT ist durch zusätzliches Bilden des P+-Typ-Bereichs in dem N+-Typ-Drain- Bereich des VD-MOS-FET erhalten.
  • Wenn der obige IGBT im EIN-Zustand ist, diffundieren Majoritätsträger (Elektronen) von dem Source-Bereich in den Drain Bereich, und Minoritätsträger (Löcher) bewegen sich von dem P+-Typ-Bereich in den Drain-Bereich. Als Folge bleiben eine große Menge überschüssiger Minoritätsträger im Drain-Bereich im Vergleich zu einem VD-MOS-FET im selben (d.h. EIN-) Zustand, und aus diesem Grund kann die Vorwärtsspannung (Vf) des IGBT klein eingestellt werden, selbst wenn ein großer Strom dort hindurchfließt, der IGBT hat eine hohe Stehspannung, wie im Falle des VD-MOS-FET, und kann durch Steuerung der Gate-Spannung rasch ausgeschaltet werden.
  • Andererseits kann die Ausschaltkennlinie des IGBT verschlechtert sein wegen des Vorhandenseins der Minoritätsträger, die in dem Drain-Bereich angesammelt sind, und um dieses Problem zu lösen, ist im Stand der Technik ein Verfahren verwendet worden, dessen Zweck es ist, die Lebenszeit der Minoritätsträger in dem Drain-Bereich zu verkürzen. Genauer ist ein tiefes Niveau, das als Zentrum der Rekombination der Träger dient, über der gesamten Fläche des Substrats durch Anwenden eines Elektronenstrahls auf das Substrat oder Diffundieren eines Schwermetalls, wie z.B. Au, Pt, in das Substrat gebildet. Im allgemeinen kann das Lebenszeitsteuerverfahren veranlassen, daß die Lebenszeit von Trägern verkürzt und die Betriebsgeschwindigkeit der Halbleitervorrichtung verbessert ist. Es hat jedoch den Nachteil, daß der Leckstrom, der in dem Halbleitervorrichtungsgerät in dem Vorwärts-Sperrzustand ebenso wie die Vorwärtsspannung oder EIN-Spannung (Vf) erhöht ist.
  • Wie oben beschrieben, ist der IGBT gegenüber dem VD-MOS-FET insofern vorteilhaft, als die EIN-Spannung niedrig gehalten werden kann, sogar wenn das Fließen eines großen Stroms verursacht ist, aber er hat den Nachteil, daß die Ausschaltkennlinie verschlechtert ist. Der Einsatz der zum Stand der Technik gehörenden Technik zur Lösung dieses Problems führt zu einem Anstieg des Leckstroms sowie der EIN-Spannung (Vf).
  • Eine Aufgabe der vorliegenden Erfindung ist demgemäß die Bereitstellung einer Hochgeschwindigkeitsschaltungs-Halbleitervorrichtung, in der jeder Anstieg der EIN-Spannung (Vf) und des Leckstroms bis auf ein Minimum unterdrückt und gute Ausschaltkennlinien erreicht werden können.
  • Die vorliegende Erfindung ist durch die beiliegenden Ansprüche 1 und 2 definiert.
  • Der Technical Digest, (IDEM) 1987, SS. 678-681, beschreibt das Auftreten von Kristalldefekten in der Nähe von direkt verbundenen bzw. bondierten Substratoberflächen. Ein herkömmlicher abschaltbarer Thyristor (GTO) ist in Siemens Forschungs- und Entwicklungsberichte, Band 14, 1985, SS. 39- 44 beschrieben. Ein bekannter COMFET-Aufbau ist in Electronique Industrielle, Nr. 124, SS. 55-59 beschrieben. Der Technical Digest (IDEM) 1985, 55. 162-165, beschreibt den Einsatz von Protonenbestrahlung zur Verbesserung des GTO-Ausschaltverhaltens, J. Electrochem. Soc., Band 131, 1984, SS. 655-660 beschreibt Ar-Implatation in eine Si- Halbleiterscheibe, um die Trägererzeugungslebenszeit zu verkürzten. Keine dieser Quellen beschreibt jedoch Ionenimplantation in ein bondiertes Scheibensubstrat.
  • Aufgrund des obigen Aufbaus dient der Kristalldefekt, der in der Nähe der Übergangsebene zwischen dem ersten und dem zweiten Halbleitersubstrat gebildet ist, als Zentrum der Rekombination von Trägern, so daß die Lebenszeit der Träger in dem Bereich verkürzt ist. In einer Leistungsschaltungsvorrichtung müssen überschüssige Minoritätsträger, die in einem festgelegten aktiven Bereich während der Periode des EIN-Zustands angesammelt sind, zur Zeit des Übergangs vom EIN-Zustand in den AUS-Zustand rasch entfernt werden. In dieser Hinsicht hat der in diesem Ausführungsbeispiel benutzte Kristalldefekt die Wirkung der Beschleunigung der Geschwindigkeit der Reduzierung der überschüssigen Minoritätsträger und Verkürzung der Ausschaltzeit.
  • Es sollte jetzt beachtet werden, daß der Kristalldefekt nur in einer Fläche nahe der Übergangsebene zwischen dem ersten und dem zweiten Halbleitersubstrat gebildet ist und in einem tiefen Teilbereich des Substrats gebildet ist, so daß er die Kennlinie des Halbleiterelements nicht beeinträchtigt. Als Folge kann jeglicherer Anstieg des Leckstroms (AUS-Strom und Rückwärtsstrom) und der EIN-Spannung (VF) bis auf ein Minimum unterdrückt werden.
  • Daher kann gemäß dieser Erfindung eine Hochgeschwindigkeitsschaltungs-Halbleitervorrichtung erreicht werden, in der jeglicher Anstieg des Leckstroms und der EIN-Spannung (VF) bis auf ein Minimum unterdrückt und ausgezeichnete Ausschaltkennlinien erreicht werden können.
  • Diese Erfindung kann anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen besser verstanden werden; es zeigen:
  • Fig. 1 eine Querschnittsansicht eines IGBT als Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 2A bis 2K Querschnittsansichten, die nacheinander die Schritte der Herstellung des in Fig. 1 gezeigten IGBT zeigen;
  • Fig. 3 die Beziehung zwischen der Vorwärts-EIN- Spannung und der Ausschaltzeit von zum Stand der Technik und zu der vorliegenden Erfindung gehörenden IGBTs;
  • Fig. 4 und 5 Querschnittsansichten von Modifikationen des in Fig. 1 gezeigten IGBT;
  • Fig. 6 eine Querschnittsansicht eines SCR bzw. Thyristors als Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 7A bis 7C Querschnittsansichten, die nacheinander die Schritte der Herstellung des in Fig. 6 gezeigten SCR zeigen; und
  • Fig. 8 und 9 Querschnittsansichten von Modifikationen des in Fig. 6 gezeigten SCR.
  • Die Fig. 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel dieser Erfindung. Diese Halbleitervorrichtung ist ein IGBT, auf den sich die Erfindung bezieht, und sie ist in dem zusammengesetzten Substrat 10 gebildet, das selbst durch Befestigen des N--Typ-Halbleitersubstrats 11 und des P+ -Typ-Halbleitersubstrats 12 in engem Kontakt miteinander gebildet ist. Der N+-Typ-Bereich 14 ist in derjenigen Oberflächenfläche des Substrats 11 gebildet, die auf der Seite der Übergangsebene 13 zwischen den Substraten 11 und 12 liegt, und Kristalldefekte 15 (durch eine X-Markierung angegeben) von tiefem Energieniveau sind im N+-Typ-Bereich 14 gebildet. Zusätzlich ist ein VD-MOS-FET im N--Typ-Substrat 11 gebildet. Genauer ist ein P-Typ-Fremdstoffbereich (P-Körperbereich) 16, der ein Ringebenemuster hat, in der Hauptoberflächenfläche des Substrats 11 gebildet, und der N+-Typ-Fremdstoffbereich (Source-Bereich) 17 ist in der Oberflächenfläche der P-Typ- Fremstofffläche 16 gebildet. Der Gate-Isolationsfilm 18 ist auf dem Teilbereich des Substrats 11 gebildet, der von dem N+-Typ-Fremdstoffbereich 17 umgeben ist, und die Gate- Elektrode 19 ist auf dem Gate-Isolationsfilm 18 gebildet. Die Source-Elektrode 20 ist auf einem Teil des N+-Typ- Fremdstoffbereichs 17 und einem danebenliegenden Teil des P- Typ-Fremdstoffbereichs 16 gebildet, und die Drain-Elektrode 21 ist auf der rückwärtigen Oberfläche des Substrats 12, gegenüber der Übergangsebene 13, gebildet.
  • Die Figuren 2A bis 2K sind Querschnittsansichten, die die Reihenfolge der Schritte bei der Herstellung des in Fig. 1 gezeigten IGBT zeigen. Zuerst wird die Oberfläche (Kontaktoberfläche) 13A des N--Typ-Siliziumsubstrats (mit Miller-Indizes (100)) 11, das mit Phosphor (P) dotiert ist, so daß es eine Resistivität bzw. einen Widerstandswert von 60 bis 80 X cm hat, poliert, so daß sie eine spiegelnde Oberfläche hat, die eine Oberflächenrauheit oder -unebenheit von weniger als 130 Å aufweist. Wie in Fig. 2A gezeigt ist, werden dann durch Ionenimplantation unter einer Beschleunigungsenergie von 40KeV und einer Dosismenge von 2 x 10¹&sup5; Atomen/cm² Phosphorionen in den Teilbereich des Substrats 11, der in der Nähe der Kontaktoberfläche 13A liegt, implantiert, wobei der N+-Typ-Bereich 14 gebildet ist.
  • Wie in Fig. 2b gezeigt ist, werden als nächstes Ar-Ionen durch Ionenimplantation unter einer Beschleunigungsenergie von 150KeV und einer Dosismenge von 3 x 10¹&sup5; Atomen/cm² in das Substrat 11 (auf der Seite der Kontaktoberfläche 13A) implantiert, wobei als Folge davon Kristalldefekte 15 in diesem Teilbereich des N+-Typ-Bereichs 14, der in der Nähe der Kontaktoberfläche 13A liegt, gebildet sind.
  • Danach wird das P+-Typ-Siliziumsubstrat 12 von Miller- Indizes (100), das mit Bor dotiert ist, so daß es einen Widerstandswert von 0,013 bis 0,016 X cm hat, vorbereitet, und eine seiner Oberflächen (Kontaktoberfläche 13B) wird bis zu einer spiegelnden Oberfläche poliert, die eine Unebenheit von weniger als 130 Å (10 Å = 1 µm) aufweist. Danach werden das N--Typ-Substrat 11 und das P+-Typ-Substrat 12 gereinigt und einem Entfettungsprozeß ausgesetzt, und der natürliche Oxidfilm, der auf der Substratoberfläche gebildet ist, wird entfernt. Die Kontaktflächen 13A und 13B der Substrate 11 und 12 werden dann einige Minuten lang mit sauberem Wasser gewaschen, worauf sie bei Raumtemperatur einem Dehydrationsprozeß (wie z.B. einem Schleuderprozeß) ausgesetzt werden. Im Verlauf des Dehydrationsprozesses sollte nur überschüssiges Wasser entfernt und das adsorbierte Wasser auf der Oberfläche der Substrate 11 und 12 belassen werden. Deshalb ist ein Dehydrationsprozeß, bei dem eine Erhitzung bei einer Temperatur höher als 100ºC erfolgt, nicht geeignet, weil dies dazu führen würde, daß im wesentlichen das gesamte Wasser, das auf der Substratoberfläche adsorbiert ist, verdampft würde. Nachdem die Substrate 11 und 12 einem geeigneten Dehydrationsprozeß ausgesetzt wurden, werden sie in einer sauberen Atmosphäre der Klasse 1 (in der nur ein einziges Staubteilchen größer als 0,3 µm pro 1 ft³ (2360 cm³) vorhanden ist) mit praktisch keinem Fremdstoff zwischen den Kontaktflächen 13A und 13B in engem Kontakt miteinander plaziert (in Fig. 2C gezeigt).
  • Als nächstes wird bei einer Temperatur von 1100ºC in einer Atmosphäre von O&sub2; und N&sub2; im Verhältnis von 1:4 eine Wärmebehandlung durchgeführt. Dieser Vorgang stärkt die Verbindung zwischen den Atomen der Substrate 11 und 12 an der Kontaktoberfläche oder Übergangsebene 13 (in Fig. 2D gezeigt). Genauer werden die Substrate 11 und 12 in engem Kontakt miteinander befestigt. Wie in Fig. 2E gezeigt ist, wird dann die Oberfläche des Substrats 11 poliert, bis die Entfernung (die Dicke des Substrats 11) ΔX von der Übergangsebene 13 zur Oberfläche des N--Typ-Substrats 11 110 µm wird und so die Hauptoberfläche des Substrats 11 spiegelähnlich wird.
  • Danach wird ein VD-MOS-FET in der Hauptoberflächenfläche des zusammengesetzten Substrats 10 durch Anwendung eines wohl bekannten Herstellungsverfahrens gebildet, und der IGBT mit dem in Fig. 1 gezeigten Aufbau wird erhalten. Wie in Fig. 2F gezeigt, ist, wird genauer der Siliziumoxidfilm 18A auf der Hauptoberfläche (der Hauptoberfläche des Substrats 11) des zusammengesetzten Substrats 10, das durch Befestigen der Substrate 11 und 12 in engem Kontakt miteinander gebildet ist, gebildet. Die Polysiliziumschicht 19A wird auf dem Siliziumoxidfilm 18A gebildet, und dann wird die Gate- Elektrode 19 durch Mustern der Polysiliziumschicht 19A mit einem PEP-Verfahren gebildet, wie in Fig. 2G gezeigt ist. Dann wird der P-Körperbereich 16 durch Ionenimplantation eines P-Typ-Fremdstoffs, wie z.B. Bor, in die Oberflächenfläche des Substrats 11 gebildet, wobei die Gate-Elektrode 19 als Maske benutzt ist (in Fig. 2H gezeigt), und zu dieser Zeit diffundiert der P-Körperbereich 16 in einen Teil des Bereichs unter der Gate-Elektrode 19, während der Wärmebehandlung, die zur Aktivierung des Bereichs 16 durchgeführt ist. Der N+-Typ-Source-Bereich 17 wird dann durch Ionenimplantation eines N-Typ-Fremdstoffs, wie z.B. Phosphor, in die Oberflächenfläche des P-Körperbereichs 16 gebildet, wobei die Gate-Elektrode 19 und das Abdeckmuster 22 als eine Maske dienen (in Fig. 2I gezeigt), und der Gate- Isolationsfilm 18 wird durch Ätzen des Siliziumoxidfilms 18A gebildet, wobei die Gate-Elektrode 19 als eine Maske dient. Als Folge ist die Oberfläche des Substrats 10 teilweise freigelegt. Die Source-Elektrode 20 wird dann auf einem Teil des N+-Typ-Source-Bereichs 17 und einem danebenliegenden Teil des P-Körperbereichs 16 (in Fig. 2J gezeigt) gebildet, wobei die Elektrode 20 z.B. aus Aluminium geformt wird. Danach wird die Drain-Elektrode 21, die aus Au oder einer Au-Legierung (z.B. Ba-Ni-Au) besteht, auf der rückwärtigen Oberfläche des Substrats 10 (in Fig. 2K gezeigt) gebildet.
  • Es ist mit einem Durchstrahlungselektronenmikroskop bewiesen worden, daß Kristalldefekte 15, die durch Ionenimplantation von Ar-Ionen in das Substrats 11 gebildet sind, aus polykristallinem Silizium gebildet sind.
  • Wie oben beschrieben, kann in dem IGBT, der Kristalldefekte 15 hat, die nur in dem N+-Typ-Drain-Bereich 14 gebildet sind, die Geschwindigkeit des Anstiegs der Vorwärts-EIN- Spannung (Vf) im Vergleich zu dem zum Stand der Technik gehörenden IGBT, in dem die Kristalldefekte über die gesamte Fläche des Drain verteilt sind, bis zu einem Minimum unterdrückt werden. Deshalb steigt der Leckstrom (AUS-Strom) zur Zeit der Anlegung eines Vorwärtssperrstroms nicht an, weil keine Kristalldefekte 15 in der Verarmungsschicht, die im N--Typ-Bereich (Substrat) 11 gebildet ist, vorhanden sind.
  • Die Fig. 3 zeigt die Beziehung zwischen der Vorwärts-EIN- Spannung (Vf) und der Ausschaltzeit (µsec) des IGBT der vorliegenden Erfindung und des herköminlichen IGBT (in dem ein tiefes Niveau durch Anwendung eines Elektronenstrahls geformt ist). Wie in Fig. 3 deutlich zu sehen ist, wird die Geschwindigkeit des Anstiegs der Vorwärts-EIN-Spannung Vf klein, wenn im Falle des Ausführungsbeispiels der vorliegenden Erfindung die Ausschaltzeit kleiner wird als 0,5 µsec, was eine wesentliche Wirkung ergibt.
  • Als nächstes wird ein anderer Fall erklärt, in dem O- (Sauerstoff-) Ionen anstelle von Ar-Ionen mit einer Beschleunigungsspannung von 100 KeV und einer Dosismenge von 3 x 10¹&sup5; Atomen/cm² ionenimplantiert wurden und andere Prozesse auf dieselbe Weise wie im ersten Ausführungsbeispiel durchgeführt wurden, um einen IGBT zu bilden. In diesem Fall waren ein großer Anteil von Kristalldefekten verschieden verlagert und wiesen andere Eigenschaften auf als diejenigen, die bei dem Fall beobachtet wurden, bei dem Ar-Ionen ionenimplantiert wurden. Die Fig. 3 zeigt die Beziehung zwischen der Vorwärts-EIN-Spannung (Vf) und der Ausschaltzeit (µsec) in dem Fall, in dem die Kristalldefekte durch Ionenimplantation von O-Ionen gebildet wurden, zusammen mit denjenigen des ersten Ausführungsbeispiels der vorliegenden Erfindung und des herkömmlichen Falls. Wie bei dem ersten Ausführungsbeispiel der vorliegenden Erfindung wird die Geschwindigkeit des Anstiegs der Vorwärts-EIN- Spannung Vf klein, wenn die Ausschaltzeit kürzer als 0,5 µsec wird. Die Wirkung ist jedoch nicht so wesentlich wie in dem Fall der Ionenimplantation von Ar-Ionen. Das kann sein, weil die Typen der Kristalldefekte, die durch Ionen- Implantation von Ar-Ionen und O-Ionen gebildet sind, voneinander verschieden sind, wie vorher beschrieben wurde, und der Grad der Kristallstörung in dem Fall der Ionenimplantation von Ar-Ionen groß ist, wodurch die Anzahl der Kristalldefekte in dem tiefen Energieniveau in dem Fall der Ionenimplantation von Ar-Ionen erhöht wird. Tatsächlich haben T. E. Seidel et al aufgezeigt, daß Ar-Ionen eine größere Kristallstörung verursachen als O-Ionen (J. Appl. Phys, Band 46, Nr. 2, 1975, S. 600).
  • Die durch Ar-Ionen erreichte wesentliche Wirkung kann durch Verwendung von Kr, Xe und Rn, die dieselbe Art von Edelgas sind wie Ar und eine größere Atomzahl haben, oder einer Kombination dieser Atome erreicht werden. Ferner ist es möglich, anders als das Edelgas, tetravalente Atome, wie z.B. Si, C und Ge, oder Atome wie Fe und Cl, die in Si elektrisch inaktiv sind, zu verwenden. In diesem Fall ist es notwendig, mehr Menge von Atomen (z.B. mehr als 10¹&sup5; Atome/cm²) zu ionenimplantieren, aber Kristalldefekte (tiefes Energieniveau) können gebildet werden, obwohl ihre Menge klein ist.
  • Mit dem obigen Aufbau können Kristalldefekte 15, die nahe der Übergangsebene 13 zwischen den Halbleitersubstraten 11 und 12 gebildet sind, als Zentrum der Rekombination von Trägern dienen, wodurch sie die Lebenszeit der Träger in dem Bereich verkürzen. In der Halbleitervorrichtung, die den PN- Übergang hat, wie z.B. eine Leistungsschaltungsvorrichtung wie der IGBT und SCR, ist es notwendig, die überschüssigen Minoritätsträger, die in einem festgelegten aktiven Bereich, wie z.B. dem Drain-Bereich, während der Periode des EIN- Zustands angesammelt wurden, zur Zeit des Übergangs von dem EIN-Zustand in den AUS-Zustand rasch zu entfernen. Die obigen Kristalldefekte beschleunigen die Geschwindigkeit der Abnahme der überschüssigen Minoritätsträger, wobei sie die Ausschaltzeit verkürzen.
  • In einem Fall, bei dem die Kristalldefekte gebildet sind, um die Geschwindigkeiten des Anstiegs des Leckstroms (AUS-Strom und Rückwärtsstrom) und der EIN-Spannung (Vf) zu unterdrücken, die das Problem beim Stand der Technik darstellen, ist es notwendig, die Kristalldefekt- Bildungsfläche auf einen festgelegte Fläche zu beschränken, so daß die Kennlinie der Vorrichtung nicht beeinträchtigt wird. In der vorliegenden Erfindung ist das zusammengesetzte Halbleitersubstrat 10 benutzt, und die Kristalldefekt- Bildungsfläche ist in die Nähe der Übergangsebene 13 zwischen zwei Substraten 11 und 12 gesetzt. Grund hierfür ist, daß die Kristalldefekt-Bildungsfläche leicht in einer festgelegten Fläche beschränkt und in einen tiefen Teilbereich des Substrats 10 gesetzt werden kann. Die Kristalldefekte können durch Anwendung eines Elektronenstrahls oder Neutronenstrahls gebildet werden, aber in diesem Fall ist es schwierig, die Kristalldefekt-Bildungsfläche auf eine festgelegte Fläche zu begrenzen. Deshalb ist es vorzuziehen, die Kristalldefekte durch Einbringen der Atome zu bilden. Es ist nicht vorzuziehen, daß die Trägerdichte in dem aktiven Teilbereich der Vorrichtung durch die Einbringung der Atome weitgehend geändert wird, um die Kennlinie der Vorrichtung zu beeinträchtigen. Deshalb ist es notwendig, Atome, die sich von dem Akzeptor und dem Donator unterscheiden, als einzubringende Atome zu benutzen. Ferner ist es vorzuziehen, daß die in das Substrat eingebrachten Atome die Kristalldefekte leicht bilden können und die so gebildeten Kristalldefekte während verschiedenen Wärmebehandlungen in dem Scheibenprozeß nicht geändert werden. Als Folge ist es am stärksten vorzuziehen, Ar, Kr, Xe oder Rn, das ein großes Atomgewicht hat, oder die Kombination dieser Atome zu verwenden.
  • Mit dem obigen Aufbau kann eine Hochgeschwindigkeitsschaltungs-Halbleitervorrichtung erhalten werden, in der der Leckstrom ausreichend unterdrückt ist, die Geschwindigkeit des Anstiegs der EIN-Spannung (Vf) klein ist und eine hervorragende Ausschalt-Kennlinie erreicht werden kann.
  • In dem obigen Ausführungsbeispiel sind Kristalldefekte 15 in dem Teilbereich des Substrats 11 gebildet, der nahe der Übergangsebene 13 liegt. Wie in Fig. 4 gezeigt ist, ist es jedoch auch möglich, Kristalldefekte 15 in dem Teilbereich des Substrats 12 zu bilden, der nahe der Übergangsebene 13 liegt. In diesem Fall kann dieselbe Wirkung erreicht werden. Ferner ist es möglich, Kristalldefekte 15 in den Teilbereichen der Substrate 11 und 12, die auf beiden Seiten der Übergangsebene 13 liegen, zu bilden.
  • In dem ersten Ausführungsbeispiel ist der IGBT als ein Beispiel erklärt. Die vorliegende Erfindung kann jedoch auf gewöhnliche Halbleiterelemente, wie z.B. GTO und SCR, die einen Hochgeschwindigkeits-Schaltbetrieb erfordern, angewandt werden, und es kann dieselbe Wirkung erzielt werden. Die Fig. 6 ist eine Querschnittsansicht, die den Aufbau einer rückwärtssperrenden Thyristortriode (SCR) gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Das Halbleiterelement ist in dem zusammengesetzten Substrat 10, das durch Befestigen der Substrate 11 und 12 in engem Kontakt miteinander gebildet ist, gebildet. Das Halbleiterelement hat einen laminierten NPNP-Aufbau des N+- Typ-Emitterbereichs 22, des P-Typ-Basisbereichs 23, des N-- Typ-Basisbereichs 24 und des P+-Typ-Emitterbereichs 25. Die Katodenelektrode 26 ist auf dem N+-Typ-Emitterbereich 22 gebildet, und die Gate-Elektrode 27 ist auf dem P-Typ- Basisbereich 23 gebildet. Die Anodenelektrode 28 ist unter dem P+-Typ-Emitterbereichs 25 gebildet. Ferner sind Kristalldefekte 15 in dem Teilbereich des Substrats 11, der nahe der Übergangsebene 13 liegt, gebildet.
  • Die Ausschaltzeit des SCR hängt weitgehend von der Geschwindigkeit der Rekombination überschüssiger Minoritätsträger in dem N--Typ-Basisbereichs 24 ab. Die durch Anlegen einer Vorwärtsvorspannung im AUS-Zustand hervorgerufene Verarmungsschicht ist in dem Teilbereich des N--Typ-Basisbereichs 24 gebildet, der auf der Katodenseite liegt. Aus diesem Grund sind Kristalldefekte 15 in dem Teil des N--Typ- Basisbereichs 24, der auf der Anodenseite liegt, gebildet. Mit diesem Aufbau können Anstiege des Leckstroms und der EIN-Spannung des SCR ausreichend unterdrückt und die Ausschaltzeit verkürzt werden.
  • Die Figuren 7A bis 7C zeigen den Herstellungsprozeß des in Fig. 6 gezeigten SCR. Die Herstellungsschritte, die zum Bilden des zusammengesetzten Substrats 10 durchgeführt werden, sind dieselben wie die in den Figuren 2A bis 2E gezeigten. Wie in Fig. 7A gezeigt ist, wird danach ein P- Typ-Fremdstoff, wie z.B. Bor, in die Hauptoberflächenfläche des Substrats 10 ionenimplantiert, um den P-Typ-Basisbereich 23 zu bilden. Ein N--Typ-Bereich des Substrats 11, in den Bor nicht ionenimplantiert wurde, dient als Basisbereich 24 Ferner dient das Substrat 12 als Emitterbereich 25.
  • Wie in Fig. 7B gezeigt ist, wird als nächstes ein N-Typ- Fremdstoff, wie z.B. Phosphor, in die Oberflächenfläche des P-Typ-Basisbereichs 23 ionenimplantiert, wobei das Abdeckmuster 29 als Maske benutzt wird, um den N+ -Typ-Emitterbereich 22 zu bilden.
  • Danach werden die Anodenelektrode 26, die Gate-Elektrode 27 und die Katodenelektrode 28 jeweils im N+-Typ-Emitterbereich 22, P+-Typ-Basisbereich 23 und der rückwärtigen Oberfläche des Substrats 10 gebildet, um den in Fig. 7C gezeigten SCR zu bilden. Die Anodenelektrode 26, die Gate-Elektrode 27 und die Katodenelektrode 28 sind jeweils aus Aluminium oder ähnlichem gebildet.
  • Mit diesem Aufbau dienen wie bei dem ersten Ausführungsbeispiel Kristalldefekte 15, die in der Nähe der Übergangsebene der Substrate 11 und 12 gebildet sind, als Zentrum der Rekombination von Trägern, wobei sie die Lebensdauer der Träger in dieser Fläche verkürzen. Als Folge können überschüssige Minoritätsträger, die in dem N--Typ-Basisbereich 24 angesammelt sind, rasch entfernt werden, wodurch die Ausschaltzeit verkürzt wird. Ferner kann der Anstieg der Vorwärts-EIN-Spannung (Vf) und des Leckstroms bis auf ein Minimum unterdrückt werden, weil die Kristalldefekte 15 in einer tiefen Position und nur in einem festgelegten Bereich gebildet sind.
  • In dem zweiten Ausführungsbeispiel sind Kristalldefekte 15 in der Oberflächenfläche des Substrats 11 gebildet, die auf der Seite der Übergangsebene 13 liegt. Dieselbe Wirkung läßt sich jedoch durch Bilden von Kristalldefekten 15 in der in Fig. 8 gezeigten Oberflächenfläche erzielen. Ferner ist es auch möglich, Kristalldefekte 15 in den Teilbereichen der Substrate 11 und 12 zu bilden, die auf beiden Seiten der Übergangsebene 13 liegen, wie in Fig. 9 gezeigt ist.
  • Wie oben beschrieben, können gemäß der vorliegenden Erfindung Kristalldefekte (tiefes Energieniveau), die als Lebenszeittöter der Minoritätsträger dienen, in einem gewünschten Teilbereich des Substrats gebildet werden, weil ein zusammengesetztes Substrat, in dem Kristalldefekte in einer begrenzten Fläche nahe der Übergangsebene der zwei Substrate gebildet sind, verwendet wird. Ferner kann die Anzahl der tiefen Energieniveaus leicht gesteuert werden, indem die Anzahl und der Typ von elektrisch inaktiven Atomen, die zu ionenimplantieren sind, geeignet gewählt werden. Deshalb kann der Mangel der herkömmlichen Halbleitervorrichtung, in der Kristalldefekte in einer unerwünschten Fläche verteilt sind, d.h. das Problem, daß die Ausschaltzeit nicht verkürzt werden kann, ohne die Vorwärts- EIN-Spannung und den Leckstrom zu erhöhen, wirksam gelöst werden. Auf diese Weise kann gemäß der vorliegenden Erfindung eine Hochgeschwindigkeitsschaltungs-Halbleitervorrichtung bereitgestellt werden, in der der Anstieg der Vorwärts- EIN-Spannung (Vf) und der Leckstrom bis auf ein Minimum unterdrückt und eine hervorragende Ausschaltkennlinie erhalten werden können.

Claims (4)

1. Halbleitervorrichtung mit einem zusammengesetzten Substrat (10), hergestellt aus einem ersten Halbleitersubstrat (11) eines ersten Leitfähigkeitstyps und einer niedrigen Verunreinigungs- bzw. Fremdstoffkonzentration und einem zweiten Halbleitersubstrat (12) eines zweiten Leitfähigkeitstyps und einer hohen Fremdstoffkonzentration, einem ersten Verunreinigungsbereich (14) des ersten Leitfähigkeitstyps und einer hohen Fremdstoffkonzentration, der in dem Teilbereich des ersten Halbleitersubstrats (11) gebildet ist, der in der Nähe der Übergangsebene (13) des ersten und zweiten Halbleitersubstrats (11, 12) liegt einem zweiten Verunreinigungsbereich (16) des zweiten Leitfähigkeitstyps, der in der Hauptoberflächenfläche des zusammengesetzten Substrats (10) gebildet ist; einem dritten Fremdstoffbereich (17) des ersten Leitfähigkeitstyps und einer hohen Verunreinigungskonzentration, der in der Oberflächenfläche des zweiten Fremdstoffbereichs (16) gebildet ist; einem Gate- bzw. Gatter- Isolationsfilm (18), der auf dem Teilbereich des ersten Halbleitersubstrats (11), der durch den zweiten Fremdstoffbereich (16) definiert ist, gebildet ist; einer Gate-Elektrode (19), die auf dem Gate-Isolationsfilm (18) gebildet ist; einer Source-Elektrode (20), die auf dem zweiten und dritten Fremdstoffbereich (16 und 17) gebildet ist; und einer Drain-Elektrode (21), die auf einer rückwärtigen Oberfläche des zusammengesetzten Substrats (10) gebildet ist; dadurch gekennzeichnet,
daß das zusammengesetzte Substrat (10) durch Befestigen des ersten und zweiten Halbleitersubstrats (11, 12) in engem Kontakt miteinander aufgebaut ist; daß Kristalldefekte (15) als das Zentrum der Rekombination überschüssiger Minoritätsträger, die in dem Fremdstoffbereich (14) angesammelt sind, der in einem Bereich nahe der Übergangsebene (13) des zusammengesetzten Substrats (10) gebildet ist, dienen; daß die Kristalldefekte (15) durch Ionenimplantation von Atomen in der Oberflächenfläche von mindestens einem der ersten und zweiten Halbleitersubstrate (11, 12) gebildet sind; daß die Atome aus denen gewählt werden, die weder als Akzeptor noch als Donator in den ersten und zweiten Halbleitersubstraten (11, 12), in denen die Kristalldefekte (15) gebildet sind, dienen.
2. Halbleitervorrichtung mit einem zusammengesetzten Substrat (10), hergestellt aus einem ersten Halbleiter (11) eines ersten Leitfähigkeitstyps und einer niedrigen Fremdstoffkonzentration und einem zweiten Halbleitersubstrat (12) eines zweiten Leitfähigkeitstyps und einer hohen Fremdstoffkonzentration, einem ersten Fremdstoffbereich (23) des zweiten Leitfähigkeitstyps, der in der Hauptoberflächenfläche des zusammengesetzten Substrats (10) gebildet ist; einem zweiten Fremdstoffbereich (22) des ersten Leitfähigkeitstyps und einer hohen Fremdstoffkonzentration, der in der Oberflächenfläche des Fremdstoffbereichs (23) gebildet ist; einer Katodenelektrode (26), die in dem zweiten Fremdstoffbereich (22) gebildet ist; einer Gate-Elektrode (27), die in dem ersten Fremdstoffbereich (23) gebildet ist; und einer Anodenelektrode (28), die auf einer rückwärtigen Oberfläche des zusammengesetzten Substrats (10) gebildet ist; dadurch gekennzeichnet,
daß das zusammengesetzte Substrat (10) durch Befestigen des ersten und zweiten Halbleitersubstrats (11, 12) in engem Kontakt miteinander aufgebaut ist; daß Kristalldefekte (15) als das Zentrum der Rekombination überschüssiger Minoritätsträger, die in dem Teilbereich des ersten Halbleitersubstrats (11) angesammelt sind, der auf der Seite der Übergangsebene (13), der in einem Bereich nahe der Übergangsebene (13) des zusammengesetzten Substrats (10) liegt, gebildet ist, dienen; daß die Kristalldefekte (15) durch Ionenimplantation von Atomen in der Oberflächenfläche von mindestens einem der ersten und zweiten Halbleitersubstrate (11, 12) gebildet sind; daß die Atome aus denen gewählt werden, die weder als Akzeptor noch als Donator in den ersten und zweiten Halbleitersubstraten (11, 12), in denen die Kristalldefekte (15) gebildet sind, dienen.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Atome aus Ar, Kr, Xe und Rn gewählt sind.
4. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Atome eine gewünschte Kombination von Atomen sind, die aus Ar, Kr, Xe und Rn gewählt sind.
DE89300939T 1988-02-04 1989-01-31 Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt. Expired - Fee Related DE68911702T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63022803A JPH07107935B2 (ja) 1988-02-04 1988-02-04 半導体装置

Publications (2)

Publication Number Publication Date
DE68911702D1 DE68911702D1 (de) 1994-02-10
DE68911702T2 true DE68911702T2 (de) 1994-04-28

Family

ID=12092844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE89300939T Expired - Fee Related DE68911702T2 (de) 1988-02-04 1989-01-31 Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.

Country Status (4)

Country Link
US (1) US5023696A (de)
EP (1) EP0327316B1 (de)
JP (1) JPH07107935B2 (de)
DE (1) DE68911702T2 (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2510710B2 (ja) * 1988-12-13 1996-06-26 三菱電機株式会社 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ
US5182626A (en) * 1989-09-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor and method of manufacturing the same
JPH0680818B2 (ja) * 1989-10-02 1994-10-12 株式会社東芝 電力用圧接型半導体装置
JPH03171777A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 半導体装置
US5097308A (en) * 1990-03-13 1992-03-17 General Instrument Corp. Method for controlling the switching speed of bipolar power devices
JP2818959B2 (ja) * 1990-03-22 1998-10-30 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
US5141889A (en) * 1990-11-30 1992-08-25 Motorola, Inc. Method of making enhanced insulated gate bipolar transistor
US5183769A (en) * 1991-05-06 1993-02-02 Motorola, Inc. Vertical current flow semiconductor device utilizing wafer bonding
JP2809896B2 (ja) * 1991-07-05 1998-10-15 株式会社東芝 高速ターンオン素子
JPH0541524A (ja) * 1991-08-06 1993-02-19 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH0548111A (ja) * 1991-08-12 1993-02-26 Toshiba Corp 半導体装置およびその製造方法
DE4223914C2 (de) * 1992-06-30 1996-01-25 Fraunhofer Ges Forschung Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke
JPH0766366A (ja) * 1993-08-26 1995-03-10 Hitachi Ltd 半導体積層構造体およびそれを用いた半導体装置
JP3298385B2 (ja) * 1995-04-05 2002-07-02 富士電機株式会社 絶縁ゲート型サイリスタ
JPH09172167A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体装置
JP3394383B2 (ja) * 1996-03-18 2003-04-07 三菱電機株式会社 サイリスタの製造方法およびサイリスタ
JP3488599B2 (ja) * 1996-10-17 2004-01-19 株式会社東芝 半導体装置
US6054369A (en) * 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
AU5847599A (en) * 1998-07-29 2000-02-21 Infineon Technologies, Ag Power semiconductor having a reduced reverse current
US6828690B1 (en) 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
EP1484789A1 (de) * 1998-08-05 2004-12-08 MEMC Electronic Materials, Inc. Ungleichmässige Verteilung von Minoritätsträger-Lebensdauer für Hochleistungs-Silizium-Leistungsbaulelemente
DE69933681T2 (de) * 1998-08-05 2007-08-23 Memc Electronic Materials, Inc. Ungleichmässige verteilung von minoritätsträger-lebensdauern in silizium-hochleistungsbauelementen
US6284671B1 (en) * 1998-11-19 2001-09-04 National Research Council Of Canada Selective electrochemical process for creating semiconductor nano-and micro-patterns
DE10055446B4 (de) * 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10031461B4 (de) * 2000-06-28 2006-06-29 Infineon Technologies Ag Hochvolt-Diode
DE10048437A1 (de) 2000-09-29 2002-04-18 Eupec Gmbh & Co Kg Verfahren zum Herstellen eines Körpers aus Halbleitermaterial mit reduzierter mittlerer freier Weglänge und mit dem Verfahren hergestellter Körper
FR2864336B1 (fr) 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
US8791547B2 (en) * 2008-01-21 2014-07-29 Infineon Technologies Ag Avalanche diode having an enhanced defect concentration level and method of making the same
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
WO2012056536A1 (ja) 2010-10-27 2012-05-03 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5505498B2 (ja) * 2011-06-08 2014-05-28 トヨタ自動車株式会社 半導体装置とその製造方法
US9378956B2 (en) 2011-08-25 2016-06-28 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
US9312133B2 (en) 2011-08-25 2016-04-12 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
US9396947B2 (en) 2011-08-25 2016-07-19 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
US9378955B2 (en) 2011-08-25 2016-06-28 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
WO2013028986A1 (en) * 2011-08-25 2013-02-28 Aeroflex Colorado Springs Inc. Wafer structure for electronic integrated circuit manufacturing
JP5742712B2 (ja) * 2011-12-29 2015-07-01 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5915756B2 (ja) * 2012-08-22 2016-05-11 富士電機株式会社 半導体装置および半導体装置の製造方法
CN103681810B (zh) * 2012-09-01 2019-11-22 朱江 一种绝缘栅双极晶体管
CN103681813B (zh) * 2012-09-02 2018-07-24 朱江 一种背沟槽结构绝缘栅双极晶体管及其制备方法
JP2014056881A (ja) * 2012-09-11 2014-03-27 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP6024400B2 (ja) 2012-11-07 2016-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US10065395B2 (en) * 2013-05-31 2018-09-04 Kyocera Corporation Composite substrate and method for manufacturing same
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017092283A (ja) * 2015-11-11 2017-05-25 ローム株式会社 半導体装置およびその製造方法
JP2017183403A (ja) * 2016-03-29 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10186586B1 (en) * 2017-09-26 2019-01-22 Sanken Electric Co., Ltd. Semiconductor device and method for forming the semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4291329A (en) * 1979-08-31 1981-09-22 Westinghouse Electric Corp. Thyristor with continuous recombination center shunt across planar emitter-base junction
US4684964A (en) * 1980-10-08 1987-08-04 Rca Corporation Silicon light emitting device and a method of making the device
US4632712A (en) * 1983-09-12 1986-12-30 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4587713A (en) * 1984-02-22 1986-05-13 Rca Corporation Method for making vertical MOSFET with reduced bipolar effects
US4534804A (en) * 1984-06-14 1985-08-13 International Business Machines Corporation Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer
JPS61191071A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 伝導度変調型半導体装置及びその製造方法
JPS63127571A (ja) * 1986-11-17 1988-05-31 Nissan Motor Co Ltd 電導度変調形ｍｏｓｆｅｔ
US4766482A (en) * 1986-12-09 1988-08-23 General Electric Company Semiconductor device and method of making the same

Also Published As

Publication number Publication date
EP0327316A2 (de) 1989-08-09
EP0327316A3 (en) 1990-02-07
JPH07107935B2 (ja) 1995-11-15
EP0327316B1 (de) 1993-12-29
US5023696A (en) 1991-06-11
DE68911702D1 (de) 1994-02-10
JPH01199469A (ja) 1989-08-10

Similar Documents

Publication Publication Date Title
DE68911702T2 (de) Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.
DE2824133C2 (de) Feldgesteuerter Thyristor
DE102007015304B4 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT
DE10217610B4 (de) Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
EP1097481B1 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
DE68908281T2 (de) Halbleiteranordnung mit hoher Durchbruchspannung und Verfahren für ihre Herstellung.
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE112015001055B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2823967C2 (de)
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE69117889T2 (de) Verfahren zur Einführung und Diffundierung von Platin-Ionen in einem Siliziumplättchen
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE2262024A1 (de) Verfahren zur herstellung von halbleiterbauelementen bzw. halbleiterschaltungen
DE3939305A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE19814115A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3027599C2 (de)
DE19738750B4 (de) Hochspannungs-Leistungs-MOS-Vorrichtung
DE19644504A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee