FR2481518A1 - Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires - Google Patents

Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires Download PDF

Info

Publication number
FR2481518A1
FR2481518A1 FR8108317A FR8108317A FR2481518A1 FR 2481518 A1 FR2481518 A1 FR 2481518A1 FR 8108317 A FR8108317 A FR 8108317A FR 8108317 A FR8108317 A FR 8108317A FR 2481518 A1 FR2481518 A1 FR 2481518A1
Authority
FR
France
Prior art keywords
layer
region
type
buried
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8108317A
Other languages
English (en)
Other versions
FR2481518B1 (fr
Inventor
Pieter Johannes Wilhel Jochems
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of FR2481518A1 publication Critical patent/FR2481518A1/fr
Application granted granted Critical
Publication of FR2481518B1 publication Critical patent/FR2481518B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Abstract

PROCEDE POUR LA FABRICATION D'UN DISPOSITIF SEMICONDUCTEUR COMPORTANT DEUX REGIONS JUXTAPOSEES 12, 16 DE TYPES DE CONDUCTIVITE OPPOSES ET CONTIGUES A LA SURFACE, QUI FORMENT ENSEMBLE UNE JONCTION P-N 9 DE PREFERENCE PERPENDICULAIRE A LA SURFACE, ET DONT LA CONCENTRATION DE DOPAGE DIMINUE VERS LA SURFACE. CONFORMEMENT A L'INVENTION ON FORME SUR UN SUBSTRAT SEMICONDUCTEUR 1 COTE A COTE DES COUCHES ENTERREES DE TYPE N ET DE TYPE P, SUR LESQUELLES ON FAIT CROITRE UNE COUCHE EPITAXIALE A RESISTIVITE ELEVEE. PAR CHAUFFAGE, LES DOPEURS DIFFUSENT A PARTIR DES COUCHES ENTERREES DANS TOUTE L'EPAISSEUR DE LA COUCHE EPITAXIALE ET DANS LE SUBSTRAT. PAR LE CHOIX D'ATOMES DONNEURS ET ACCEPTEURS APPROPRIES (PAR EXEMPLE DU BORE ET DU PHOSPHORE DANS LE SILICIUM), ON OBTIENT DANS LA COUCHE EPITAXIALE DES REGIONS DE TYPE N ET P 12, 16, QUI FORMENT UNE JONCTION P-N 9 PERPENDICULAIRE A LA SURFACE A LA SUITE DE LA COMPENSATION DES DIFFUSIONS LATERALES S'OPERANT A PARTIR DES COUCHES ENTERREES. APPLICATION: FABRICATION DE DISPOSITIFS SEMICONDUCTEURS.

Description

"Procédé de réalisation d'un dispositif semiconducteur comportant des
transistors à effet de champ complémentaires" L'invention concerne un procédé de réalisation d'un dispositif semiconducteur, dans lequel on part d'une région semiconductrice monocristalline de substrat et dans lequel, pour la formation d'au moins une première couche enterrée d'un premier type de conductivité, on introduit un premier dopeur dans une première partie superficielle de la région de substrat, après quoi on fait croître une couche épitaxiale sur la région de substrat et, par une
diffusion à partir de la première couche enterrée, on trans-
forme la partie de la couche épitaxiale située au-dessus de la première couche enterrée, sur toute son épaisseur
en une première région de premier type de conductivité.
Pour la réalisation de dispositifs semiconduc-
teurs, notamment pour la réalisation de circuits intégrés monolithiques, il est souvent nécessaire de former des
régions juxtaposées, contigUes à une m9me surface semicon-
ductrice et de types de conductivité différents. Ainsi, dans des circuits comportant des transistors à effet de champ complémentaires à grille isolée, le transistor à canal n et le transistor à 'canal p doivent être formés
dans des régions juxtaposées de types de conductivité dif-
férents. Dans la pratique, on obtient ces régions en
partant d'une région de substrat d'un premier type de con-
ductivité, o l'on formelle premier transistor à effet de champ et o, par voie de dopage, on forme une région du second type de conductivité opposé, dans laquelle on
élabore le second transistor à effet de champ, complémen-
taire du premier.
On peut réaliser ledit dopage par exemple par voie de diffusion en opérant à partir de la surface, cas dans lequel la concentration de dopage diminue en général à partir de la surface. Dans de nombreux cas, c'est un profil de dopage indésirable. Un tel profil donne lieu soit à une tension de seuil élevée du transistor à effet de champ due à un dopage superficiel élevé, soit, si l'on choisit un faible dopage superficiel à une résistivité
élevée de la région diffusée parallèle à la surface. Ce-
ci peut donner lieu à des phénomènes indésirables tels que par exemple des effets thyristor etc. C'est de différentes manières qu'on a essayé
de changer le profil de dopage dans le sens recherché.
Selon une première méthode, il est possible de procéder après la diffusion, à une diminution de la concentration de dopage à la surface par une exodiffusion effectuée dans
une capsule sous vide. C'est cependant une étape de procé-
dé compliquée et coûteuse. Il est aussi possible, lors de la formation de la seconde région par implantation d'ain
d'implanter en plus d'un dopeur du second type de conducti-
vité une certaine quantité de dopeur du premier type de conductivité, de sorte que sous l'effet de la compensation,
on obtienne une concentration de dopage nette plus basse.
Dans ce cas, on a cependant l'inconvénient que la mobilité
des porteurs de charge diminue par suite de la concentra-
tion de dopage brute élevée (donneurs + accepteurs).
Un procédé tel que décrit dans le préambule est connu du brevet anglais No. 1176263. Dans ce cas,
dans une couche épitaxiale de premier type de conductivi-
té, on forme par diffMsion une région du second type de conducti-
vité opposé s'étendant jusqu'à la surface de la couche épitaxiale, diffusion qui s'effectue à partir d'une couche enterrée de second type de conductivité formée entre le substrat et la couche épitaxiale. La région ainsi formée
a une concentration de dopage qui diminue à partir du subs-
trat vers la surface. Toutefois, la diffusion latérale
donne lieu à une extension latérale importante de la ré-
gion, ce qui augmente la surface de cristal nécessaire et réduit la compacité du circuit. Pour atteindre une compacité maximale du circuit, et dans certains cas pour d'autres raisons aussi, il est désirable de former des régions juxtaposées de types de conductivité opposés et formant ensemble une jonction p-n qui est pratiquement perpendiculaire à la surface semiconductrice ou au moins dont la direction n'est pas entièrement déterminée par une diffusion latérale s'opérant à partir d'une des deux régions. L'invention vise entre autres à procurer un procédé pour la formation de deux régions juxtaposées, contigUes, appartenant à des types de conductivité opposés, procédé qui permet de contrôler dans certaines limites
la direction de la jonction p-n située entre ces régions.
L'invention se base entre autres sur l'idée que ce but peut être atteint par l'utilisation de deux couches enterrées juxtaposées de types de conductivité opposés, qui sont disposées de façon adéquate l'une par
rapport à l'autre et pour lesquelles on a choisi des do-
peurs et des concentrations de dopage convenables.
Conformément à l'invention, un procédé du genre décrit dans le préambule est remarquable en ce que par introduction d'un second dopeur, on forme à côté de la
première couche enterrée au moins une seconde couche enter-
rée de second type de conductivité, et que par diffusion à partir de la seconde couche enterrée, on transforme la
partie dé la couche épitaxiale située au-dessus de la se-
conde couche enterrée sur toute son 'épaisseur, en une secon-
de région de second type de conductivité, la première et la seconde couches enterrées étant formées à une si faible
distance l'une de l'autre que sur pratiquement toute l'é-
paisseur de la couche épitaxiale, la première région et la seconde région sont contigUes et forment une jonction p-n. En appliquant le procédé conforme àl'invention il est possible, par le choix adéquat de la distance entre les couches enterrées, des dopeurs des couches enterrées (donc des coefficients de diffusion), et des concentrations de dopage, d'influencer et de contrôler dans certaines limites la forme-et la direction de la jonction p-n située entre les deux régions formées par la diffusion s'opérant
à partir des couches enterrées. Ce procédé permet de réa-
liser des dispositifs semiconducteurs de types divers.
Bien que, pour les deux couches enterrées, on
puisse choisir des dopeurs dont les coefficients de diffu-
sion sont différents à une même température, un mode de réalisation préférentiel du procédé conforme à l'invention est remarquable en ce que dans la couche épitaxiale, le premier dopeur et le second dopeur ont pratiquement le
même coefficient de diffusion à une température de diffu-
sion déterminée. De tels dopeurs sont par exemple le phos-
phore et le bore (pour le cas du silicium). De plus, on
forme alors avantageusement des première et seconde cou-
ches enterrées ayant pratiquement la même concentration
de dopage en surface c'est-à-dire à la surface du substrat.
Dans ce cas, la jonction p-n obtenue entre les deux régions limitrophes diffusées est pratiquement perpendiculaire
à la surface.
Dans la plupart des cas, on préférera réaliser le procédé de façon telle que la jonction p-n obtenue entre
la première et la seconde régions dans la couche épitaxia-
le soit pratiquement perpendiculaire à la surface. Au lieu de choisir des dopeurs ayant le même coefficient de diffusion et la même concentration, cela peut encore être
réalisé approximativement par le choix d'autres combinai-
sons appropriées de coefficients de diffusion et de concen-
trations de dopage, la concentration en dopeur à plus fai-
ble coefficient de diffusion étant par exemple plus forte.
Si les couches enterrées ne sont pas contigUes, il faut qu'elles soient élaborées à une si faible distance l'une de l'autre qu'à la suite de la diffusion latérale, les première et seconde régions formées soient contig es
sur au moins une partie de l'épaisseur de la couche épita-
xiale. De préférence, le procédé sera mis en oeuvre de façon que les première et seconde régions soient contig es
sur toute l'épaisseur de la couche épitaxiale. On y par-
vient de la manière la plus simple en assurant que les
deux couches enterrées soient pratiquement contig es.
L'invention est d'un intérêt particulier dans un mode de réalisation préférentiel, suivant lequel on forme dans la première région des zones de source et de
drain de second type de conductivité d'un premier transis-
tor à effet de champ à grille isolée, et dans la secon-
de région des zones de source et de drain de premier type de conductivité d'un second transistor à effet de champ
à grille isolée, complémentaire du premier. Grâce à l'ap-
plication de l'invention, il est possible d'augmenter nota-
blement la compacité des circuits comportant de telles
combinaisons C-MOST.
Un autre mode préférentiel de réalisation égale-
ment important, est remarquable en ce que la région de substrat est de premier type de conductivité et que la seconde couche enterrée entoure entièrement au moins une partie de la première couche enterrée, de sorte que par une diffusion s'opérant à partir de la première couche enterrée, il est formé une première région de premier type de conductivité et à section pratiquement constante, qui est entièrement entourée de la seconde région et qui, à travers la couche épitaxiale, s'étend à partir de la région de substrat jusqu'à la surface et forme la région de canal d'un transistor à effet de champ à jonction p-n, dont la seconde région est la région de porte et dont la source
et le drain sont formés sur la surface de la couche épita-
xiale et sur la région de substrat.
La description suivante, en regard des dessins
annexés, le tout donné à titre d'exemple, fera bien com-
prendre comment l'invention peut être réalisée.
- les figures 1 à 11 représentent schématique-
ment et en coupe transversale les différentes étapes suc-
cessives de réalisation d'un dispositif semiconducteur conforme a l'invention, - la figure 12 représente en vue de dessus la partie du dispositif semiconducteur dont la figure Il représente une coupe transversale suivant la ligne CI-XI,
- les figures 13 à 18 représentent schématique-
ment et en coupe transversale les différentes étapes suc-
cessives de fabrication d'un autre dispositif semiconducteur conforme à l'invention, - la figure 19 représente en vue de dessus la partie du dispositif semiconducteur dont la figure 19
représente une coupe transversale suivant la ligne XVIII-
XVIII,
- la figure 20 représente le schéma de montage d'un dispositif semiconducteur selon les figures 18 et 19.
Les figures sont schématiques et non à échel-
le; notamment les dimensions dans le sens de l'épaisseur
sont exagérées pour la clarté du dessin. En régle généra-
le, des parties similaires sont indiquées par la même réfé-
rence. Dans les coupes transversales, des zones semicon-
ductrices du même type de conductivité sont hachurées dans le même sens. Dans les vues de dessus selon les figures
12 et 19, les contours des couches métalliques sont repré-
sentés par des lignes pointillées.
Les figures 1 à 12 représentent dans ses diffé-
rentes étapes successives de réalisation, la fabrication d'un dispositif semiconducteur selon le procédé conforme
à l'invention. Il s'agit ici de la fabrication d'un dispo-
sitif semiconducteur comportant au moins deux transistors
complémentaires à effet de champ et à grille isolée.
On part d'une région de substrat semiconductri-
ce monocristalline 1 (figure 1), dans cet exemple une pla-
que de silicium de type de conductivité p. Comme expli-
qué en détail dans la suite de cet exposé, on introduit un premier dopeur dans une première partie superficielle de la région de substrat 1 dans le but de former au moins une première couche enterrée 2 (voir figure 4) de premier type de conductivité, en l'espèce de type n. Ensuite, on fait croître une couche épitaxiale 7 (voir figure 5)
sur la région de substrat 1 et, par une diffusion effec-
tuée à partir de la première couche enterrée-2, on trans-
forme la partie de la couche épitaxiale 7 située au-dessus de la première couche enterrée 2, sur toute son épaisseur, en une première région 12 appartenant au premier type de conductivité (n) (voir figure 6) et dont la concentration de dopage diminue à partir de la région de substrat-1 vers
la surface.
CQnformément à l'invention, par l'introduction d'un second dopeur, on forme à ceôté de la première.couche
enterrée 2, au moins une seconde couche enterrée 6 de se-
cond type de conductivité p (voir figure 4) après quoi, par une diffusion effectuée à partir de la seconde couche
enterrée 6, on transforme la partie de la couche épitaxia-
le 7 située au-dessus de la seconde couche enterrée 6 et sur toute son épaisseur (voir figure 6), en une seconde région 16 appartenant au type de conductivité p et ayant,
elle aussi, une concentration de dopage qui diminue à par-
tir de la région de substrat 1 vers la surface. Dans ces conditions, on réalise les première et seconde couches
enterrées 2 et 6 à une si faible distance l'une de l'au-
tre, que la première région 12 et la seconde région 16 sont contigues sur pratiquement toute l'épaisseur de la couche épitaxiale 7. De plus, elles forment ensemble une
jonction p-n 9 perpendiculaire à la surface.
Maintenant, le procédé va être décrit de manière
plus détaillée.
Comme matériau de départ, on utilise une plaque
de silicium 1 de type p avec une résistivité de 25 Ohm.cm.
par exemple. Par implantation d'ions de phosphore (à éner-
gie 30 keV, à concentration de -2.1013 ions par cm2), une surface de cette plaque est munie d'une couche mince 2 de type n, voir figure 1, d'une épaisseur inférieure à 0,1 Mm. Ensuite, par oxydation thermique, la surface est recouverte d'une couche mince de silice 3 d'une épaisseur d'environ 30 nm. Sur cette couche, on élabore une couche
de laque photosensible 4, dans laquelle on forme une fenê-
tre 5 par exposition et développement, voir figure 2.
Ensuite, la surface est bombardée par des ions de bore à une énergie de 150 keV et à une concentration de 3.1013 ions par cm.Les ions de bore pénètrent la couche de
silice 3 mais sont arrêtés par la couche de laque photo-
sensible 4. Il se forme ainsi une couche 6 de type p (voir figure 3) qui, à la surface, est au moins partiellement compensée par la présence de la concentration de dopage
de type n de la couche 2.
Ensuite, par attaque chimique, on élimine la couche de silice 3 et la couche 2 (voir figure 4) dans
la fenêtre 5, après quoi on enlève le masque de laque photo-
sensible 4. En utilisant des techniques courantes, on fait croître ensuite sur la surface une couche épitaxiale de silicium 7 d'une épaisseur de 5 pm. La couche 7 n'est pas dopée, et consiste par conséquent en du silicium à résistivité élevée (de type p ou de type n). Par oxydation
thermique, la couche 7 est recouverte d'une couche de sili-
ce 8 d'une épaisseur de 50 nm environ, figure 5.
Ensuite,(voir figure 6) on procède à un traite-
ment thermique sous azote durant 6 heures à une températu-
re de 12000C. Durant ce traitement thermique, à partir des couches enterrées 2 et 6, les dopeurs diffusent dans toute l'épaisseur de la couche épitaxiale 7 ainsique dans le substrat, et il se forme ainsi la région 12 de type n
et la région 16 de type p, dont les concentrations de dopa-
ge diminuent vers la surface. La jonction p-n 9 située
entre les régions 12 et 16 est pratiquement perpendiculai-
re à la surface, du fait que les coefficients de diffusion du bore et du phosphore sont pratiquement égaux pour la même température de diffusion et que les concentrations de dopage des couches enterrées 2 et 6, elles aussi, sont pratiquement égales. Cela signifie donc qu'il y a une
compensation pratiquement complète des diffusions latéra-
les s'opérant à partir des couches 2 et 6. Sur la figu-
re 6, à titre illustratif, on a représenté en pointillé l'allure (9') de la jonction p-n que l'on obtiendrait si seule la couche enterrée 6 était présente (et qu'on ait formé une couche épitaxiale de type n). L'effet de la
diffusion latérale est nettement visible.
Dans cet exemple, il est formé dans les régions 12 et 16 des transistors complémentaires à effet de champ et à grille isoléee
Ensuite, en utilisant toujours des techniques con-
nues, on dépose sur la couche de silice 8 une couche de ni-
trure de silicium Il d'une épaisseur de 150 nm environ, voir figure 7, après quoi, en utilisant le même masque que pour la formation de la fenêtre 5, on procède à la formation d'un
masque de laque photosensible 13. Ensuite, en utilisant com-
me masques la couche de laque photosensible 13 et les cou-
ches 8 et 11, on procède à l'implantation d'ions de bore 15 (voir figure 7) à une concentration de 3.010 3ions par cm et
à énergie de 25 keV afin de former des régions d'interrup-
tion de canal 14 à concentration de dopage de type p plus élevee. Ensuite, après avoir l&éminé la couche de laque photosensible 13, on effectue une oxydation thermique à 1110 C d fne durée de trois heures,de sorte que sur les
parties de la surface non recouvertes de la couche de nitru-
re 11, il se forme une confiAgration duoû"yde partiellement noyée 17 d'une épaisseur de 1,1/um eniron, voir figure 8 Ensuite on 6limin'& les couches Ii et 8 par attaque chimiqle, après quoi, par oxydation thermique, on forme une couche d'oxyde de porte iS d'une &Pailseur de 70 nm, voir figure 9. Comme une couche de silice 8 était présente lors de la diffusion, le dopage superficiel de la région 16 sera légèrement inférieur à celui de la region 129 du fait qu'au cours de la diffusion, le bore se dissout légèrement dans
le silice tandis que le phosphore pénàtre dans le silicium.
Cet effet est encore augmenté par l'oxydation d'oxyde de porte. Ainsi le dopage superficiel de la r$gion 16 donnerait une valeur trop faible pour la tension de seuil du canal n MOST9 et le dopage superficiel de la region 12 produirait une tension de seuil trop élevée pour le canal p MOSTe C'est done pourquoi on implante d'abrod une faible quantité dlions de bore à la surface des deux régions, dans le but de donner la îaleur aoule tx tensions de seuilo A partir de la phase gazeuse9 on dépose ensuite sur toute la surface une couche de silicium polycristallin 19 d'une épaisseur voisine de 0,5 pm, après
quoi,par diffusion ou par implantation d'ions, cette cou-
che 19 est rendue conductrice de type n avec du phosphore.
Ensuite,la couche 19 est conformée dans la configuration
requise par attaque chimique.
De manière usuelle, on forme ensuite les zones de source et de drain 22 et 23 du transistor à canal n par implantation d'ions d'arsenic, et les zones de source
et de drain 20 et 21 du transistor à canal p par implanta-
tion d'ions de bore, alors que les couches de grille 19 et la configuration d'oxyde 17 servent de masques, voir
figure 10. Dans ces opérations, les parties superficiel-
les qui ne doivent pas être exposées aux ions concernés, sont recouvertes chaque fois par un masque-non critique,
par exemple un masque de laque photosensible.
Enfin, on recouvre l'ensemble d'une couche de SiO2 pyrolithique, dans laquelle on forme des fenêtres
de contact, voir figure 11. Par métallisation par exem-
ple à l'aluminium et par attaque chimique, on obtient les couches métalliques 24, 25 et 26 qui, à l'intérieur des fenêtres de contact, contactent les zones 20-23 et les grilles 19. Dans la vue de dessus de la figure 12, les
fenêtres de contact sont marquées de lignes en diagonales.
Les transistors MOS complémentaires ainsi obte-
nus sont séparés par une jonction p-n 9 qui traverse la couché épitaxiale dans une direction perpendiculaire à
la surface. L'absence de la déviation de la jonction p-
n, déviation qui dans les structures connues, est provo-
quée par diffusion latérale, amène une réduction notable
de l'encombrement.
Au lieu d'un substrat de type p, on pourrait utiliser aussi un substrat de type n. Le transistor à canal n se trouverait alors dans une région en forme d'ilot
16 de type p entièrement entourée de matériau de type n.
Dans le mode de réalisation décrit ci-dessus, on a obtenu les couches enterrées 2 et 6 en réalisant
d'abord la couche 2 sur toute la surface, en formant ensui-
te la couche 6 dans une partie de la surface et en élimi-
nant par attaque chimique dans la régi-on 6 sa couche super-
ficielle qui est occupée par la couche 2. -Néanmoins, il est possible aussi, par diffusion ou implantation locales, de réaliser les couches 2 et 6 de façon qu'elles soient juxtaposées ou qu'elles se chevauchent. Il est possible aussi de réaliser les couches 2 et 6 à une faible distance l'une de l'autre, pourvu que cette distance soit faible
au point que, lors de la diffusion, les régions exodif-
fusées 12 et 16 soient contig es. Il est à remarquer enco-
re qu'on établit le contact des régions de substrat 12 et 16 des deux transistors à effet de champ en formant
une couche métallique 28 (voir figure 11) sur la face ar-
rière de la plaque semiconductrice et en court-circuitant la région 12 avec la zone 20 par une.ouverture réalisée dans la zone de source 20, à l'intérieur de la fenêtre de contact 29 (voir figure 12). S'il s'agit d'un substrat à résistivité relativement élevée, tel que décrit dans cet exposé, il peut être avantageux de former le contact
de la région 16 égaàlement sur la face supérieure, en procé-
dant de la même manière que pour la région 12.
Les figures 13 à 19 représentent, dans ses dif-
férentes étapes successives de fabrication, un mode de réalisation du procédé conforme à l'invention, dans lequel on réalise une combinaison d'un transistor à effet de champ à jonction p-n (JFET) et de deux transistors à effet de
champ à grille isolée.
Sur un substrat de silicium 31 de type n on
réalise côte-à-cote une couche fortement dopée 33A de ty-
pe n, une couche fortement dopée 32 de type p qui délimite et entoure entièrement cette couche, ainsi qu'une couche 33B de type n qui délimite et entoure entièrement cette couche 32. Ensuite, on fait croître sur toute la surface
une couche épitaxiale de silicium 37 non dopée ou faible-
ment dopée, de façon à obtenir la structure telle que re-
présentée en coupe transversale sur la figure 13. La formation des couches enterrées 32, 33A et 33B et de la couche épitaxiale 37 peut se réaliser par exemple de la
manière décrite dans l'exemple précédent pour la réalisa-
tion de la structure selon la figure 5.
Ensuite, par analogie à la figure 6 de l'exem-
ple précédent, on procède à un traitement thermique au
cours duquel sur toute l'épaisseur de la couche épitaxia-
le 37, les couches enterrées 32, 33A et 33B diffusent vers la surface et dans le substrat tout en formant des jonctions -10 p-n 39 (voir figure 14) qui, pour des concentrations de dopage et des coefficients de diffusion appropriés des atomes donneurs et accepteurs (de préférence de phosphore et de bore) utilisés pour la formation des couches enterrées 32, 33A et 33B, sont sensiblement perpendiculaires à la surface et séparent les régions de type n 133A et 133B de la région adjacente de type p 132. La couche 133A a
une section sensiblement constante et est entièrement entou-
rée de la région 132.
Comme indiqué sur la figure 15, on réalise en-
suite la configuration d'oxyde au moins partiellement noyée 47 en procédant d'une manière analogue à celle utilisée pour la configuration 17 de l'exemple précédent. Ensuite,
en procédant toujours de la manière décrite dans l'exem-
ple précédent, on forme une configuration de grilles 49
en silicium polycristallin séparées de la surface de sili-
cium par une mince couche de silice 48, après quoi, en utilisant ces grilles et la configuration d'oxyde 47 comme masques, on réalise par implantation d'ions d'arsenic les couches fortement dopées de type n servant à la formation des zones de source et de drain 40, 41, 42 et 43, et par implantation d'ions de bore la couche fortement dopée de type p 44, voir figure 17. Dans ce cas, pour le masquage des régions qui ne doivent pas être implantées, on utilise chaque fois un masque non critique, pra exemple un masque de laque photosensible. L'implantation effectuée pour
la formation des zones 41 et 42 sert en outre pour la for-
mation d'une couche de contact n+ sur la région 133A.
Sur cet ensemble, on dépose ensuite une couche de silice pyrolithique 45 (voir figure 18), après quoi on forme par attaque chimique des fenêtres de contact dans cette couche 45, et on établit les contacts du circuit au moyen de couches métalliques 50, 51, 52 et 55. Dans
la vue de dessus de la figure 19, les contours de ces cou-
ches métalliques sont représentés par des lignes pointil-
lées, alors que les fenêtres de contact sont concrétisées par des lignes diagonales. Sur la figure 19, comme sur la figure 12, les couches de silicium polycristallin sont marquées par des traits croisés, alors que les limites de la configuration d'oxyde 47 sont représentées par des
traits continus. Pour la formation des contacts des ré-
gions 31, 133A et 133B, on dépose sur la face arrière de la plaque de silicium une couche métallique 53; la région 132 est contactée sur la couche p + 4 par la coucdie métaliqug 52 Le circuit aini obtenu eet représenté schématquement sur la fagaTe 20. Ce circixt comporhD deux trmSfistrs (62, 62) à effet
de champ à Me isolée et un taiOr 0 à effet de champ à joncâin.
Le 2 animstor"à effet de aqhM. à juzh6 (j 0 Semé p s le- éd letrodes d source et de drîe 51 53 (%r,figm aeo lela ri
de canal intermédiaire 133A, la zone d'électrode de gril-
le étant formée par la région de type p 23o2. Comme les
jonctions p-n 39 sont toutes pratiquement perpendiculai-
res à la surface, la mise en oeuvre du procédé conforme à l'invention permet de réaliser une région de canal 133A
à section très faible et constante (par exemple d'une lar-
geur de 5 ym). De cette façon on atteint pourtant une
très grande précision du fait de l'élimination pratique-
ment complète de l'effet de la diffusion latérale.
L'invention n'est nullement limitée aux deux modes de réalisation décrits ci-dessus, et il est possible d'imaginer de nombreuses autres variantes sans sortir du cadre de l'invention. En premier lieu, dans chacun des
* modes de réalisation décrits, tous les types de conductivi-
té peuvent être remplacés (simultanément) par le type oppo- sé. De même, on peut utiliser des matériaux semiconducteurs 1 4
autres que le silicium, par exemple le germanium, les com-
posés III-V tels que l'arséniure de gallium etc. Au lieu de grilles en silicium polycristallin on peut utiliser des grilles métalliques. Il est également possible de remplacer les grilles isolantes et conductrices précitées par d'autres matériaux. Si l'emploi d'une configuration d'oxyde au moins partiellement noyée est désirable dans
de nombreux cas, il n'est nullement nécessaire.
En ce qui concerne les dopeurs et les concentra-
tions de dopage à utiliser pour la formation des couches enterrées 2, 6, 32 et 33A, 33B,on donnera la préférence, au moins dans le cas du silicium, à l'emploi de phosphore
et de bore, surtout à cause de leurs coefficients de dif-
fusion, pratiquement égaux à toutes les températures de
diffusion. Toutefois, comme déjà indiqué, on peut utili-
ser, dans le silicium aussi, d'autres atomes donneurs et
accepteurs pourvu qu'on adapte les dopages et les coeffi-
cients de diffusion appliqués. Dans ce cas, pour suppri-
mer dans une certaine mesure la diffusion latérale, il
faut que le dopeur ayant le plus grand coefficient de dif-
fusionprésente la plus faible concentration de dopage, et inversement. En adaptant ces paramètres au résultat voulu, on peut former dans la couche épitaxiale, entre
les régions n et p formées apr diffusion à partir des cou-
ches enterrées de type n et p, des jonctions p-n dont l'o-
rientation varie entre la quasi-perpendicularité par rap-
port à la surface (dans le cas d'une compensation complè-
te des diffusions latérales) et la forme obtenue dans le cas d'une diffusion latérale non compensée, s'opérant d'un seul côté. Ainsi, l'homme de l'art est à même de réaliser dans certaines limites le "contrôle" voulu de la jonction p-n. A remarquer enfin que pour la formation des couches enterrées, on peut utiliser des méthodes de dopage autres que l'implantation d'ions, par exemple la diffusion à partir de la phase gazeuse ou la diffusion opérée à partir
d'une-couche d'oxyde ou de verre dopée.

Claims (10)

REVENDICATIONS
1. Procédé de réalisation d'un dispositif semi-
conducteur, dans lequel on part d'une région semiconductrî-
ce monocristalline de substrat et dans lequel, pour la formation d'au moins une première couche enterrée d'un
premier type de conductivité, on introduit un premier do-
peur dans une première partie superficielle de la région
de substrat, après quoi on fait croître une couche épita-
xiale sur la région de substrat.et, par une diffusion à partir de la première couche enterrée, on transforme la
partie de la couche épitaxiale située au-dessus de la pre-
mière couche enterrée sur toute son épaisseur en une pre-
mière région de premier type de conductivité, caractérisé en ce que par introduction d'un second dopeur on forme
à côté de la première couche enterrée au moins une secon-
de couche enterrée de second type de conductivité, et que par diffusion à partir de la seconde couche enterrée, on
transforme la partie de la couche épitaxiale située au-
dessus de la seconde couche enterrée, sur toute son épais-
seur, en une seconde région de second type de conductivi-
té, la première et la seconde couches enterrées étant for-
mées à une si faible distance l'une de l'autre que sur pratiquement toute l'épaisseur de la couche épitaxiaàe, la première région et la seconde région sont contig es
et forment une jonction p-n.
2. Procédé selon la revendication 1, caracté-
risé en ce qu'à chaque température de diffusion, le pre-
mier dopeur et le second dopeur ont pratiquement le même
coefficient de diffusion dans la couche épitaxiale.
3. Procédé selon la revendication 2, caracté-
risé en ce que les première et seconde couches enterrées
sont réalisées pratiquement à la même concentration super-
ficielle.
4. Procédé selon l'une quelconque des revendi-
cations 1 à 3, caractérisé en ce que la couche épitaxia-
le est en silicium et qu'une couche enterrée est dopée
au bore et l'autre au phosphore.
5. Procédé selon l'une quelconque des revendi-
cations 1 à 4, caractérisé en ce que la jonction p-n située
entre la première et la seconde région de la couche épita-
xiale est pratiquement perpendiculaire à la surface.
6. Procédé selon l'une quelconque des revendi-
cations 1 à 5, caractérisé en ce que les deux couches enter-
rées sont réalisées de façon qu'elles soient pratiquement contigfes.
7. Procédé selon l'une quelconque des revendi-
cations 1 à 6, caractérisé en ce que d'abord, sur toute sa surface, on recouvre la région de substrat d'une couche
superficielle de premier type de conductivité,.et qu'ensui-
te, dans une partie de la surface, on introduit un dopeur
dans le but de former une couche de second type de conduc-
tivité d'épaisseur supérieure à celle de la couche super-
ficielle du premier type de conductivité, et que sur la-
dite partie superficielle, on élimine au moins essentielle-
ment la couche superficielle du premier type de conductivi-
té.
8. Procédé selon l'une quelconque des revendi-
cations 1 à 7, caractérisé en ce que dans la première ré-
gion, on forme des zones de source et de drain de second type de conductivité d'un premier transistor à effet de champ à grille isolée, et que dans la seconde région, on forme des zones de source et de drain de premier type de conductivité d'un second transistor à effet de champ à
grille isolée, complémentaire du premier.
9. Procédé selon la revendication 8, dans le-
quel.on fait croître une couche épitaxiale de silicium, et dans lequel la première couche enterrée est dopée au
bore et la seconde couche enterrée au phosphore, carac-
térisé en ce qu'après croissance, on recouvre la couche
épitaxiale d'une couche de silice, qu'ensuite, on termi-
ne la diffusion des première et seconde régions, et qu'en-
fin, on-donne la valeur voulue aux tensions de seuil des
deux transistors à effet de champ complémentaires par l'im-
plantation d'ions de bore dans les régions de canal des
deux transistors à effet de champ.
10. Procédé selon l'une quelconque des revendi-
cations 1 à 7, caractérisé en ce que la région de substrat est de premier type de conductivité, et que la seconde couche enterrée entoure entièrement au moins une partie
de la première couche enterrée, de sorte que par une-dif-
fusion s'opérant à partir de la première couche enterrée,
il est formé une première région de premier type de conduc-
tivité et à section pratiquement constante, qui est entiè-
rement entourée de la seconde région et qui, à travers la couche épitaxiale, s'étend à partir de la région de substrat jusqu'à la surface et forme la région de canal d'un transistor à effet de champ à jonction pin, dont la seconde région est la région de porte et dont la source
et le drain sont formés sur la surface de la couche épita-
xiale et sur la région de substrat.
FR8108317A 1980-04-29 1981-04-27 Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires Granted FR2481518A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE8002492,A NL186662C (nl) 1980-04-29 1980-04-29 Werkwijze ter vervaardiging van een halfgeleiderinrichting.

Publications (2)

Publication Number Publication Date
FR2481518A1 true FR2481518A1 (fr) 1981-10-30
FR2481518B1 FR2481518B1 (fr) 1984-11-09

Family

ID=19835227

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8108317A Granted FR2481518A1 (fr) 1980-04-29 1981-04-27 Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires

Country Status (11)

Country Link
US (1) US4466171A (fr)
JP (1) JPS571260A (fr)
AU (1) AU544817B2 (fr)
CA (1) CA1165012A (fr)
CH (1) CH655202A5 (fr)
DE (1) DE3116268C2 (fr)
FR (1) FR2481518A1 (fr)
GB (1) GB2075257B (fr)
IE (1) IE51323B1 (fr)
IT (1) IT1137566B (fr)
NL (1) NL186662C (fr)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8104862A (nl) * 1981-10-28 1983-05-16 Philips Nv Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan.
DE3149185A1 (de) * 1981-12-11 1983-06-23 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung benachbarter mit dotierstoffionen implantierter wannen bei der herstellung von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
JPS5994861A (ja) * 1982-11-24 1984-05-31 Hitachi Ltd 半導体集積回路装置及びその製造方法
NL188923C (nl) * 1983-07-05 1992-11-02 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4683488A (en) * 1984-03-29 1987-07-28 Hughes Aircraft Company Latch-up resistant CMOS structure for VLSI including retrograded wells
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4677739A (en) * 1984-11-29 1987-07-07 Texas Instruments Incorporated High density CMOS integrated circuit manufacturing process
US4578128A (en) * 1984-12-03 1986-03-25 Ncr Corporation Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants
JPH0648716B2 (ja) * 1985-11-30 1994-06-22 ヤマハ株式会社 集積回路装置の製法
ATE58030T1 (de) * 1986-06-10 1990-11-15 Siemens Ag Verfahren zum herstellen von hochintegrierten komplementaeren mosfeldeffekttransistorschaltungen.
US4743563A (en) * 1987-05-26 1988-05-10 Motorola, Inc. Process of controlling surface doping
US4728619A (en) * 1987-06-19 1988-03-01 Motorola, Inc. Field implant process for CMOS using germanium
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体装置製造方法
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
US5181094A (en) * 1988-09-29 1993-01-19 Mitsubishi Denki Kabushiki Kaisha Complementary semiconductor device having improved device isolating region
US5454258A (en) * 1994-05-09 1995-10-03 Olin Corporation Broad range moisture analyzer and method
US5556796A (en) * 1995-04-25 1996-09-17 Micrel, Inc. Self-alignment technique for forming junction isolation and wells
JP4677166B2 (ja) * 2002-06-27 2011-04-27 三洋電機株式会社 半導体装置及びその製造方法
US7504156B2 (en) 2004-04-15 2009-03-17 Avery Dennison Corporation Dew resistant coatings

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3928091A (en) * 1971-09-27 1975-12-23 Hitachi Ltd Method for manufacturing a semiconductor device utilizing selective oxidation
US3865654A (en) * 1972-11-01 1975-02-11 Ibm Complementary field effect transistor having p doped silicon gates and process for making the same
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit
US4099998A (en) * 1975-11-03 1978-07-11 General Electric Company Method of making zener diodes with selectively variable breakdown voltages
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
JPS5370679A (en) * 1976-12-06 1978-06-23 Nippon Gakki Seizo Kk Transistor
JPS5413779A (en) * 1977-07-04 1979-02-01 Toshiba Corp Semiconductor integrated circuit device
US4151010A (en) * 1978-06-30 1979-04-24 International Business Machines Corporation Forming adjacent impurity regions in a semiconductor by oxide masking
US4168997A (en) * 1978-10-10 1979-09-25 National Semiconductor Corporation Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer
US4373253A (en) * 1981-04-13 1983-02-15 National Semiconductor Corporation Integrated CMOS process with JFET

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 11, no. 11, avril 1969, NEW YORK (US) *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 21, no. 1, juin 1978, NEW YORK (US) *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 21, no. 8, janvier 1979, NEW YORK (US) *
JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 121, no. 4, avril 1974, PRINCETON (US) *

Also Published As

Publication number Publication date
IT8121369A1 (it) 1982-10-24
FR2481518B1 (fr) 1984-11-09
NL186662C (nl) 1992-03-16
AU544817B2 (en) 1985-06-13
CA1165012A (fr) 1984-04-03
NL186662B (nl) 1990-08-16
DE3116268A1 (de) 1982-05-19
US4466171A (en) 1984-08-21
JPS571260A (en) 1982-01-06
IT8121369A0 (it) 1981-04-24
IE810936L (en) 1981-10-29
GB2075257B (en) 1984-06-06
IE51323B1 (en) 1986-12-10
DE3116268C2 (de) 1986-03-20
NL8002492A (nl) 1981-12-01
IT1137566B (it) 1986-09-10
GB2075257A (en) 1981-11-11
AU6987581A (en) 1981-11-05
CH655202A5 (de) 1986-03-27

Similar Documents

Publication Publication Date Title
FR2481518A1 (fr) Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
FR2477771A1 (fr) Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise
EP0298794A1 (fr) Procédé de fabrication d'une couche d'isolant enterrée dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
EP1073110A1 (fr) Procédé de fabrication de composants unipolaires
EP0164281A1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
FR2544916A1 (fr) Procede de fabrication de transistors a effet de champ mos
EP0005720A1 (fr) Procédé de fabrication de transistors à effet de champ et à porte isolée à canal efficace très court
FR2663464A1 (fr) Circuit integre en technologie silicium sur isolant comportant un transistor a effet de champ et son procede de fabrication.
FR2577348A1 (fr) Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium
EP0092266B1 (fr) Procédé de fabrication de transistors à effet de champ, en GaAs, par implantations ioniques et transistors ainsi obtenus
FR2735908A1 (fr) Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication
FR2468208A1 (fr) Dispositif semiconducteur avec une diode zener
FR2496342A1 (fr) Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication
EP0069606B1 (fr) Transistor à effet de champ vertical à jonction et procédé de fabrication
FR2496990A1 (fr) Transistor a effet de champ a barriere schottky
FR2484142A1 (fr) Dispositif en circuit integre
EP0080937B1 (fr) Procédé de fabrication d'un composant semi-conducteur par diffusion avec implantation ionique préalable et composant obtenu
FR2548831A1 (fr) Procede de realisation d'au moins une couche profonde dans un dispositif a semi-conducteur
FR2673044A1 (fr) Transistor a effet de champ comprenant une couche enterree, et procede de fabrication.
FR2795868A1 (fr) Transistor mosfet a effet canal court compense par le materiau de grille
FR2569056A1 (fr) Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor
FR2491678A1 (fr) Procede de fabrication d'un transistor a effet de champ et dispositif obtenu selon ce procede
EP0146430B1 (fr) Transistor à effet de champ à tension de seuil réglable, et circuit intégré comportant ce type de transistors
FR2481005A1 (fr) Procede de fabrication de transistors a effet de champ a canal court

Legal Events

Date Code Title Description
CD Change of name or company name
ST Notification of lapse