DE2733674C3 - Rauscharme Eingangsschaltung für ladungsgekoppelte Schaltungsanordnungen - Google Patents
Rauscharme Eingangsschaltung für ladungsgekoppelte SchaltungsanordnungenInfo
- Publication number
- DE2733674C3 DE2733674C3 DE2733674A DE2733674A DE2733674C3 DE 2733674 C3 DE2733674 C3 DE 2733674C3 DE 2733674 A DE2733674 A DE 2733674A DE 2733674 A DE2733674 A DE 2733674A DE 2733674 C3 DE2733674 C3 DE 2733674C3
- Authority
- DE
- Germany
- Prior art keywords
- area
- electrode
- potential
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003860 storage Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 239000002800 charge carrier Substances 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 4
- 239000000969 carrier Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 claims 1
- 238000005036 potential barrier Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung liegt auf dem Gebiet ladungsgekop-(y,
pelter Schaltungsanordnungen, die gemeinhin auch mit der Abkürzung CCD bezeichnet werden (von
engl.: »Charge Coupled Devices«). Die Erfindung bezieht sich auf Eingangsschaltungen für derartige An-
Ordnungen und betrifft speziell eine Eingangsschaltung, die mit sogenanntem »Fill and Spill« arbeitet,
was soviel wie »Füllen und Abgießen« bedeutet.
In der US-Patentschrift 3986128 sind relativ rauschfreie Schaltungen beschrieben, mit denen ein
Ladungssignal in ein CCD-Register eingegeben werden kann. Die Fig. 1 der Zeichnung zeigt eine typische
Schaltung dieser Gattung. Die Fig. 2 zeigt zur Erläuterung der Arbeitsweise dieser Schaltung (und
auch der noch zu beschreibenden erfindungsgernäßen Schaltung) schematisch die Flächenpotentiale an der
Schaltung während verschiedener Betriebsphasen.
Die .Schaltung nach Fig. 1 umfaßt ein Eingangsgebict
S der CCD-Anordnung, das ein Diffusionsgebiet von gegenüber dem Subsirat entgegengesetztem Leitungstyp
sein kann, sowie mehrere Elektroden, von denen die ersten vier mit G1 bis G4 bezeichnet sind.
Die Elektrode G1 wird als Steuer- oder Gateelektrode auf einer solchen Spannung V1 gehalten, daß im
»Gategebiet« des Substrats (d. h. im Gebiet unterhalb G1) eine flache Potentialgrube entsteht, die hier als
Potentialbarriere wirkt ( Wx in Fig. 2). Eine an die
»Speicherelektrode« G2 gelegte Spannung läßt im Speichergebiet des Substrats unterhalb dieser Elektrode
eine tiefere Potentialgrube entstehen. Diese Spannung kann eine Vorspannungskomponente K2
und eine Signal komponente V1n enthalten, wobei V1n
effektiv zwischen die Elektroden G1 und G2 gelegt
ist. Die »Übertragungselektrode« G3 wird auf einer Spannung B1 gehalten, die während des Füll- und Abgießvorgangs
weniger positiv als V1 ist. Somit ist die Barriere W3 unterhalb G3 höher als die Barriere W1
unterhalb G1.
Während der »Einfüllphase« des Betriebs wird das Eingangsgebiet S impulsartig relativ negativ gemacht
und arbeitet als Quelle für Ladungsträger. Bei der hier als Beispiel dargestellten Ausführungsform der
CCD-Anordnung (eine Anordnung mit sogenanntem Oberflächenkanal) ist das Substrat p-leitend und das
Eingangsgebiet S n-!eitend, so daß die Ladungsträger Elektronen .«ind. Die Elektronen laufen über die Potentialbarriere
W1 (Fig. 2) unter der Gateelektrode G1 und füllen die Potentialgrube unter der Speicherelektrode
G2 auf ein Niveau, dessen Höhe proportional der Differenz zwischen dem Potential des Eingangsgebiets
5 und dem Flächenpotential W2 unter der Speicherelektrode G2 ist. Die Potentialbarriere
W} verhindert, daß irgendwelche Teile des Ladungssignals entlang dem CCD-Register weiterfließen.
Nach dem Einfüllbetrieb wird das Potential des Eingangsgebiets S positiver gemacht, um es ais Senke
oder »Drain« für Ladungsträger arbeiten zu lassen. Dies geschieht während der Zeit, zu der das Eingangssignal
V1n vorhanden ist. Die überschüssige Ladung
in der Potantialgrube strömt nun über die erste Potentialbarriere W1 zurück zum Eingangsgebiet S und in
der Potentialgrube verbleibt eine Ladung, die eine zum Eingangssignal V1n proportionale Komponente
und außerdem eine der Größe V2- V1 proportionale
Gleichstromkomponente hat (im Grenzfall kann V2-Vx gleich 0 sein). Diese Ladung ist in Fig. 2 als
Differenz Λ W zwischen den Flächenpctentiälen der
Substratgebiete unter den Elektroden G1 und G2 dargestellt.
Beim vorstehend beschriebenen Füll- und Abgießbetrieb ist es wichtig, daß das Potential des Eingangsgebiets 5 während des Füllvorgangs zwischen den beiden
Grenzen Wx und Wi liegt. Es muß größer als
das Flächenpotentia) Wx sein, damit sichergestellt ist,
daß Ladungsträger (Elektronen) über die Barriere Wx
fließen und die erste Potentialgrube füllen. Das besagte Potential muß jedoch niedriger als das Flächer,-potential
W3 sein, um zu verhindern, daß Elektronen
über die Barriere W3 hinweg und den CCD-Kanal entlangfließen. Die Aufgabe der Erfindung besteht
darin, eine Eingangsschaltung zu schaffen, die einen solchen Betrieb gewährleistet.
Erfindungsgemäße Schaltungen zur Lösung dieser Aufgabe sind in den Patentansprüchen gekennzeichnet.
Zur näherer Erläuterung wird nachstehend ein Ausführungsbeispiel einer erfindungsgemäßen
CCD-Eingangsschaltung beschrieben, das in Fig. 3 dargestellt ist.
Die Schaltung nach Fig. 3 enthält drei Feldeffekttransistoren Q1, Q1 und Q3, jeweils vom MOS-Anreicherungstyp
und mit N-Kanal. Die, Transistoren Qx
und Q2 bilden eine als Inverter arbeitende Schaltung.
Die Drainelektrode des Transistors Q1 ist mit der
Sourceelektrode des Transistors Q7 verbunden, und
die Gateelektrode des Transistors Q7 ist mit der
Drainelektrode dieses Transistors verbunden. Der Transistor Q2 bildet auf diese Weise eine Last für den
Transistor Q1. Die Drainelektrode des Transistors Q2
ist an die eine Klemme 12 einer Betriebsspannungsquelle ν VDD) angeschlossen, an deren anderer
Klemme 14 (hier als Masseanschluß dargestellt) die Sourceelektrode des Transistors Q1 liegt. Der dritte
Transistor Q3 ist mit seiner Gatealektrode an die
Gateelektrode G1 der CCD-Anordnung angeschlossen, während seine Drainelektrode mit der Drainelektrode
des Transistors Q2 verbunden ist. Die Sourceelektrode des Transistors Q3, ist über einen Widerstand
R an die Verbindung zwischen der Sourceelektrode des Transistors Q2 und der Drainelektrode
des Transistors Q1 angeschlossen. Die Sourceelektrode des Transistors Q3 ist außerdem mit dem Eingangsgebiet
5 der CCD-Anordnung verbunden. In der Praxis ist diese ganze Schaltung auf demselben
Substrat wie die CCD-Anordnung integriert. Der Widerstand R und der Transistor Q1 können zusammengenommen
als Stromquelle angesehen werden.
Im Betrieb wird ein positiver Impuls 10 an die Gateelektrode des Transistors Q1 gelegt, urr. den Einfüllbetrieb
zu beginnen. Dieser Impuls schaltet den Transistor Q1 ein, und eine invertierte und verstärkte
Version dieses Impulses erscheint am Knotenpunkt A an der Drainelektrode des Transistors Q1. Dieser negative
Impuls hat praktisch das Niveau des Massepotentials, da der Kanal des Transistors Q, niederohmig
ist. Wenn Knotenpunkt A auf Massepotential geht, versucht er, den Knotenpunkt B ebenfalls auf Massepotential
zu ziehen. Die Gateelektrode des Transistors Qj wi/d jedoch auf einem Spannungswert K1 gehalten,
und wenn der Knotenpunkt B um den Betrag der Schwellenspannung VT3 des Transistors Q3 negativer
als V1 wird, beginnt der Transistor Q3 zu leiten. Dies
bringt den Knotenpunkt B anfänglich auf den Spannungswert V1-V1-.
Wie bereits erwähnt, ist der Transistor Q3 (ebenso
wie die anderen Transistoren) auf demselben > ialbleU
tersubstrat integriert wie die CCD-Anordnung. Daher kann die Gateelektrode 20 des Transistors Q3 in der
Praxis eine Verlängerung oder ein Fortsatz der Gateelektrode G1 sein, 'ind die Sourceelektrode 22 kann
ein Fortsatz des Eingangsgebiets 5 sein. Wenn 'ler Transistor Q3 durch dieselben Verfahrensschritte und
zur selben Zeit wie die CCD-Elektroden gebildet wird, dann ist die Schwellenspannung VTi des Transistors
Q3 genau die gleiche wie die Schwellenspannung der Gateelektrode G1 bezüglich des Eingangsgebiets
5. Dies gilt selbst dann, wenn die Dicke der Isolierschicht 24 nicht genau vorhergesagt werden kann,
weil die Dicke der Schicht unter der Gateelcktrodc G1 genau gleich ist wie unter der Gateelektrode 20.
Dasselbe gilt auch hinsichtlich anderer Parameter, die während des Herstellungsprozesses schwer zu kontrollieren
sind.
Im Augenblick, wn der Transistor Q, zu leiten beginnt,
wird also die Spannung V5 an der Sourceelektrode
des Transistors Q, genau gleich sein dem Oberflächenpotential Wx unter der Gateelektrode Gl.
selbst wenn es nicht möglich, genau vorherzusagen, welches Niveau man für Wx aus dem Wert der an die
Elektrode G1 gelegten Spannung Vx.
Der durch den Kanal des Transistors Q3 fließende
Strom steigt von seinem Anfangswert auf irgendeinen Endwert an, der unter anderem eine Funktion der
Vorspannung V1, des Widerstandswerts R und der
Werte der Kanalwiderstände der Transistoren Q1 und Q3 ist. Dieser Endwert des Stroms führt zu einer
Spannung am Knotenpunkt B, die gleich Vx -(V73+ AV) ist. wobei Δ V vom Stromfluß durch
den Kanal des Transistors Q3 abhängt. In einer praktischen
Ausführungsform der Schaltung, bei der wie dargestellt, die CCD-Anordnung mit Oberflächenkanal
und der Transistor mit N-Kanal ausgebildet ist, kann VT3 etwa 1 Volt und Δ Vetwa '/, Volt betragen.
Die Erfindung ist jedoch auch auf Anordnungen mit sogenanntem »verdecktem« Kanal anwendbar; in
diesem Fall wäre für den Transistor Q3 ein MOS-Transistor
vom Verarmungstyp zu verwenden. Bei einer solchen Ausführung mag VT} in der Größenordnung
von —8 Volt und AV etwa bei 1Z2 Volt liegen.
Ein wichtiges Merkmal der Schaltung nach Fig. 3 besteht darin, daß das Eingangsgebiet S auf eine
Oberflächenspannung eingestellt wird, die eine im wesentlichen feste Potentialdifferenz zum Flächenpot*ar»#iol LI/ Uo* CölUc·* (liAnn oirto no-nr\,,o \!nrV*n fr- η r*r*
vom ursprünglichen Wert abweichen kann). In ähnli eher Weise ändern Temperaturschwankungen, weicht
die Schwellenspannungdcr Gateelektrode G1 zu ver
ändern streben, die Schwellcnspannung der Gate elektrode des Transistors Q3 im selben Sinne um
Hetrag, st) daß sie keinen Einfluß auf den Betrieb dci
Schaltung haben.
Während der Einfüllphase des Betriebs steht di( Spannung am Eingangsgebiet 5 in der bereits be
schriebenen Weise in Relation zur Spannung an de Gateelektrode G1. Die Spannung an der Gateelek
trr.de G1 ist wesentlich positiver als die Übertragungs
spannung Θ, an der Gateelektrode G3. Das heißt, di<
Potentialbarriere W3 ist wesentlich höher als die Po
tentialbarriere W1. Somit ist während des Einführte
triebs das Potential des Eingangsgebiets S auf einen solchen Niveau, daß keine Elektronen über die Bar
riere W3 strömen und den CCD-Kanal entlangflicßei
können.
Die beschriebene Schaltung ist nur ein Ausfüh rungsbeispiel einer Schaltung, welche das Eingangs
gebiet S während des Einfüllbetriebs auf ein Potentia klemmt, das gegenüber demjenigen der Gateelek
trode G1 in Beziehungsteht. Es sind auch andere Aus fiihrungsformen einer solchen Schaltung möglich. S<
kann beispielsweise der Wert des Widerstands R au O reduziert werden, falls die Kanalimpedanz des Tran
sistors Q3 im Vergleich zu derjenigen des Transistor
Q1 relativ niedrig ist. Ferner kann für die Transistorei
Q1 und Q2 auch ein andersartiger als der dargestellt«
Inverter verwendet werden. Der Inverter kann bei spielsweise ein dynamischer anstelle eines statische)
Typs sein. Als zweite Alternative kann statt des au N-Kanal-MOS-Transistoren gebildeten dargestellte!
Inverters auch ein komplementärsymmetrischer In verter verwendet werden. In diesem Fall wird das mi
N-Kanal ausgelegte Exemplar der Invertertransisto ren die Stelle des Transitors Q2 einnehmen.
Die »Abgießphase« des Betriebs ist relativ unkom pliziert. Sie findet statt, wenn das Eingangssteuersi
gnal 10 relativ negativ wird, was den Knotenpunkt /
des Flächenpotentiali. W\ unter der Gateelektrode G1
nicht möglich ist. Beim dargestellten Ausführungsbeispiel ist diese Differenz der Flächenpotentiale (Δ Wx
in Fig. 2) gleich der Größe Δ V im obengenannten Ausdruck. Dies ist äußerst wichtig in Fällen, wo
CCD-Anordnungen in großer Anzahl hergestellt werden müssen und wo es wegen unkontrollierbarer Unterschiede
der Herstellungsparameter zwischen den einzelnen Anordnungen nicht möglich ist, von einer
Anordnung zur anderen für eine gegebene Spannung V1 jeweils denselben Wert für das Flächenpotential
W1 zu bekommen.
Die Schaltung zeichnet sich ferner dadurch aus, daß sie relativ unempfindlich gegenüber eventuellem
Driften verschiedener Spannungen wie etwa V1 oder
gegenüber Schwankungen anderer Parameter wie Temperatur oder dergleichen ist. Sollte V1 innerhalb
halbwegs vernünftiger Grenzen ansteigen oder abnehmen (z. B. um 10 bis 25%), dann bleibt die Spannung
am Eingangsgebiet S immer noch um VT3 + AV
gegenüber Vx versetzt (wenn auch AV geringfügig
die Schwellenspannung des Tansistors Q2 ist. Dies<
Spannung ist so, daß der TansisSor Q3 gesperrt wird
und somit die Spannung VB am Knotenpunkt B gleicl
der Spannung am Knotenpunkt A wird. Das Ein gangsgebiet S arbeitet nun als Draingebiet für Elek
tronen, und der Abgießvorgang läuft in der gleicher Weise ab, wie es weiter oben in Verbindung mit Fig. 1
beschrieben wurde. Nach dem Ende des Abgieftbe triebs wird die unter der Elektrode G2 gespeicherte
Ladung durch den CCD-Kanal weitergegeben, wa: durch geeignete Einstellung der Mehrphasenspan
nungen θ,-θ3 geschieht.
Die Erfindung wurde vorstehend in Verbindung mi einer CCD-Anordnung beschrieben, die mit Oberflä
chenkanal und p-leitendem Substrat ausgelegt ist. Na türlich kann statt dessen auch ein η-leitendes Substra
mit einem p-Ieitenden Gebiet als Eingangsgebiet 1 verwendet werden. Auch kann der Erfindungsge
danke bei CCD-Anordnungem mit verdecktem Kana ebenso, wie bei Anordnungen mit Oberflächenkana
realisiert werden.
Hierzu 2 Blatt Zeichnungen
Claims (7)
1. Eingangsschaltung für eine ein Substrat enthaltende
ladungsgekoppelte Anordnung mit einem im Substrat gebildeten und demgegenüber einen
entgegengesetzten Leitungstyp aufweisenden Eingangsgebiet, einem im Substrat neben dem
Eingangsgebiet gebildeten Gategebiet und einem neben dem Gategebiet im Substrat gebildeten
Speichergebiet, ferner mit einer Einrichtung, die über dem Gategebiet und dem Speichergebiet liegende
Elektroden, eine zwischen diese Elektroden geschaltete Signalquelle und eine mit der über dem
Gategebiet liegenden Elektrode verbundene Vorspannungsquelle enthält, um im Gategebiet eine
Potentialgrube zu bilden, die flacher als die Potentialgrube im Speichergebiet ist, sowie mit einer
Einrichtung zum Füllen der unter der über dem Speichejgebiet liegenden Elektrode befindlichen
Potentialgriifce, bestehend aus einer Anordnung zum Anlegen einer solchen Spannung an das Eingangsgebiet,
daß dieses Gebiet Ladungsträger aussendet, die durch die flachere Grube zu der Potentialgrube im Speichergebiet gelangen, gekennzeichnet
durch eine Einrichtung (Q1, Q2,
Q3, R in Fig. 3), die auf die Vorspannung anspricht,
welche an die über dem Gategebiet liegende Elektrode (G1) gelegt wird, um das Eingangsgebiet
(S) während der Periode, in der die Potentialgrube des Speichergebiets gefüllt wird,
auf einem Potential zu halten, das um ein im wesentlichen festes Maß (A Wx) größer als 0 gegenüber
dem Potential der über Gern Gategebiet befindlichen Elektrode vei setzt ist.
2. Eingangsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die auf die Vorspannung
ansprechende Einrichtung einen auf demselben Substrat wie die ladungsgekoppelte Anordnung
integrierte Feldeffekttransistor (Q3) aufweist, dessen Gateelektrode (20) mit der Vorspannungsquelle
(+ V1) verbunden ist und dessen Sourceelektrode mit dem Eingangsgebiet (S) verbunden
ist und dessen Drainelektrode mit einem Anschluß (12) für eine Betriebsspannung (VVD)
verbunden ist, und daß die zum Aussenden von Ladungsträgern an das Eingangsgebiet (S) gelegte
Spannung dem Sinn und der Richtung nach so gewählt ist, daß sie den Transistor leitend macht.
3. Eingangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtung zum
Anlegen einer Spannung an das Eingangsgebiet (S) außerdem eine Stromquelle, d. h. eine Quelle
mit wesentlichem Innenwiderstand (R), bildet.
4. Eingangsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtung zum
Apilegen einer Spannung an das Eingangsgebiet (S) ferner folgendes aufweist: einen aus Feldeffekttransistoren
gebildeten Inverter, der einen zweiten Feldeffekttransistor (Q1) enthält, dessen
Sourceelektrode mit einem Bezugspotentialpunkt (Masse) verbunden ist und dessen Drainelektrode
über eine Impedanz (Q2) mit dem Betriebsspa.nnungsanschluß
(12) koppelbar ist; eine die Drainelektrode des zweiten Transistors mit dem Eingangsgebiet
koppelnde Anordnung (R); eine Einrichtung zum Anlegen eines Einschaltimpulses
(10) an die Gateelektrode des zweiten Transistors.
5, Eingangsschaltung nach Anspruch I, worin die Einrichtung zum Füllen der im Speichergebiet
gebildeten Potentialgrube
a) während einer ersten Zeitspanne wirksam ist > und auf die dem Eingangsgebiet angelegte
Spannung anspricht, um zwischen dem Eingangsgebiet und der über dem Speichergebiet
liegenden Elektrode eine Potentialdifferenz zu erzeugen und dadurch zu bewirken, daß
ίο die Ladungsträger in einer von der Signal-
Spannung unabhängigen Menge vom Eingangsgebiet zum Speichergebiet fließen, und
b) während einer zweiten, der ersten Zeitspanne folgenden Zeitspanne die Potentialdlifferenz
zwischen der über der Speicherelektrode liegenden Elektrode und dem Eingangsgebiet
in einem Sinne ändert, um vom Speichergebiet zum Eingangsgebiet so viel Ladung zurückfließen zu lassen, daß irn Spei-
2u chergebiet eine von der Signalspannung abhängige
Ladungsmenge zurückbleibt,
dadurch gekennzeichnet, daß die Einrichtung (Q.. Qv Q3, R in Fig. 3) zum Halten des Eingangsgebiets (S) auf einem Potential, das um ein festes 2ί Maß gegenüber dem Potential der über dem Gategebiel liegenden Elektrode (G1) versetzt ist, während der ersten Zeitspanne wirksam ist und das Eingaingsgebiet auf ein Potential klemmt, das um ein im wesentlichen festes Maß (A Wx) gegenüber to der Spannung an der über dem Gategebiet liegenden Elektrode versetzt ist.
dadurch gekennzeichnet, daß die Einrichtung (Q.. Qv Q3, R in Fig. 3) zum Halten des Eingangsgebiets (S) auf einem Potential, das um ein festes 2ί Maß gegenüber dem Potential der über dem Gategebiel liegenden Elektrode (G1) versetzt ist, während der ersten Zeitspanne wirksam ist und das Eingaingsgebiet auf ein Potential klemmt, das um ein im wesentlichen festes Maß (A Wx) gegenüber to der Spannung an der über dem Gategebiet liegenden Elektrode versetzt ist.
6. !Eingangsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Einrichtung zum
Halten des Eingangsgebiets (S) auf einem Poten-ι tial, diiis um ein festes Maß gegenüber dem Potential
der über dem Gategebiet liegenden Elektrode (G1) versetzt ist, folgendes aufweist: ein Halbleiterbauelement
(Q2), welches zwischen zweien seiner Elektroden im leitenden Zustand eine Span-
4i) nung V1. + AVentwickelt, wobei V1. unabhängig
vom Detrag des durch das Halbleiterbauelement fließenden Stroms ist und Δ Keine Funktion dieses
Betrags ist, und welches mit der einen dieser Elektrode (22) an das Eingangsgebiet und mit der an-
r> deren dieser Elektrode (20) an die über dem
Gategebiet liegende Elektrode (G,) angeschlossen isii, und einer Anordnung (Q1, R, Q2, + VDO)
zum Steuern des Halbleiterbauelements in den leitenden Zustand.
-,o
7. Eingangsschaltung nach Anspruch 6, dadurch
gekennzeichnet, daß das Halbleiterbauelement aus einem MOS-Transistor (Q3) besteht,
dessen Gateelektrode (20) an die über dem Gategebieil liegende Elektrode (G1) angeschlossen ist
-,ι und dessen Sourceelektrode (22) mit dem Eingangsßebiet
(S) verbunden ist und dessen Drainelektrode mit einem Anschluß (12) zum Anlegen
einer Betriebsspannung (VDD) verbunden ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/708,397 US4191896A (en) | 1976-07-26 | 1976-07-26 | Low noise CCD input circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2733674A1 DE2733674A1 (de) | 1978-02-23 |
| DE2733674B2 DE2733674B2 (de) | 1979-04-12 |
| DE2733674C3 true DE2733674C3 (de) | 1979-12-06 |
Family
ID=24845643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2733674A Expired DE2733674C3 (de) | 1976-07-26 | 1977-07-26 | Rauscharme Eingangsschaltung für ladungsgekoppelte Schaltungsanordnungen |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4191896A (de) |
| JP (1) | JPS5315780A (de) |
| CA (1) | CA1101122A (de) |
| DE (1) | DE2733674C3 (de) |
| FR (1) | FR2360175A1 (de) |
| GB (1) | GB1579031A (de) |
| NL (1) | NL191425C (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2836473A1 (de) * | 1978-08-21 | 1980-03-06 | Siemens Ag | Ccd-eingangsschaltung nach dem fill and spill-prinzip |
| US4503550A (en) * | 1982-07-01 | 1985-03-05 | Rca Corporation | Dynamic CCD input source pulse generating circuit |
| NL8302731A (nl) * | 1983-08-02 | 1985-03-01 | Philips Nv | Halfgeleiderinrichting. |
| DD231682A1 (de) * | 1984-12-20 | 1986-01-02 | Werk Fernsehelektronik Veb | Eingangsschaltung fuer ladungsgekoppelte bauelemente |
| NL8501542A (nl) * | 1985-05-30 | 1986-12-16 | Philips Nv | Ladingsgekoppelde inrichting. |
| US4644572A (en) * | 1985-11-12 | 1987-02-17 | Eastman Kodak Company | Fill and spill for charge input to a CCD |
| US5965910A (en) * | 1997-04-29 | 1999-10-12 | Ohmeda Inc. | Large cell charge coupled device for spectroscopy |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1096042A (en) * | 1973-06-13 | 1981-02-17 | Walter F. Kosonocky | Introducing signal to charge-coupled circuit |
| US3986198A (en) * | 1973-06-13 | 1976-10-12 | Rca Corporation | Introducing signal at low noise level to charge-coupled circuit |
| US3881117A (en) * | 1973-09-10 | 1975-04-29 | Bell Telephone Labor Inc | Input circuit for semiconductor charge transfer devices |
-
1976
- 1976-07-26 US US05/708,397 patent/US4191896A/en not_active Expired - Lifetime
-
1977
- 1977-07-11 CA CA282,503A patent/CA1101122A/en not_active Expired
- 1977-07-21 GB GB30630/77A patent/GB1579031A/en not_active Expired
- 1977-07-25 JP JP8970777A patent/JPS5315780A/ja active Granted
- 1977-07-25 NL NL7708232A patent/NL191425C/xx not_active IP Right Cessation
- 1977-07-26 FR FR7722958A patent/FR2360175A1/fr active Granted
- 1977-07-26 DE DE2733674A patent/DE2733674C3/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA1101122A (en) | 1981-05-12 |
| NL191425C (nl) | 1995-07-17 |
| JPS5544466B2 (de) | 1980-11-12 |
| JPS5315780A (en) | 1978-02-14 |
| US4191896A (en) | 1980-03-04 |
| GB1579031A (en) | 1980-11-12 |
| FR2360175A1 (fr) | 1978-02-24 |
| FR2360175B1 (de) | 1979-09-07 |
| DE2733674B2 (de) | 1979-04-12 |
| NL191425B (nl) | 1995-02-16 |
| DE2733674A1 (de) | 1978-02-23 |
| NL7708232A (nl) | 1978-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2144235C3 (de) | Verzögerung sanordnung | |
| DE2107037B2 (de) | Ladungsübertragungsvorrichtung | |
| DE2341899C3 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb | |
| DE2432352C3 (de) | MNOS-Halbleiterspeicherelement | |
| DE2733674C3 (de) | Rauscharme Eingangsschaltung für ladungsgekoppelte Schaltungsanordnungen | |
| DE2727147A1 (de) | Halbleiterspeicher | |
| DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
| DE69008378T2 (de) | Ladungsverschiebe-Bauelement mit hoher Ladungsübertragungs-Effizienz ohne Einbusse der Ausgangssignal-Dynamik. | |
| DE3879557T2 (de) | Halbleiteranordnung mit einer Ladungsübertragungsanordnung. | |
| DE3220084C2 (de) | ||
| DE2411606A1 (de) | Einrichtung und verfahren zur signaleingabe bei ladungsgekoppelten schaltungsanordnungen | |
| DE2733675C3 (de) | ||
| DE2616476A1 (de) | Ladungsregenerator fuer eine halbleiter-ladungsuebertragungsvorrichtung | |
| DE68903388T2 (de) | Leseverfahren und schaltung mit niedrigem geraeusch fuer photosensitive zeilentransfermatrix. | |
| DE3323799C2 (de) | ||
| DE2933440C2 (de) | Ladungsübertragungs-Transversalfilter | |
| DE2039955A1 (de) | Ladungsspeicheranordnung | |
| DE2942828A1 (de) | Ladungstransferelement | |
| DE2742936A1 (de) | Dauerspeicher | |
| DE3931383A1 (de) | Festkoerper-bildwandler | |
| DE2000666A1 (de) | Taktgenerator | |
| DE2029058A1 (de) | Halbleiteranordnung mit einem Feld effekttransistor mit isolierter Torelek trode | |
| EP0004870B1 (de) | Transversalfilter mit Paralleleingängen. | |
| DE2800893A1 (de) | Verfahren und einrichtung zur eingabe von signalen in eine ladungsgekoppelte anordnung | |
| DE3128091C2 (de) | Schaltvorrichtung zum Entladen einer Kapazität |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) |