DE3220084C2 - - Google Patents
Info
- Publication number
- DE3220084C2 DE3220084C2 DE3220084A DE3220084A DE3220084C2 DE 3220084 C2 DE3220084 C2 DE 3220084C2 DE 3220084 A DE3220084 A DE 3220084A DE 3220084 A DE3220084 A DE 3220084A DE 3220084 C2 DE3220084 C2 DE 3220084C2
- Authority
- DE
- Germany
- Prior art keywords
- electrodes
- electrode
- charge
- clock
- last
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- UZHDGDDPOPDJGM-UHFFFAOYSA-N Stigmatellin A Natural products COC1=CC(OC)=C2C(=O)C(C)=C(CCC(C)C(OC)C(C)C(C=CC=CC(C)=CC)OC)OC2=C1O UZHDGDDPOPDJGM-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000037081 physical activity Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
Die Erfindung bezieht sich auf eine Halbleiteranordnung,
die eine Vierphasen-ladungsgekoppelte Anordnung mit einem
Halbleiterkörper umfaßt, von dem eine Oberfläche mit einer
Reihe von Elektroden versehen ist, an die Taktspannungen
für die Speicherung und Übertragung elektrischer Ladungs
pakete angelegt werden können und die eine Anzahl Gruppen
von vier umfassen, wobei die erste Elektrode jeder Gruppe
mit einer ersten Taktleitung, die zweite mit einer zweiten
Taktleitung, die dritte mit einer dritten Taktleitung und
die vierte mit einer vierten Taktleitung verbunden ist,
wobei die letzte Elektrode der Reihe mit einem gesonderten
Anschluß verbunden ist und neben einer Auslesestufe liegt,
deren Kapazität genügend groß ist, um ein maximales
Ladungspaket, das unter zwei benachbarten Elektroden ge
speichert werden kann, zu erhalten.
Vier-Phasen CCD's sind u. a. bekannt aus dem Buch "Charge
Transfer Devices" von Sequin und Tompsett, e. d. Academic
Press (1975) New York, Seiten 23 bis 25.
In üblichen ladungsgekoppelten Anordnungen wird die Aus
lesestufe durch den Ausgang gebildet. Die übliche Aus
gangsstruktur umfaßt eine Ausgangszone oder -diode, die
meistens mit der Gate-Elektrode eines MOST-Folgers verbun
den ist und über einen Widerstand oder einen Rückstell
schalter an ein bestimmtes Potential angelegt wird. Die
letzte Elektrode, die vor der Ausgangszone liegt, wird ge
wöhnlich als Ausgangsgate bezeichnet und wird vorzugsweise
an ein festes Potential angelegt; siehe z. B. Seite 4 in
dem obengenannten Buch.
Dieses Potential liegt im Falle einer n-Kanal-CCD dem
negativsten Potential der Transporttaktspannungen nahe und
im Falle einer p-Kanal-CCD dem positivsten Potential der
Taktspannungen nahe. Dadurch kann das Übersprechen der
Taktspannungen in bezug auf das Ausgangssignal herabge
setzt werden. Außerdem wird dadurch, daß jede Ladung in
der Ausgangsdiode gespeichert wird, die Ausgangskapazität
beschränkt gehalten.
Es sei bemerkt, daß die Auslesestufe nicht notwendigerwei
se mit der Ausgangsstruktur der Anordnung zusammenzufallen
braucht, sondern daß zwischen der Auslesestufe und dem
Ausgang noch ein Teil des Registers liegen kann. Außerdem
kann die Ausgangskapazität statt durch eine Diode auch
durch eine MOS-Kapazität gebildet werden, deren isoliertes
Gate mit dem MOST-Folger verbunden ist.
Bei der üblichen Betriebsart einer Vierphasen-CCD kann pro
vier Elektroden ein Ladungspaket, dessen Größe u. a. durch
die Größe der Elektrode bestimmt wird, verarbeitet wer
den. Im Buch "Charge Transfer Devices" von C. H. S´quin und
M. F. Tompsett, herausgegeben von Academic Press New York,
1975, S. 64/65, wird angegeben, wie die Ladungsverarbei
tungsfähigkeit (Signalgröße) durch Anwendung sich über
lappender Taktspannungen vergrößert werden kann, wodurch
stets unter zwei nebeneinander liegenden Elektroden Ladung
gespeichert werden kann.
Die Erfindung hat zur Aufgabe,
eine dieser Betriebsart angepaßte Auslese- oder Ausgangs
struktur anzugeben, mit der eine verbesserte Auslesung der
Ladungspakete erhalten werden kann.
Eine ladungsgekoppelte Anordnung eingangs beschriebener
Art ist nach der Erfindung dadurch gekennzeichnet, daß die
zweitletzte vor der Auslesestufe liegende Elektrode mit
dem unterliegenden Teil des Halbleiterkörpers eine Kapazi
tät bildet, die ebenfalls genügend hoch ist, um das ge
nannte maximale Ladungspaket erhalten zu können, bevor
Ladung auf die Auslesestufe übertragen wird.
Zur Verdeutlichung der Einsicht, auf der die Erfindung ba
siert, wird zunächst erörtert, was in einer üblichen Aus
gangsstruktur bei Anwendung sich überlappender Takt
spannungen geschieht.
Durch das Anlegen derartiger Taktspannungen kann stets
unter zwei benachbarten Elektroden Ladung gespeichert wer
den, so daß die Ladungspakete das Zweifache von Ladungs
paketen betragen können. Die doppelten Ladungspakete
können in Richtung auf den Ausgang transportiert werden
und gelangen schließlich in das Gebiet unter den letzten
zwei Elektroden vor dem Ausgangsgate. Solange unter den
beiden Elektroden ein Potential
minimum vorhanden ist, kann das ganze Ladungspaket noch
gespeichert werden. Zu einem bestimmten Zeitpunkt verschwin
det aber das Potentialminimum unter der ersten Elektrode,
wodurch das doppelte Ladungspaket unter der zweiten Elek
trode, d. h. der zweitletzten Elektrode, von der Ausgangs
diode her gesehen, gesammelt wird. Wenn das Ladungspaket
eine maximale Größe aufweist, kann nun schon Ladung über
die Potentialsperre unter dem Ausgangsgate zu der Ausgangs
diode fließen, bis das Potential unter der zweitletzten
Elektrode den Pegel des Potentials unter dem Ausgangsgate
erreicht hat. Der verbleibende Teil der Ladung wird auf
die Ausgangsdiode übertragen werden, wenn die Taktspannung
an der zweitletzten Elektrode geändert wird.
In der üblichen Ausgangsstruktur wird das Ladungs
paket also zeitlich verteilt in die Ausgangskapazität ge
langen, was für die weitere Signalverarbeitung oft ungün
stig ist.
Durch Anwendung einer Ausgangsstruktur nach der
Erfindung kann das maximale (doppelte) Ladungspaket unter
der genannten zweitletzten Elektrode bei einer geeignet
gewählten festen Spannung an dem Ausgangsgate gespeichert
und zu jedem als geeignet betrachteten Zeitpunkt völlig
auf die Ausgangsdiode oder die Auslesekapazität übertragen
werden.
Eine einfache bevorzugte Ausführungsform ist
dadurch gekennzeichnet, daß die Kapazität, die die zweit
letzte Elektrode mit dem Halbleiterkörper bildet, größer
als das Zweifache der Kapazität ist, die die vorhergehenden
Elektroden mit dem Halbleiterkörper bilden. In dieser Aus
führungsform kann bei einer verwendeten Taktspannung unter
dem Ausgangsgate eine etwas niedrigere Potentialsperre
als unter den vorhergehenden Elektroden gebildet werden,
während dennoch alle Ladung unter der genannten zweitletzten
Elektrode vorhanden bleibt.
Vorzugsweise wird, weil die Größe der Kapazitäten
wieder für die Frequenzkennlinie der Anordnung entschei
dend ist, die zweitletzte Elektrode derart ausgebildet,
daß sie eine Kapazität bildet, die höchstens dreimal grö
ßer als die Kapazität ist, die die vorhergehenden Elek
troden mit dem Halbleiterkörper bilden.
Eine Ausführungsform der Erfindung ist in der
Zeichnung dargestellt und wird im folgenden näher beschrie
ben. Es zeigt
Fig. 1 einen Querschnitt durch eine Vierphasen-
CCD nach der Erfindung,
Fig. 2a ein Schema der beim Betrieb angelegten
Taktspannung ⌀ und der dabei auftretenden Ausgangsspan
nung Vo,
Fig. 2b die Taktspannung ⌀r, die bei einer be
kannten Vierphasen-CCD beim Betrieb verwendet wird, und die
dabei auftretende Ausgangsspannung Vo, und
Fig. 3 schematisch die Potentialverteilung im
Halbleiterkörper bei den Taktspannungen nach Fig. 2a.
Fig. 1 zeigt schematisch einen Querschnitt durch
einen Teil einer ladungsgekoppelten Anordnung nach der Er
findung, und zwar durch denjenigen Teil, der für die Er
findung wesentlich ist und eine Auslesestufe enthält, die
in der vorliegenden Ausführungsform mit dem Ausgang der
ladungsgekoppelten Anordnung zusammenfällt. Der nicht in
der Zeichnung dargestellte Teil, der einen elektrischen
Eingang enthalten kann, kann eine übliche Bauart aufweisen.
Die hier beschriebene ladungsgekoppelte Anord
nung ist von einem Typ, in dem der Ladungstransport -
wenigstens im wesentlichen - über das Innere des Körpers 1
stattfindet; dieser Typ wird in der Literatur oft als PCCD
oder BCCD bezeichnet. Obgleich die Erfindung auch bei so
genannten Oberflächen-CCD's anwendbar ist, bietet sie be
sondere Vorteile bei der Anwendung derartiger Bulk-CCD's
wegen der erhöhten Ladungsverarbeitungsfähigkeit (charge
handling capability), die bei üblichen Bulk-CCD's verhält
nismäßig niedrig ist.
Die Anordnung enthält einen Halbleiterkörper 1,
der in einer besonderen Ausführungsform aus Silicium be
steht, aber der auch aus einem anderen geeigneten Halb
leitermaterial, wie GaAs, bestehen kann.
Der Körper 1 enthält ein Substrat 1a vom einen
Leitungstyp, z. B. vom p-Typ, das durch Epitaxie oder Ionen
implantation mit einer n-leitenden Oberflächenschicht ver
sehen ist, über deren ganze Dicke ein Verarmungsgebiet
für Bulktransport von Elektronen erzeugt werden kann.
Auf der Oberfläche 2 des Halbleiterkörpers ist
eine Reihe von Elektroden 3-11 z. B. in einer an sich
üblichen überlappenden Zweischichten-Polykonfiguration an
gebracht. Naturgemäß können die Elektroden auch in einer
Dreischichten-Polytechnik ausgeführt werden. Außerdem
können z. B. die Elektroden 3, 5, 7, 9 und 11 auch aus Al
bestehen. Auch kann statt polykristallinem Silizium für
die Elektroden ein Metallsilizid verwendet werden.
Zwischen dem Halbleiterkörper 1 und den Elek
troden 3-12 ist ein Dielektrikum 13 angebracht, das in der
hier beschriebenen besonderen Ausführungsform eine Schicht
aus Siliziumoxid mit einer Dicke von etwa 100 nm enthalten
kann, aber das auch Schichten aus anderen Materialien, z. B.
Siliziumnitrid, enthalten kann. In anderen Ausführungen,
bei denen insbesondere für die Elektroden ein geeignetes
Metall gewählt ist, kann die sperrende Schicht 13 im be
schriebenen Ausführungsbeispiel auch durch einen gleich
richtenden in der Sperrichtung vorzuspannenden Schottky-
Übergang ersetzt werden.
Um die Anordnung für Vierphasenbetrieb geeignet
zu machen, sind die Elektroden 3-12 in Gruppen von vier
angeordnet, wobei die Elektroden 4 und 8 mit einer ersten
Taktleitung 14, die Elektroden 5 und 9 mit einer zweiten
Taktleitung 15, die Elektroden 6 und 10 mit einer dritten
Taktleitung 16 und die Elektroden 3, 7 und 11 mit einer
vierten Taktleitung 17 verbunden sind.
Der Elektrode 11 ist eine Auslesestufe nachge
ordnet, die im vorliegenden Ausführungsbeispiel mit dem
Ausgang zusammenfällt, über den die Ladungspakete aus der
Anordnung abgeführt werden. In anderen Ausführungsbeispie
len kann jedoch die Auslesestufe auch dem Ausgang vorge
ordnet und von diesem durch einen Teil des Registers ge
trennt sein. Der Ausgang (oder die Auslesestufe) weist eine
übliche Bauart auf und enthält ein Gebiet 18, in dem die
auszulesenden Ladungspakete gesammelt werden. Dieses Ge
biet, das einerseits mit dem Gate einer Folgerschaltung 19
zum Auslesen der Ausgangsspannung Vo verbunden ist, ist
andererseits über einen MOST-Schalter 20 mit einer Span
nungsquelle verbunden, die die Bezugsspannung Vr liefert.
Der MOST-Schalter 20 enthält das Gebiet 18 als Source, die
Elektrode 21 als isolierte Gate-Elektrode und die mit der
Spannungsquelle Vr verbundene Zone 22 als Drainzone.
Wie noch näher erläutert werden wird, können an
die Taktspannungselektroden 3-11 derartige Taktspannungen
⌀1-⌀4 angelegt werden, daß jeweils unter zwei benach
barten Elektroden Ladung gespeichert werden kann. Die
Kapazität des Auslesegebietes ist derart gewählt, daß bei
den angelegten Spannungen ein derartiges Ladungspaket völ
lig in dem Gebiet 18 gesammelt werden kann. Nach der Er
findung bildet die zweitletzte Elektrode 11, die vor dem
Gebiet 18 liegt, mit dem unterliegenden Teil des Halbleiter
körpers 1b eine Kapazität, die ebenfalls genügend hoch ist,
um ein derartiges Ladungspaket enthalten zu können, bevor
die Ladung auf das Gebiet 18 übertragen wird. Um einen
vorzeitigen Transport zu der Zone 18 zu verhindern, ist die
Kapazität, die die Elektrode 11 mit dem Gebiet 1b bildet,
größer als die Summe der Kapazitäten gewählt, die jedes
Paar benachbarter Elektroden der Reihe 3-10 mit dem Ge
biet 1b bilden.
Die Kapazität die die Elektrode 11 mit dem Ge
biet 1b bildet, kann nach verschiedenen Verfahren, die je
einzeln oder in Kombination miteinander angewandt werden
können, eingestellt werden. So kann an der Stelle der Elek
trode 11 z. B. die Dotierungskonzentration erhöht werden,
wodurch das Ladungspaket in geringerer Entfernung von der
Oberfläche 2 gespeichert wird. Im vorliegenden Ausführungs
beispiel ist jedoch die Vergrößerung der Kapazität durch
passende Wahl der Abmessungen der Elektrode 11 erhalten.
In diesem Zusammenhang sei bemerkt, daß unter "Elektroden"
im wesentlichen diejenigen Teile der Leiterbahnen zu ver
stehen sind, die unmittelbar über dem Ladungstransport
kanal 1b liegen und als Speicher/Transportelektrode wirksam
sind. Diejenigen Teile der Leiterbahnen, die, in Projektion
gesehen, nicht über dem Ladungstransportkanal liegen, oder
diejenigen Teile der Elektroden 3, 5, 7, 9 und 11 der
zweiten Polyschicht, die die Elektroden 4, 6, 8 und 10
der Polyschicht überlappen, werden nicht zu dem wirksamen
Teil der Elektroden gerechnet.
In dem Beispiel nach Fig. 1 sind die Elektroden
3-10 etwa gleich groß. Die Elektrode 11 ist mindestens
zweimal größer als die Elektroden 3-10. Um einerseits
zu vermeiden, daß eine zu große Abmessung der Elektrode 11
die Transportgeschwindigkeit der Anordnung beeinträchtigen
wird, und um andererseits eine gewünschte Wahlfreiheit der
an die Elektrode 12 angelegten Spannung zu ermöglichen,
ist die Elektrode 11 etwa 2,5mal größer als die Elektroden
3-10 gemacht.
Für die Wirkungsweise der Anordnung sei auf die
Fig. 2a und 3 verwiesen, wobei Fig. 2a die Taktspannungen
⌀1-⌀4, die Taktspannung ⌀r an der Elektrode 21 und die
Ausgangsspannung Vo und Fig. 3 die dabei im Halbleiterkör
per auftretende Potentialverteilung zeigt. Vergleichsweise
zeigt Fig. 2b die Spannung ⌀r und die Ausgangsspannung Vo
bei einer Vierphasen-CCD mit einer üblichen Ausgangsstruk
tur.
Im hier beschriebenen Ausführungsbeispiel, und
zwar einer CCD mit einem n-Bulk-Kanal, in dem die Ladungs
pakete in Form von Elektronen durch die Schicht 1b verscho
ben werden, wird die Ladung unter den Elektroden mit der
positivsten Spannung gespeichert. Die Taktspannung ⌀1,
⌀2, ⌀3 und ⌀4 überlappen sich in der Phase über mindestens
90°, wie in Fig. 2a angegeben ist, wodurch zu jedem Zeit
punkt mindestens zwei benachbarte Elektroden eingeschal
tet sind und die Kapazitäten zweier nebeneinander liegen
der Elektroden pro Ladungspaket benutzt werden können. Zum
Zeitpunkt to sind z. B. ⌀1 und ⌀2 positiv, ⌀3 und ⌀4 negativ.
In Fig. 3 ist angegeben, daß zu diesem Zeitpunkt ein
schraffiert dargestelltes Ladungspaket unter den Elektroden
8 und 9 gespeichert ist. Dieses Ladungspaket beträgt bei
Anwendung sich überlappender Taktelektroden das Zweifache
in bezug auf Ladungspakete, die bei sich nicht überlappen
den Taktspannungen derselben Amplituden unter nur einer
Elektrode gespeichert werden können.
Zu t1 sind ⌀2 und ⌀3 positiv, während ⌀4 und ⌀1
negativ sind; in dieser Situation befindet sich das genannte
Ladungsgebiet unter den Elektroden 9 und 10 (siehe Fig. 3).
Zu t2 sind ⌀3 und ⌀4 positiv und ist ⌀1 negativ.
Das Ladungspaket ist nun unter den Elektroden 10 und 11
gespeichert.
Zu t3 sind ⌀4 und ⌀1 positiv und ⌀2 und ⌀3 nega
tiv. Das ganze Ladungspaket befindet sich lediglich unter
der Elektrode 11. Wenn die - wirksame - Oberfläche der
Elektrode 11 mindestens zweimal größer als die der Elek
troden 3-10 wäre, könnte bei der vollständigen negativen
Spannung an der Elektrode 12 das ganze Ladungspaket bereits
unter der Elektrode 11 gespeichert werden, ohne daß das
Ladungspaket bereits teilweise auf das Auslesegebiet 18
übertragen wird. Dadurch, daß die Oberfläche der Elektrode
11 noch größer, und zwar etwa 2,5mal größer als die der
vorhergehenden Elektroden, gewählt wird, wird die unter der
Elektrode 11 erzeugte Potentialmulde nicht völlig gefüllt
werden. Dadurch ist es möglich, an die Elektrode 12 nicht
die vollständige negative Spannung, sondern eine etwas
niedrigere Spannung anzulegen, so daß die Potentialsperre
unter der Elektrode 12 etwas niedriger als unter der Elek
trode 10 ist, ohne daß die Ladung auf das Gebiet 18 übertragen
wird. Solange sich die Spannung an der Elektrode 11 nicht
ändert, kann das Gebiet 18 für die Auslesung eines vorher
gehenden Signals, das gegebenenfalls schraffiert darge
stellt ist, benutzt werden.
Zu t4 liegt an der Elektrode 21 eine positive
Spannung ⌀r, wodurch der Transistor 20 eingeschaltet ist
und das Gebiet 18 mit der Rückstellspannung Vr verbunden
wird. Das Ladungspaket, das in dem Gebiet 18 gespeichert
ist, wird nun über den Transistor 20 entfernt, wodurch das
Gebiet 18 wieder für die Speicherung des sich unter der
Elektrode 11 befindenden Ladungspaket bereit ist. Zugleich
mit dem Taktimpuls ⌀r wird dem Eingang der Source-Folger
schaltung 19 das Nullpotential Vr zugeführt.
Zu t5 ist die Spannung ⌀4 an der Elektrode 11
auch negativ, so daß das Potential unter der Elektrode 11
ansteigt. Dadurch, daß die Sperre unter der Elektrode 12
etwas niedriger als unter der Elektrode 10 ist, fließt
die Ladung in das Gebiet 18 und erzeugt dort ein von dem
Source-Folger zu messendes Ausgangssignal Vo. Die Signal
größe wird durch Vs dargestellt.
Für die Auslesung des Signals steht das ganze
Zeitintervall zwischen zwei Taktimpulsen ⌀r zur Verfügung,
infolge der Tatsache, daß das ganze Signal unverteilt auf
das Gebiet 18 zu einem Zeitpunkt übertragen wird, der durch
⌀4 bestimmt wird. Vergleichsweise ist in Fig. 2b die Situ
ation dargestellt, die sich bei einer üblichen Ausgangs
struktur ergibt, bei der die Elektrode 11 die gleichen
ohne nahezu die gleichen Abmessungen wie die Elektrode
3-10 aufweist. In diesem Falle kann bereits ein - kleiner -
Teil der Ladung abfließen, wenn die Elektrode 11 (⌀4)
positiv und die Elektrode 9 (⌀2) negativ wird wegen der
etwas niedrigeren Spannung an der Elektrode 12 (t6). Bevor
die Elektrode 10 (⌀3) negativ wird, muß nun zunächst das
Gebiet 18 zurückgesetzt werden (t7). Erst dann kann an die
Elektrode 10 (⌀3) die negative Taktspannung angelegt werden
(t8). Bei einem maximalen Ladungspaket wird die Hälfte des
Ladungspakets nun bereits auf das Gebiet 18 übertragen. Der
verbleibende Teil der Ladung wird zu t9 übertragen, wenn
⌀4 negativ wird. Das Signal gelangt also zeitlich verteilt
in das Ausgangsgebiet 18. Dadurch ist das verfügbare Zeit
intervall, in dem ausgelesen werden kann, kleiner. Außer
dem sollen zusätzliche Maßnahmen getroffen werden, um aus
der Ausgangsspannung Vo das Signal abzuleiten. Dagegen
wird das Ladungspaket in der Anordnung nach der Erfindung
zu einem Zeitpunkt, der lediglich durch die Taktspannung
an der Elektrode 11 bestimmt wird, übertragen.
Es ist einleuchtend, daß sich die Erfindung nicht
auf das hier beschriebene Ausführungsbeispiel beschränkt,
sondern daß im Rahmen der Erfindung für den Fachmann noch
viel Abwandlungen möglich sind. So kann die Erfindung mit
Vorteil auch in Oberflächen-CCD's angewendet werden. Weiter
kann die Kapazität der Elektrode 11 auch auf andere Weise
als durch Vergrößerung der Abmessungen, gegebenenfalls
in Kombination miteinander, vergrößert werden, z. B. da
durch, daß der Halbleiterkörper örtlich dotiert, die Dicke
der Oxidschicht geändert oder örtlich ein anderes Dielek
trikum als Oxid, wie Siliziumnitrid, mit einer größeren
Dielektrizitätskonstante angebracht wird.
Claims (5)
1. Halbleiteranordnung, die eine vierphasenladungs
gekoppelte Anordnung mit einem Halbleiterkörper umfaßt,
von dem eine Oberfläche mit einer Reihe von Elektroden
versehen ist, an die Taktspannungen für die Speicherung
und Übertragung elektrischer Ladungspakete angelegt werden
können, wobei diese Elektroden eine Anzahl von Gruppen von
vier umfassen, wobei die erste Elektrode jeder Gruppe mit
einer ersten Taktleitung, die zweite mit einer zweiten
Taktleitung, die dritte mit einer dritten Taktleitung und
die vierte mit einer vierten Taktleitung verbunden ist,
wobei die letzte Elektrode der Reihe mit einem gesonderten
Anschluß verbunden ist und neben einer Auslesestufe liegt,
deren Kapazität genügend groß ist, um ein maximales
Ladungspaket, das unter zwei benachbarten Elektroden ge
speichert werden kann, zu enthalten,
dadurch gekennzeichnet,
daß die zweitletzte (11) vor der Auslesestufe liegende
Elektrode mit dem unterliegenden Teil des Halbleiterkör
pers eine Kapazität bildet, die ebenfalls genügend hoch
ist, um das genannte maximale Ladungspaket enthalten zu
können, bevor Ladung auf die Auslesestufe übertragen wird.
2. Halbleiteranordnung nach Anspruch 1,
dadurch gekennzeichnet,
daß die zweitletzte Elektrode (11) der Reihe von Elektro
den mit dem unterliegenden Halbleiterkörper eine größere
Kapazität als die zwei genannten benachbarten Elektroden
bildet.
3. Halbleiteranordnung nach Anspruch 2,
dadurch gekennzeichnet,
daß die Elektroden, die vor der zweitletzten Elektrode
(11) liegen, etwa eine gleich große Oberfläche aufweisen,
und daß die zweitletzte Elektrode eine mindestens zweimal
größere Oberfläche aufweist.
4. Halbleiteranordnung nach Anspruch 3,
dadurch gekennzeichnet,
daß die zweitletzte Elektrode (11) eine höchstens etwa
dreimal größere Oberfläche als die vor der zweitletzten
Elektrode liegenden Elektroden aufweist.
5. Halbleiteranordnung nach einem oder mehreren der vor
stehenden Ansprüche,
dadurch gekennzeichnet,
daß die vier genannten Taktleitungen mit Mitteln zum An
legen von Taktspannungen an die Elektroden verbunden sind,
wobei an benachbarte Elektroden angelegte Taktspannungen
sich in bezug auf die Phase über mindestens 90° über
lappen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE8102719,A NL186416C (nl) | 1981-06-05 | 1981-06-05 | Halfgeleiderinrichting omvattende een 4-fasen ladingsgekoppelde inrichting. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3220084A1 DE3220084A1 (de) | 1983-01-20 |
DE3220084C2 true DE3220084C2 (de) | 1991-03-14 |
Family
ID=19837602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823220084 Granted DE3220084A1 (de) | 1981-06-05 | 1982-05-28 | Halbleiteranordnung, die eine vierphasen-ccd umfasst |
Country Status (7)
Country | Link |
---|---|
US (1) | US4584697A (de) |
JP (1) | JPS58175A (de) |
DE (1) | DE3220084A1 (de) |
FR (1) | FR2511545B1 (de) |
GB (1) | GB2101400B (de) |
IT (1) | IT1198375B (de) |
NL (1) | NL186416C (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8500863A (nl) * | 1985-03-25 | 1986-10-16 | Philips Nv | Ladingsoverdrachtinrichting. |
JPS6436073A (en) * | 1987-07-31 | 1989-02-07 | Toshiba Corp | Manufacture of semiconductor device |
JP2606225B2 (ja) * | 1987-08-27 | 1997-04-30 | セイコーエプソン株式会社 | 電荷結合素子 |
JPH03245504A (ja) * | 1990-02-23 | 1991-11-01 | Sumitomo Heavy Ind Ltd | 臨界磁場測定装置用磁石 |
KR930002818B1 (ko) * | 1990-05-11 | 1993-04-10 | 금성일렉트론주식회사 | Ccd 영상소자 |
EP0485125B1 (de) * | 1990-11-09 | 1996-07-10 | Matsushita Electronics Corporation | Ladungsträgeranordnung, Verfahren zu ihrer Herstellung und Verfahren zu ihrer Steuerung |
EP0492144A3 (en) * | 1990-11-26 | 1992-08-12 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
US7247892B2 (en) * | 2000-04-24 | 2007-07-24 | Taylor Geoff W | Imaging array utilizing thyristor-based pixel elements |
US6870207B2 (en) | 2000-04-24 | 2005-03-22 | The University Of Connecticut | III-V charge coupled device suitable for visible, near and far infra-red detection |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5233946B2 (de) * | 1971-11-17 | 1977-08-31 | ||
JPS5242357B2 (de) * | 1972-06-05 | 1977-10-24 | ||
US3971003A (en) * | 1974-11-18 | 1976-07-20 | Rca Corporation | Charge coupled device imager |
US3986059A (en) * | 1975-04-18 | 1976-10-12 | Bell Telephone Laboratories, Incorporated | Electrically pulsed charge regenerator for semiconductor charge coupled devices |
JPS53134372A (en) * | 1977-04-28 | 1978-11-22 | Mitsubishi Electric Corp | Charge transfer type semiconductor device and its driving method |
GB2010010B (en) * | 1977-10-19 | 1982-02-17 | Gen Electric Co Ltd | Charge coupled devices |
-
1981
- 1981-06-05 NL NLAANVRAGE8102719,A patent/NL186416C/xx not_active IP Right Cessation
-
1982
- 1982-05-28 DE DE19823220084 patent/DE3220084A1/de active Granted
- 1982-06-02 IT IT21655/82A patent/IT1198375B/it active
- 1982-06-02 FR FR8209570A patent/FR2511545B1/fr not_active Expired
- 1982-06-02 GB GB08216060A patent/GB2101400B/en not_active Expired
- 1982-06-04 JP JP57096050A patent/JPS58175A/ja active Granted
-
1985
- 1985-03-19 US US06/713,582 patent/US4584697A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
NL8102719A (nl) | 1983-01-03 |
NL186416B (nl) | 1990-06-18 |
GB2101400A (en) | 1983-01-12 |
JPS6249748B2 (de) | 1987-10-21 |
DE3220084A1 (de) | 1983-01-20 |
NL186416C (nl) | 1990-11-16 |
FR2511545B1 (fr) | 1986-07-25 |
GB2101400B (en) | 1984-11-14 |
FR2511545A1 (fr) | 1983-02-18 |
US4584697A (en) | 1986-04-22 |
IT1198375B (it) | 1988-12-21 |
JPS58175A (ja) | 1983-01-05 |
IT8221655A0 (it) | 1982-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2439799C2 (de) | Ladungsgekoppelte Anordnung, insbesondere Bildsensor | |
DE2501934C2 (de) | Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens | |
DE2643704C2 (de) | Transversalfilter mit mindestens einem analogen Schieberegister und Verfahren zu dessen Betrieb | |
DE2359720C2 (de) | ||
DE1920077C2 (de) | Schaltungsanordnung zum Übertragen von Ladungen | |
DE2341899C3 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb | |
DE3243565C2 (de) | ||
DE2504088C2 (de) | Ladungsgekoppelte Anordnung | |
DE3220084C2 (de) | ||
DE2638976C2 (de) | ||
DE2201028B2 (de) | Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens | |
DE3343453C2 (de) | ||
DE2813225A1 (de) | Halbleitervorrichtung fuer eine umwandlung zwischen analog- und digitalsignalen | |
DE2151898C3 (de) | Ladungstransporteinrichtung | |
DE2844248C3 (de) | Ladungsübertragungsanordnung | |
DE2616476A1 (de) | Ladungsregenerator fuer eine halbleiter-ladungsuebertragungsvorrichtung | |
DE2520608C3 (de) | Halbleiteranordnung zum Digitalisieren eines analogen elektrischen Eingangssignals | |
DE2542698A1 (de) | Halbleiteranordnung | |
DE2630388C3 (de) | Ladungsgekoppeltes Halbleiterbauelement, Verfahren zu seinem Betrieb und Verwendung | |
DE2703317A1 (de) | Ladungsgekoppelte korrelatoranordnung | |
DE2936704A1 (de) | Monolithisch integrierte schaltung mit einem zweidimensionalen bildsensor | |
DE2822746C2 (de) | ||
DE3507864A1 (de) | Ladungsgekoppeltes querfilter | |
DE2936682C2 (de) | ||
DE2721812A1 (de) | Auswerteschaltung fuer eine ladungsverschiebeanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8339 | Ceased/non-payment of the annual fee |