DE2030934A1 - Leistungsausgangsstufe mit Vorladung - Google Patents
Leistungsausgangsstufe mit VorladungInfo
- Publication number
- DE2030934A1 DE2030934A1 DE19702030934 DE2030934A DE2030934A1 DE 2030934 A1 DE2030934 A1 DE 2030934A1 DE 19702030934 DE19702030934 DE 19702030934 DE 2030934 A DE2030934 A DE 2030934A DE 2030934 A1 DE2030934 A1 DE 2030934A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- field effect
- mos
- bipolar transistor
- power output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
TEXAS INSTRUMENTS INCORPORATED
13 500 North Central Expressway
Dallas, Texas'," Y.St.A.
13 500 North Central Expressway
Dallas, Texas'," Y.St.A.
Leistungsausgangsstufe mit Vorladung
Die Erfindung bezieht sich allgemein auf integrierte Metall-Isolator-Halbleiterschaltungen· und insbesondere
auf eine Leistungsausgangsstufe für eine logische integrierte Schaltung. .
Der Metall-Isolator-Halbleiter-Transistor (MOS-Transistor),
bei dem der Isolator aus Siliziumoxid besteht, ist derzeit die brauchbarste und daher die ara weitesten verbreitete ·
Form des Feldeffekt-Transistors. -Ein solcher MOS-Transistor
ist typischer Weise ein Bauelement für hohe Spannung und
niedrigen Strom. Diese Eigenschaften-sind in erster Linie
auf die Werte der Löcher-und Elektronenbeweglichkeit an
der Oberfläche des Halbleiters zurückzuführen. Wegen dieser
Eigenschaften müssen MOS-Transistoren Lasten mit hohen Impedanzen ansteuern, damit die in einer Schaltung
erforderlichen hohen Spannungsweute entstehen. Diese
Bauelemente, haben in Form von integrierten Schaltungen, die allgemein als integrierte MOS-Schaltungen (MOSIO)
bezeichnet werden, viele nützliche Anwendungsbereiche gefunden. In einer typischen Anordnung steuert eine
integrierte MOS-Schaltung eine oder mehrere andere
integrierten MOS-Schaltungen an. Für alle praktischen Zwecke ist die Ausgangslast demnach die Kapazität des . ■
009882/1985
MOS-Eingangstransistors in der anderen integrierten MOS-Schaltuhg.Beim
Entwurf solcher Schaltungen bestand das allgemein am schwierigsten zu überwindende Problem darin,
das'logische Signal von einer integrierten MOS-Schaltung
zu einer anderen MOS-Schaltung zu übertragen* Im Inneren kann die integrierte MOS-Schaltung sehr, kompliziert und
schnell sein, doch war diese Eigenschaft bisher praktisch wertlos, .da die Geschwindigkeit der Schaltung von der
Langsamkeit der Leistungsausgangsstufen begrenzt war.
Die Ausgangsimpedanz und damit das Einschwingzeitverhalten '
einer ausschliesslich aus MOS-Bauelementen aufgebauten
Leistungsauagangsstufe wird durch Einstellen des Verhältnisses von Breite zu Länge der MOS-Transistoren gesteuert.
In herkömmlichen Leistungsausgangsstufen werden sehr grosse MOS-Transistoren verwendet, um sogar kleine
.äussere Kapazitäten, beispielsweise 20 Picofarad, bei
verhältnismässig niedrigen Frequenzen, etwa bei 1MHz, zu betreiben.Die grossen MOS-Ausgangatransistoren müssen
ihrerseits wieder von grossen MOS-Transistoren angesteuert werden, so dass jede der letzten wenigen Stufen einer
Schaltung eine fortschreitend grössere· Ansteuerfähigkeit besitzen muss. Dies führt zu dem, was allgemein als
ein abgestufter Ausgang (tapered output) bezeichnet wird. Die grösseren MOS-Transistoren haben eine grössere
Verlustleistung, und sie nehmen auf dem integrierten Schaltungsplättchen eine grössere Fläche ein.
In vielen integrierten MOS-Schaltungen wird ein Zweiphasen-Taktsystem
verwendet, indem jeweils nur ein Taktimpuls zu einem Zeitpunkt auftritt. In dieser Art von integrierten MOS-Schaltungen
wird typischer Weise eine ausschliesslich aus MOS-Bauelementen bestehende Ausgangsleistungsstufe'mit
Vorladung verwendet. Solche Leistungsausgangsstufen haben
009882/1.985
jedoch eine mittlere Eingangskapazität, die typischer .
Weise in der Grössenordnung von 0^42 Picofarad liegt, , ·
so dass eine gewisse Abstufung (tapering) erforderlich ist. Diese Leistungsausgangsstufen besitzen eine hohe
Ausgangsimpedanz und die .daraus folgende niedrige Ansteuerkapazität
,. und sie erzeugen bei starker Belastung Rauschen,,
Die Erfindung betrifft eine Leistungsausgangsstufe mit Vorladung
für eine integrierte MOS-Schaltung mit wenigstens
zwei einander gegenseitig ausschliessenden Taktimpulsen. Die erfindungsgemässe Leistungsausgangsstufe hat eine
sehr niedrige Ausgangsimpedanz, so dass sie im Vergleich zu einer herkömmlichen, ausschliesslich aus MOS-Bauelemente.ö
bestehenden Leistungsausgangsstufe mit Vorladung grössere
kapazitive Lasten ansteuern kann. Sie besitzt ferner eine in der Grössenordnung von 0,072 Picofarad liegende JDingangskapazität,durch
die sich die Notwendigkeit einer Abstufung erübrigt. Ausserdem hat die erfindungsgemässe Leistungsausgangsstufe
wegen der fehlenden Gleichstromverbindung nach Masse öine niedrigere Verlustleistung, und sie
erfordert zusätzlich zu der Taktimpulsspannung nur eine weitere Energieversorgung.
In der erfindungsgemässen Leistungsausgangsstufe wird eine
aus einem bipolaren Transistor und einem damit in Gegentaktschaltung
verbundenen MOS-Transistor bestehende Ausgangsstufe verwendet. Es ist eine MOS-Schaltungsanordnung
vorgesehen, die während des Anlegens der Taktimpulse des ersten Takts unabhängig vom Zustand des logischen Eingangs
den MOS-Ausgangstransistor ein- und den bipolaren Transistor
ausschaltet, damit die kapazitive Last auf den Zustand .des logischen Zeichens "1" aufgeladen wird. Nach jedem
Taktimpuls bleibt der bipolare Transistor gesperrt, wenn am Eingang ein logisches Zeichen'O" liegt und der Ausgang
auf dem Wert des logischen Zeichens "1" bleib/t, oder aber
der bipolare Transistor wird eingeschaltet, wenn am Eingang
009882/1985
ein logisches Zeichen " 1~" liegt, damit der Ausgang
auf den Wert des logischen Zeichens "O" entladen wird.
Die Taktperiode des zweiten Taktimpulses kann zum Abtasten des logischen Ausgangs während des "Aus"-Zyklus des
ersten Takts verwendet werden.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
dargestellt. Darin zeigen:
Pig.1 ein schematisches Schaltbild einer Leistungsausgangsstufe
gemäss der Erfindung, . ■ .
Fig.2 ein Ablaufdiagramm, das zur Erläuterung der Schaltung
von Pig.1 dient,
Pig.3 eine Teildraufsicht auf eine integrierte Schaltung,
die die Leistungsausgangsstufe von Pig.1 darstellt, und
Pig.4 eine Schnittansicht längs der Linie 4-4 von Pig.3.
Die in Pig.1 der Zeichnung dargestellte Leistungsausgangsstufe 10 besitzt eine aus den MOS-Transistoren Q1 und Q2
bestehende Eingangsstufe, in der die Kanäle der beiden Transistoren in Serie zwischen die Quellen- undAbflussversorgungsspannung
eingeschaltet sind. In dem dargestellten Ausführungsbeispiel werden p-Kana.l-MOS-Bauelemente
verwendet, so dass die Quellenspannung demnach auf Massepotential liegt, während die Abflussspannung typischer
V/eise -0,6 Volt beträgt. Die Torelektrode des MOS-Transistors Q1 ist der logische Eingang I der Leistungsausgangsstufe.
Die Abflusselektrode des Transistors Q1 und die Quellenelektrode
des Transistors Q« sind miteinander verbunden
009882/198E
und bilden den Verbindungspü3nkt N1, der zugleich an
die Basis des bipolaren Transistors Q, angeschlossen
ist. . ■'...'
Der bipolare Transistor-Q* bildet einen Teil einer Gegen-•
taktausgangsstufe, die die MOS-Transistoren Q, und Qc
enthält.Bär Kollektor des bipolaren Transistors Q,
liegt an Masse, und sein mit den Quellenelektroden der MOS-Transistoren Q, und Qc verbundener Emitter bildet
den Ausgang O der Leistungsausgangsstufe.
Die Torelektroden der MOS-Transistoren Qp und Q^ sind
mit einer ersten Taktspannung 0^ verbunden, und die Tor- .
elektrode des MOS-Transistors Q5 liegt an einer zweiten
Taktspannung 02. Die Leistungsausgangsstufe steuert
typischer Weise eine zweite integrierte MOS-Sohaltung an, '
die allgemein durch das Bezugszeichen 14 dargestellt ist.
Sie besitzt eine durch den Kondensator 12 dargestellte Eingangskapazität . Das logische Signal am Ausgang O
wird typischer Weise über einen MOS-Transistor 16 angelegt,
der durch die Taktspannung 0« eingeschaltet wird, damit
das logische Ausgangssignal angelegt-und an der als Verbindungspunkt N2 bezeichneten Torelektrode eines MOS-'
Transistors 18 gespeichert wird, der der Eingang der .
integrierten MOS-Schaltung 14 ist.
Das Verhältnis von Breite zu.Länge des MOS-Transistors Q2
ist beträchtlich grosser als das des MOS-Eingangstransistors Q1 .So beträgt beispielsweise das Verhältnis von Länge zu
Breite des MOS-Transistors Q2 9, während das des MOS-Eingangstransistors
Q1 3 betragen kann. Als Folge davon
ist die Spannung· am Verbindungspunkt N1 ausreichend negativ,
damit der Sperrzustand des bipolaren Transistors Q, sichergestellt
wird, wenn die Taktspannung 01 den MOS-Transistor
Q2 einschaltet, unabhängig davon, welcher logische Pegel
am Eingang I anliegt. Der bipolare Transistor Q, besitzt
typischer V/oise eine VOrv/drfc&afcromvero fciirkung hf^SO,
0 0 9082/1996
BAD ORIGINAL
der Transistor Q, besitzt typischer Weise ein Verhältnis
von Breite zu Länge von 55, und der MOS-Transistor Qc
besitzt typischer Weise ein.Verhältnis von Breite zu länge von 1.
Die Wirkungsweise der Leistungsausgangsstufe 10 lässt sich am besten durch Bezugnahme auf das Ablaufdiagramm von Pig.2
erkennen. Der zeitliche Verlauf der Taktspannurig 01 ist
durch die Linie 20 dargestellt. Die MOS-Transistoren Q2
und Q. werden durch die negativen Impulse 20a, 20b , as«.
eingeschaltet. Der Verlauf der Taktspannung 02 ist· durch
die Linie 22 dargestellt, und die MOS-Transistoren Q^ und
Q.g werden durch ,die negativen Impulse 22a, 22h usw.
eingeschaltet. Die Spannung am Eingang I ist durch die Linie 24 dargestellt, wobei der Abschnitt 24a den typischer
Weise dicht bei Massepotential liegenden Pegel eines logischen Zeichens"O" darstellt, während der Abschnitt 24b
den Pegel von etwa -6,0 Volt des logischen Zeichens "1" darstellt. Die Spannung am Verbindungspunkt IL ist durch
die Linie 26 dargestellt, die Linie 28 gibt die Spannung am Ausgang O an, und die Spannung am Verbindungspunkt N2
wird von der Linie 30 angezeigt. In jedem Fall liegt der
obere Spannungspegel dicht beim Massepotential, und der untere Spannungspegel beträgt nominell -6 Volt.
Es sei nun angenommen, dass der Eingang I auf dem Pegel der logischen "0" liegt, der durch den Abschnitt 24.a
der Linie angezeigt wird, und dass der Verbindungspunkt N2
auf dem von der Linie 30 angegebenen Pegel der logischen "1" liegt. Der Verbindungspunkt IL nähert sich dann der
durch die Linie 26 dargestellten Abflusspannung -V^,
und der bipolare Transistor Q3 wird gesperrt. Als Ergebnis
dar Einschaltung des Transistors Q, nähert sich der Ausgang
0 ebenfalls der durch die Linie 28 angegebenenAbflusSvspannung -Vj,, Während des Impulses 22a dor Taktsparmung
009002/1986
bleiben der "Verbindungspunkt N1 und der Ausgang O auf
dem logischen Pegel ".' 1 " , weil der Pegel der logischen
"O" am Eingang I den Transistor Q1 gesperrt hat, so dass,
die ladung am Verbindungspunkt N| festgehalten und der
bipolare Transistor Q, gesperrt bleibt. Während des Impulses 22a der Taktspannung 02. wird der abtastende
MOS-Transistor 16 eingeschaltet, so dass jedes Abströmen
der negativen Ladung am Verbindungspunkt H2 wiederhergestellt
wird. Gleichzeitig wird der Transistor Qe eingeschaltet,
was dazu beiträgt, den Pegel der logischen "1" während des Impulses der Taktspannung,0p beizubehalten. ·
Es sei nun angeDmmen, dass am Eingang nun das logische
Zeichen"*!" zu einem zwischen dem Impuls 22a der Taktspannung
02 und dem nächsten Impuls 20b der Taktspannung
01 liegenden Zeitpunkt anliegt. Die am Jerbindungs- _·
punkt N. liegende Ladung fliesst nun durch den Eingangstransistor Q1 nach Masse ab, so dass der Transistor Q*
eingeschaltet und der Ausgang O nach Masse entladen wird* Es sei jedoch bemerkt, dass der Verbindungspunkt N2 auf
dem Pegel des logischen Zeichens "1" bleibt, da der Abtast-* transistor 16 gesperrt ist· und die Ladung am Verbindungspunkt 2 festhält. Wenn der Impuls 20b der Taktspannung 0
die Transistoren Q2 und Q>
wieder einschaltet, überwiegt die Wirkung des Transistors Q2 gegenüber dem Transistor
Q1, und der Verbindungspunkt N1 wird bei 26a wieder
negativ, obwohl der Transistor Q1 durch das logische
Zeichen "1" am Eingang I eingeschaltet ist.. Als Folge davon wild der Transistor Q, gesperrt, und der Ausgang
wird bei 28a negativ.Sobald der Taktimpuls 20b jedoch
beendet ist, entlädt der Transistor Q1 die Ladung am
Verbindun£spunkt N1, wie bei 26b dargestellt ·
,ist, so dass auf diese V/eise der Transistor Q* eingeschaltet und der Ausgang 0 bei 28b entladen wird.
Der ^Pegel des logischen Zeichens 11O" wird jedoch solange
nicht auf''denVerbindungspunkt N0 übertragen",' .
009882/1985
bis der Abtastimpuls 22b der Taktspannung 0 den Abtasttransistor 16 einschaltet , so dass die Ladung
am Verbindungspunlct N2 über den Transistor Q.
bei 30a entladen werden kann. Der Transistor Q5 ist so
klein, dass seine Wirkung vom bipolaren Transistor Q,
übertroffen wird. Aus der obigen Beschreibung kann man erkennen, dass der logische Pegel invertiert und dann
vom Eingang I nach einer Verzögerung um eine halbe Periode auf den Verbindungspunkt N2 übertragen
wird. Diese Bedingungen werden beibehalten, solange der Eingang I auf dem Pegel des logischen Zeichens
"1" liegt. ·
Wenn der Eingang I auf den Pegel des logischen Zeichens "0" bei 24c zurückkehrt, nehmen auch der Verbindungspunkt N1
und der Ausgang O bei 26c bzw. 28c den Pegel des logischen' Zeichens "1" mit dem Impuls 2Od der Taktspannung 0.. an.
Mit dem nächsten Mast impuls 22d der Taktspannung 02 wird
das logische Zeichen "Ϊ" dann auf den Verbindungspunkt
N2 übertragen, wie bei 30b angegeben ist. Die Übertragung
des logischen Pegels ist demnach wieder um eine halbe Periode verzögert. Die Verzögerungen stellen in
einem Zweiphasensystem keine bedeutende Schwierigkeit dar.
Die Schaltung von Fig.1 ist in Detaildraufsicht von Pig.3
und in der Schnittansicht von Pig.4 dargestellt, wo entsprechende
Bauelemente mit gleichen Bezugszeichen gekennzeichnet sind. Das Substrat 40 besteht typischer Weise
aus -η-leitendem Silizium.Die von leicht gepunkteten Bereichen
dargestellten p-leitenden Diffusionszonen bilden die Quellen«
und Abflusszonen der verschiedenen MOS-Transistoren. In einer der ρ -leitenden Diffusionszonen ist eine n-leitende
Diffusionszone angebracht, die den Emitter des bipolaren Transistors Q, darstellt. Die η-leitenden Diffuceionszone
009882/1985
ist durch, einen stark gepunkteten Bereich 42 wiedergegeben:
Eins typischer Weise aus Siliziumoxid bestehende Isolationsschicht 44 ,die auch aus anderen Isolatormaterialien wie
beispielsweise Siliziumnitrid bestehen kann, ist über
der Oberfläche des Substrats angebracht. Mit ausgezogenen
Linien dargestellte Leiterstreifen aus Metall werden daon
über der Isolatorschicht 44 gebildet , die in d.en FläGhenbereichen
unter den Leiterstreifen dünn ausgebildet ist, wo der Kanal eines MOf-Transistors erzeugt werden soll
und die vollständig geöffnet ist, wo eine Verbindung mit einer darunterliegenden Diffusionszone benötigt wird.
Der in Fig.3 dargestellteLeiter 46 formt den Eingang I und die Torelektrode des MOS-Eingangstransistors Q«.
Die p-leitenden Diffusionszonen 48 und 50 sind die Quellen-bzw. Abflusszonen des MOS-Transistors Q2.
Die Diffusionszone 50 bildet auch die Basis des bipolaren Transistors Q*, dessen Emitter von der nleitenden
Diffusionszone 42 erzeugt wird. Das Substrat 40 stellt denKollektor des bipolaren*Transistors Q, dar. Der
Leiterstreifen 52 ist der Masseleiter, der durch eine Öffnung 54.in der Isolatorschicht 44 mit der Quellendiffusionszone
48 verbunden ist. Im Bereich 56 ist die Isolatorschicht 44 ebenfalls dünn ausgebildet, damit
zwischen der Basis des bipolaren Transistors Q, und Masse ein Kondensator erzeugt wird, der die Speicherung der
Spannung am Verbindungspunkt BL unterstützt. Die Queilen- und Abflusszonen des Transistors Q, werden von p-leitenden-Diffusionszonen
58 bzw. 60 gebildet. Der Leiter 62 ist an die Taktspannung 0* angeschlossen; er bildet in
dem Flächenbereioh 64» in dem die Isolatorsohicht 44
dünn ist,die Torelektrode des Transistors Q^ und in dem
Flächenbereich 66, in dem die Isolatorschicht ebenfalls
dünn ist, die Torelektrode des Transistors Q^. Die·
Diffusionszone 60 dient als Abflusszone für den Transistor Q1 und auch für den Transistor-Q-.Der Leiter 68 steht mit
009882/1985
der Taktspannung 02 in Verbindung, er bildet in dem
Flächenbereich 70, in dem das Oxyd dünn ist, die Torelektrode des Transistors Q1-. Die Diffusionszone 72
ist die Quellenelektrode des Tranaistors Q,-. Der
den Ausgang O bildende . Leitersfireifan 74 ist mit der
diffundierten Emitterzone 42 des bipolaren Transistors Q,, der diffundierten Quellenzone 72 des MOS-Transistors
Qc und mit der diffundierten Quellenzone 58 des MOS-Transistors
Q. über die öffnungen 76, 78 bzw« 80 in der Isolatorschicht 44 verbunden. Am Leiter 82
liegt die Abflussversorgungsspannung -V,,, und
er steht über die Öffnung 84 in der Isolatorschicht
™ mit der Diffusionszone 60 in Verbindung.
In dem hier beschriebenen Ausführungsbeispiel werden zwar p-Kanal-MOS-Transistoren und ein bipolarer,npn-Transistor
verwendet, doch können natürlich auch ebenso n-Kanal-MOS-Transistoren zusammen mit einem bipolaren
pnp-Transistor verwendet werden. Die.Erfindung kann auch auf Schaltungen angewendet werden, in der andere Formen
von Feldeffekt-Bauelementen verwendet werden. Die leistungs&tu
fa besitzfceine sehr niedrige Eingangs kapazität, so dass
sich eine Abstufung (tapering) erübrigt. Sie weist eine sehr niedrige Ausgangsimpedanz auf, wodurch sie eine
P hohe Ansteuerfähigkeit hat, sie hat wegen des fehlenden
Gleichstromwegs nach "tfasse einen niedrigeren Energiebedarf und sie benötigt verhältnisraässig wenig Bauelemente,
die auf dem Plättchen einer integrierten Schaltung nur eine verhältnismässig kleine Fläche
besitzen.
003882/1386
Claims (5)
- Pa t e η t a η s -ρ r ü c heLeistungsausgangsstufe für eine integrierte Halbleiterschaltung, gekennzeichnet durch einen bipolaren Transistor und einenFeldeffekt-Ausgangstransistor,· der mit dem bipolaren Transistor in einer Gegentaktschaltung verbunden ist, eine erste Schaltungsanordnung zum Sperren des bipolaren Transistors während der Impulse einer ersten Taktspannung und-zum Einschalten des Feldeffekt-Ausgangstransistors zur Aufladung einer Kapazität und eine zweite · Schaltungsanordnung zum Einschalten des bipolaren Transi- stors bei Fehlen eines Takt impulses und in Anwesenheit eines " vorbestimmten logischen Eingangssignals.
- 2. Leistungsausgangsstufe nach Anspruch 1, dadurch gekennzeichnet, dass die erste Schaltungsanordnung einen zweiten Feldeffekt-Transistor enthält,-der die Basis des bipolaren Transistors mit einer Abflusspannungsversorgung verbindet, dass die zweite Schaltungsanordnung einen dritten Feldeffekt-Transistor enthält, der die ■ Basis des bipolarenfTransistors mit der Quellenspannungsversorgung verbindet, dass die Torelektrode des dritten Feldeffekt-Transistors der logische Eingang ist, und dass die Sattigungsimpedanz des dritten Feldeffekttransistors wesentlich grosser als die des zweiten Feldeffekt-Transistors ist.
- 3. Leistungsausgangsstufe nach Anspruch 2, dadurch · gekennzeichnet, dass ein vierter Feldeffekt-Transistor den Emitter des bipolaren Transistors mit der Abflussspannungsversorgung verbindet, dass die Torelektrode009882/1985Al·des vierten Feldeffekttransistors mit eineifzweiten Impulsformig arbeitenden Taktspannung verbunden ist, die den vierten Feldeffekt-Transistor während eines Abschnitts der Taktperiode einschaltet wenn die erste impulsformige Taktspannung ausgeschaltet ist.
- 4. Leistungsausgangsstufe nach Anspruch T in integrierter Schaltungsforra gekennzeichnet durch ein Substrat eines Leitungstyps, mehrere Diffusionszonen des anderen Leitungstyps,wenigste ns eine Diffusionszone des einen Leltungstyps ,die in einer Diffusionszone des anderen Leitungstyps zur Bildung eines bipolaren Transistors erzeugt ist, eine mehrere Feldeffektkanäle zwischen ausgewählten Diffusionszonen fes anderen Leitungstyps bildende Anordnung , eine Anordnung, die eine vom bipolaren Transistor und von ausgewählten Feldeffektkanälen ausgehende Leistungsauagangsstufe bildet, die den bipolaren Transistor und die Feldeffektkanäle in einer GegentaktschaItung enthält, eine erste Schaltungsanordnung zum Sperren des bipolaren Transistors während der Impulse einer ersten Taktspannung und zum Einschalten des MOü-Ausgangstransistors zum Aufladen einer Lastkapazität und eine zweite Schaltungsanordnung zum Einschalten des bipolaren Transistors bei Fehlen des Taktimpulses und in Anwesenheit eines vorbestimmten logischen Eingangssignals.
- 5. Leistungsausgangsabufe für eine integrierte Halbleiter-' schaltung nach Anspruch 1 mit Vorladung , dadurch gekennzeichnet, dass erste und zweite MOS-Transistoren in Serie zwischen Quellen- und Abflussspannungsversorgungen eingeschaltet sind, dass der erste MOS-Transistor eine wesentlich niedrigere Sattigungsimpedanz als der zweite MOS-Transistor aufweist, dass die Torelektrode des zweiten009882/1985MOS-Transistors der logische Eingang iat, dass ein dritter MOS-Transistor und ein bipolarer Transistor in Serie zwischen die Quellen- uadAbflussspannungs— Versorgung derart eingeschaltet sind,dass der Emitter des bipolaren Transistors und die Quellenelektrode des dritten MOS-Transistors miteinander verbunden sind und den logischen Ausgang bilden, und dass an die Torelektroden des ersten und dritten MOS-Transistors eine erste impAsförmig arbeitende Talrfcspannung angelegt ist.6, Iieistungsausgangsstufe . nach Anspruch 5, dadurch gekennzeichnet, dass ein vierter MOS-Transistor parallel zum dritten MOS-Transistor geschaltet ist, und dass eine zweite impulsformig arbeitende Taktspannung an die Torelektrode des vierten MOS-Transistors derart angelegt ist, dass dieser Transistor wenigstens während eines Abschnitts der Periodendauer eingeschaltet ist, wenn die erste impulsförmig arbeitende Taktspannung abgeschaltet ist.009882/1986
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US83651069A | 1969-06-25 | 1969-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2030934A1 true DE2030934A1 (de) | 1971-01-07 |
Family
ID=25272116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702030934 Pending DE2030934A1 (de) | 1969-06-25 | 1970-06-23 | Leistungsausgangsstufe mit Vorladung |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US3601628A (de) |
| JP (1) | JPS4939208B1 (de) |
| AU (1) | AU1593470A (de) |
| DE (1) | DE2030934A1 (de) |
| FR (1) | FR2047921B3 (de) |
| GB (1) | GB1310837A (de) |
| NL (1) | NL7009277A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3037132A1 (de) * | 1979-10-01 | 1981-04-02 | RCA Corp., 10020 New York, N.Y. | Schaltungsanordnung zur schnellen weitergabe von binaersignalen |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798466A (en) * | 1972-03-22 | 1974-03-19 | Bell Telephone Labor Inc | Circuits including combined field effect and bipolar transistors |
| JPS60136084A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 半導体集積回路装置 |
| US4891533A (en) * | 1984-02-17 | 1990-01-02 | Analog Devices, Incorporated | MOS-cascoded bipolar current sources in non-epitaxial structure |
| EP0152939B1 (de) * | 1984-02-20 | 1993-07-28 | Hitachi, Ltd. | Arithmetische Operationseinheit und arithmetische Operationsschaltung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3393325A (en) * | 1965-07-26 | 1968-07-16 | Gen Micro Electronics Inc | High speed inverter |
| US3466511A (en) * | 1967-05-05 | 1969-09-09 | Westinghouse Electric Corp | Insulated gate field effect transistors with means preventing overvoltage feedthrough by auxiliary structure providing bipolar transistor action through substrate |
-
1969
- 1969-06-25 US US836510A patent/US3601628A/en not_active Expired - Lifetime
-
1970
- 1970-06-01 GB GB2622270A patent/GB1310837A/en not_active Expired
- 1970-06-04 AU AU15934/70A patent/AU1593470A/en not_active Expired
- 1970-06-19 FR FR707022780A patent/FR2047921B3/fr not_active Expired
- 1970-06-23 DE DE19702030934 patent/DE2030934A1/de active Pending
- 1970-06-24 NL NL7009277A patent/NL7009277A/xx unknown
- 1970-06-24 JP JP45054466A patent/JPS4939208B1/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3037132A1 (de) * | 1979-10-01 | 1981-04-02 | RCA Corp., 10020 New York, N.Y. | Schaltungsanordnung zur schnellen weitergabe von binaersignalen |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1310837A (en) | 1973-03-21 |
| JPS4939208B1 (de) | 1974-10-24 |
| AU1593470A (en) | 1971-12-09 |
| FR2047921A7 (de) | 1971-03-19 |
| FR2047921B3 (de) | 1973-04-06 |
| US3601628A (en) | 1971-08-24 |
| NL7009277A (de) | 1970-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2752473A1 (de) | Gegentakt-treiberschaltung | |
| DE19950860A1 (de) | Schieberegister | |
| DE2030933A1 (de) | Leistungsausgangsstufe in Gegentakt schaltung fur eine integrierte Schaltung | |
| DE19751079A1 (de) | MOS-Schalter zur Verminderung des Übersprechens eines Taktgebers in einem Schalter-Kondensator-Schaltkreis | |
| EP0217065B1 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator | |
| DE2510604A1 (de) | Integrierte digitalschaltung | |
| DE2809966C2 (de) | Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften | |
| EP0582125B1 (de) | Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last | |
| DE2655999A1 (de) | Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten | |
| DE2802595C2 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung | |
| DE2835692C3 (de) | Binäres logisches ODER-Glied für programmierte logische Anordnungen | |
| EP0262357B1 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator | |
| DE19949628A1 (de) | Spannungspegel-Transfer | |
| DE1945218A1 (de) | Integrierte Schaltung | |
| DE2030934A1 (de) | Leistungsausgangsstufe mit Vorladung | |
| DE69825646T2 (de) | Pufferverstärker für Bussteuerung | |
| DE2929383A1 (de) | Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren | |
| DE19961061A1 (de) | Halbleitervorrichtung | |
| DE2224738A1 (de) | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen | |
| DE2435454A1 (de) | Dynamischer binaerzaehler | |
| DE2539967C2 (de) | Logikgrundschaltung | |
| DE2031048A1 (de) | Integrierte MOS Schaltung mit einer bipolaren Emitterfolger Ausgangsstufe | |
| DE4011937C2 (de) | ||
| DE2733674A1 (de) | Rauscharme eingangsschaltung fuer ladungsgekoppelte schaltungsanordnungen | |
| EP0024549A1 (de) | TTL-Pegelumsetzer zur Ansteuerung von Feldeffekttransistoren |