JPS59112493A - 電荷転送装置 - Google Patents

電荷転送装置

Info

Publication number
JPS59112493A
JPS59112493A JP58229986A JP22998683A JPS59112493A JP S59112493 A JPS59112493 A JP S59112493A JP 58229986 A JP58229986 A JP 58229986A JP 22998683 A JP22998683 A JP 22998683A JP S59112493 A JPS59112493 A JP S59112493A
Authority
JP
Japan
Prior art keywords
gate
charge
clock
charge transfer
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58229986A
Other languages
English (en)
Other versions
JPH0373140B2 (ja
Inventor
ア−ノルダス・ヨハンネス・ユリアナ・ボウデウエインス
レオナルド・ヤン・マリア・エセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS59112493A publication Critical patent/JPS59112493A/ja
Publication of JPH0373140B2 publication Critical patent/JPH0373140B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体本体の表面上にあってクロック電圧を
供給し情報電荷パケットを本体中の電荷転送チャンネル
を経て読取段に転送するクロックド”電極の列を具え、
読取段において転送されてきた電荷ハケットヲ検出し、
該読取段は各クロック周期の略々全期間に亘って読取る
べき情報を表わす定振幅の出力信号を取り出すことがで
きるよう構成して成る電荷転送装置に関するものである
@ 1・上述の特徴を有する電荷転送装置は「)(an
dbookon Sem1oonciuctors J
 T、S、Mo5s編、Vol 、 4 。
chapter 8B、 p、897〜401 、 F
ig、 89から既知でib、この刊行物K #−ta
x corralated doubleSampli
ng output n (相関ダブk サ77リング
出−・・力〕として既知の出力段が開示されている。こ
の1出力段においてVi電荷パケットは出方ダイオード
に転送され、このダイオードは最初に基準電圧又はリセ
ット電圧にバイアスされる。この電荷パケットはこのダ
イオードに電圧変化を誘起し、この5電圧変化がこのダ
イオードに入力端子が接続された第1増幅器(特にノー
スホロワ〕に供給さn、このソースホロワの出刃がスイ
ッチを経て出方増幅器の入力端子に供給される。このス
イッチが閉じると、ソースホロワから供給された読取る
べき゛0電荷パケットを表わす信号が出方増幅器に供給
され、斯る後にこのスイッチは再び開くことができる。
このスイッチが再び開いた後に、ダイオードは次の電荷
パケット、全読取るために再び基準電圧にバイアスする
ことができる。その間、出方増幅15器は第1電荷パケ
ツトを表わす出力信号を供給し続ける。他方、第2電荷
パケツトヲダイオードに転送し、ソースホロワで検出す
ることができる〇次いで、スイッチを再び閉じて第2電
荷パケツトを表わす出力信号を出力増幅器の出力端子が
ら取2(・シ出すことができる。
この出力段によればクロック周期の幅〔持続時間〕を有
する矩形信号を出方増幅器の出方端子から取り出すこと
ができる。従って、出刃電圧は2個の順次の信号間で基
準レベルに戻ることはない□・(ソースホロワの出力信
号は2個の順次の信号間で基準レベルに戻る)0前記列
行物のFig、4oに示されているように、信号と基準
レベルとの間の交番は出力信号に高次のスペクトルを発
生し、これらのスペクトルは多くの用途において追加の
手1・・段により完全に又は部分的に除去しなければな
らない。これら高次のスペクトルを除去するためにはし
ばしば高価なフィルタが必要とされる。これに対し、全
り讐ツク周期中矩形波出力信号が供給されるときはこれ
ら高次のスペクトルは自動的に1・相当程度抑圧される
上記の既知の装置の欠点は装置が動作し得るクロック周
波数に制限がめる点にあシ、これは処理すべき信号帯域
幅が制限されることを意味する。
実際上、最高クロック周波数F1115〜25 M)l
zで、。
(4) あることが確かめられている0多くの用途、特に1ビデ
オ信号処理の分野では著しく高い周波数が必要とされる
。この周波数制限の重要な要因は出力ダイオードを2個
の順次の信号検出間においてスイッチを経て基準レベル
に戻さなければならない1点にある。更に、ノースホロ
ワと出方増幅器との間のスイッチ(一般にMOS )ラ
ンジスタで構成される)もある一定の遅延をもたらし、
出方ダイオードがクロック周波数の主な制限因子を構成
しない場合にこの遅延が最大クロック周波数に重要な1
パ制限を課すことになる〇 このスイッチの追加の欠点はこのスイッチを駆動するク
ロック電圧が出力信号にクロストークする点にある。
本発明の目的は出力信号中に高次のスペクトル15を発
生しないと共に一層高いクロック周波数で動作し得る電
荷転送装置を提供することにある。
本発明は頭書に記載した種類の電荷転送装置において、
読取段の区域において電荷転送チャンネルを2個の隣接
するサブチャンネルに分割し、こノ・・れらサブチャン
ネルには各別の第1ゲートと、共1通の第2ゲートと、
各別の第8ゲートを設け、前記各別の第1ゲートをもっ
て電荷パケット全前記2個のサブチャンネルに交互に転
送し得る手段を構成し、浮動電位に保つことができる前
記共通の・第2ゲートをこの第2ゲートの電位、従って
第2ゲートの下に蓄積された電荷パケットの大きさを決
定する出力増幅器の入力端子に接続し、前記各別の第8
ゲートをもって前記共通第2ゲートの下にあって読取ら
れた電荷パケットを更に転送するl・・手段を構成した
ことを特徴とする0 図面についての・本発明の説明から明らかとなるように
、斯るチャンネルの細分化は電荷をクロック周期の全期
間に亘り検出可能にし、その結果として高次のスペクト
ルが抑圧される。更に、このチ1゜ヤンネル細分化は一
方のサブチャンネルのt荷パケット全読取後流出させる
と同時に次の電荷パケットヲ他方のサブチャンネルのフ
ローティングゲートの下に導入することが可能になる0
これが行なわれる速度は装置の他の部分内と同一の電荷
転−,。
過処理により決まり、転送路内に各信号ごとにす1セツ
トする必要のあるダイオードが存在することにより遅延
や出力増幅器の前にスイッチが存在することによる遅延
を受けることはない。フローティングゲートは適当な基
準電圧を供給するスイン5チに接続することができる。
しかし、このスイッチは速度を制限しない。その理由は
フローティングゲートは各電荷パケットごとにリセット
する必要がないためである。ビデオ信号処理においては
、フローティングゲートは例えば水平帰線時間中に10
リセツトすることができる〇 本発明装置には前記2個の第1ゲートに互に反対位相の
クロック電圧を供給すると共に前記2個の第8ゲートに
互に反対位相のクロック電圧を供給する装置を設けるの
が好適である。
以下、本発明の実施例を図面を参照して説明するO 第1図は本発明電荷転送装置が形成された半導体本体(
好適にはシリコン)lを示す。
本装置の製造の詳細な説明は本発明の理解に必2u要が
なく、またOOD技術は一般に既知であるので゛、特に
この装置の製造に使用し得る技術についてはここでは詳
細な説明を省略する(この点については例えばrOha
rge−Coupled Devices and S
ystemsJM、J、Howes and D、V、
Morgan著、0hapter L   −m Fa
brication Techonology for
 Charge −CoupledDevices n
の項を参照すれば十分である)。
本電荷転送装置はそのクロック電極列の下に略略全体的
に位置する電荷転送チャンネル2を具え、その横方向の
輪郭を破線で示すしある。この電荷1・□転送チャンネ
ル2は表面チャンネル型又は埋込チャンネル型の何れで
も良い0図にはチャンネルの全体を示してなく、装置の
出力段の直前の部分のみを示しである。電荷転送はクロ
ック電極系(本例では4摺動作に好適な電極系)により
制御されl・る0しかし1本発明の原理F1a相、8相
又は多相電荷転送装置(OTD )にも適用することが
できる〇クロック電極8(第1図には8個だけ示しある
)はクロック電圧φ φ φ 及びφ、がそれぞれ供1
、   fi、   8 給される4個のクロックライン4に交互に接続さ2・・
(8) れた4つのグループに配列される。図にはこれら1クロ
ツク電極は簡単のため互に並置して示しであるが、実際
にはこれら電極は互に絶縁された互に重畳する2つのメ
タライズ層の形に設けることができる。例えば、クロッ
ク電圧φ 及びφ4が供給5される電極8及びクロック
ライン4は下側メタライズ層とし、クロックφ 及びφ
8が供給される電極B及びクロックライン4は上側メタ
ライズ層とすることができる。図には上下のメタライズ
層が交差する区域では下側メタライズ層を破線で示し1
0である。全てのクロックφ、〜φ、のクロック電極及
びクロックラインは多結晶シリコンで製造することもで
きる。
前文に記したように、本電荷転送装fIt、#′iクロ
ック周期の略々全期間に亘って出力信号を取り出し15
得る読取段Bを具えるため、その出力増幅器の出力端子
にはクロック周期に等しい幅を有する矩形の出力信号が
発生する〇 本発明では、チャンネル2を読取段Bの区域において2
個の隣接するサブチャンネル5及び6に!(・分割する
。これらサブチャンネルには、電荷転送□方向(左から
右であるものとする)に見て先ず、各別の第1ゲートO
G 及びOG2’!rそれぞれ設ける〇これらゲート(
出力ゲート)によってチャンネル2を経て転送されてき
た電荷パケットヲ後述する″・ようにサブチャンネル5
及びサブチャンネル6に交互に供給することができる。
これらゲー) OG。
及びOG2の後段には両サブチャンネル5及び6に共通
の第2ゲー) (FG)e設ける。浮動電位に保つこと
ができるこのゲート(フローティングゲートト)FGは
このゲートの下に蓄積された電荷パケットヲ読出す作用
をし、このため出力増幅器7に接続される。この増幅器
はソースホロワ回路で簡単に構成でき、第1図にはその
MOS )ランジスタのみを示し、そのゲート電極はフ
ローティングゲート ]・FGに接続される。そのソー
ス及びドレイン電極8及び9は図には線図的に示しであ
る。他の増幅回路を用いることもできること勿論である
。フローティングゲー)FGの他端q MO8Tスイッ
チ10の一方の主電極領域に接続し、その他方の主電極
!・・領域11は基準電圧に接続することができる0こ
゛のMO8Tスイッチ10の絶縁ゲート電極12にはク
ロック信号を周期的に供給することができ為その結果と
してフローテングゲートFGを基準レベルに戻すことが
できる0このクロック信号の周波数はフローティングゲ
ートの電圧が変化する速度により決まる(リークパス)
0この速度は一般に極めて低いため、このゲート電極1
2のクロック信号の周波数は一般に相当低くすることが
でき、装置の速度を制限しない。
フローティングゲートの後段にはサブチャンネル5及び
6に対し各別のゲートRG 及びRGgk設置 ける。これらゲート(リセットゲート)によって電荷パ
ケットヲ読取後更に共通ドレイン接点18に転送するこ
とができる。
他の例ではサブチャンネル5及び6をゲートRG 及び
RG、の背屈で結合してチャンネル2と同一の共通チャ
ンネルを形成して電荷パケットを更に転送するようにす
ることができる。斯る構成は例えば電荷パケットをフィ
ルタのように電荷結2゜合装置中を転送中に数回読取る
必要のある場合に゛使用することができる。
本発明によるこの電荷転送装置の動作を第2図、8a、
Bb図及び4図を参照して説明する。第8a図は最后の
8個のクロック電極8(第8図には φ φ及びφ、で
示しである)の下側のチャンネ2.8 ル2内の電位分布及びサブチャンネル5の電位分布を示
す。第8b図は同様に最后の8個のクロック電極8の下
側のチャンネルz内の電位分布及びサブチャンネル6内
の電位分布を示す。本装置のjパ動作Vinチャンネル
装置につき説明するが、本発明はPチャンネル装置にも
使用し得ること勿論でIる。第2図にはクロック電圧φ
、〜φ、及びゲー)OG  OG  RG 及びFG2
に供給されるクロッ1、    $1.   1 り電圧を時間tの関数として示しである0更に、トゲ−
) FGの電位を一定の電圧として示してあり、即チゲ
ー) FGの下に電荷パケットがない場合を示しである
0第2図に−Ov秤で示す電圧レベルは基準レベルを示
し、これは必ずしもアース電位と一致する必要はない0
初めに、フローティング2・・(12) □ゲー) FGはトランジスターOにより適当な電位に
バイアスされているものとする。この電圧は、RG。
が高電圧でFG2が低電圧の場合にFCの下の表面電位
がRG、の下の表面電位とFG2の下の表面電位との間
の値になるように選択する(第8a及びBb図5のt□
参照)。この状態ではサブチャンネル6のFCの下にポ
テンシャルウェルが形成され、このウェルに電荷パケッ
ト14を蓄積することができる。この電荷パケット14
はフローティングゲートFGに電圧変化を誘起し、この
電圧変化を増幅10器7により読取ることができる。電
極φ8.φ、の下には次の電荷パケット15が蓄積され
ており、この電荷パケットはt2において電極φ、の下
に全部蓄積される0このとき、OG は高電圧レベルに
、0G、は低電圧レベルにあるので、OG□の下に低い
15電位障壁が、OG、の下に高い電位障壁が形成され
ているO t8ではφ、が低電圧レベルにある。このとき電に流れ
込む0このとき、RG□は低電圧レベルに、゛RG2V
i高電圧レベルになっているので、この電荷パケット1
5はFGの下に維持され、電荷パケット14は接点18
を経て流出することができる0従って、FGの電位は今
までパケット14の太き −゛さにより決まっていたが
今度はパケット15の大きざにより決まる0 その間に、次の電荷パケット16がチャンネル2f経て
供給されるot、においてこのノ(ケラトは電極φ、及
びφ、の下に蓄積される。t、において、11訃このパ
ケットは電極φ 及びφ、の下に蓄積されるOこの電荷
転送中、バケツ)15H電極FGの下のサブチャンネル
5内に維持される0このとき1ゲートOG  及びOG
2は同時にそれぞれ低及び高電圧しベルに変化している
ためOG工の下に、OG、の下よ)・りも高い電位障壁
が形成されている。t6において、電荷パケット16は
チャンネル2の最終電極φの下に全部蓄積されるot、
においてSRG工及びRG、 H高及び低電圧レベルに
それぞれクロックされているため、ポテンシャルプロフ
ィールは17.、。
に対し示すようになる。従って、サブチャンネル先す内
の電荷パケット15が流出すると同時に、電荷パケット
16がサブチャンネル6のグー) FGの下に導かれる
ため、この電荷パケットを読取ることができる(1,1
8等)。
これがため、電荷転送チャンネルを読取段の区域で2つ
のサブチャンネルに分割することによシ一方のサブチャ
ンネルのフローティングゲートFGの下の第1電荷パケ
ツトを流出させると同時に、次の第2電荷パケツトヲ他
方のサブチャンネルの10フローテイングゲートの下に
蓄積することができる。この場合、フローティングゲー
トFGの電位、従ってンースホロワ7の出力信号は時間
tの関数として矩形状に変化し、2個の順次の信号間に
す□・セットレベルを発生しない。これを第4図に線図
15的に示すO第4図において曲線18は遅延し次入力
信号を示し為矩形19は上述の装置で入力信号をサンプ
ルし遅延した出力信号を示す。矩形の幅はクロック同期
φ1〜φ、に等しく、その結果入力信号に対するこの出
力信号の高次のスペクトルは20(15) 小さくなる。読取速度は本質的に電荷転送速度(゛読取
段でもチャンネル2内と略々等しい)により決まる。リ
セット動作のような速度制限因子は存在しないため、本
装置は高いクロック周波数で動作することができ、例え
ばビデオ信号処理用にも・好適である。OG  及びO
G2のクロック信号並びにRG及びFG2のクロック信
号は第2図に示すように互に反対位相であるため、フロ
ーティングゲートFGのクロストーク信号が互に相殺し
合うため、OG  OG  RG及びRG、のクロック
信号のクロス?・・1、   2.   1 トークは出力信号中に全て又は少くとも殆んど発生しな
い。
本発明は上述した例にのみ限定されるものでなく1多く
の変形や変更が可能である0例えば本発明Fi2相及び
8相0’l’D及びパケットブリゲート型1−・(BB
D)の電荷結合装置に適用することもできる〇第5図は
第1図の電荷転送装置の変形例の平面図を示す。この図
において1上述の第1の実施例と対応する部分は同一の
符号で示す。トランジスタフ及び10は単に種々の電極
間の電気的接続と・・・(16) ともに記号的に示しである0第5図に示す装置は1第1
図に示す装置と、出力グー) OG工及びOGBとフロ
ーティンググー) FCとの間に、サブチャンネル5及
び6に共通の他のゲート電極0G8e配置しである点が
主として相違する0ゲート電極0G85は固定(直流)
電圧■。。、に接続する。本例ではゲートOG  RG
及びOG、 FG2にそれぞれ共通の1、   1 クロック電圧φ□。1及びφRG4 ’供給することが
でき、この目的のためにゲート0GRG及びOG。
1、I RGg’eそれぞれ線図的に示す接続線21及び22 
、。
で互に電気的に接続する。
第6図は第6図の装置に供給する電圧の波形を示し、第
7図はこ、の場合に瞬時t□〜t8の各瞬時にサブチャ
ンネル5.6に発生するポテンシャルプロフィールを示
す〇 第7b図から明らかなように、瞬時t0〜t、において
は電荷パケット14はサブチャンネル6のフローティン
ググー) FCの下に存在する。その間、次の電荷パケ
ット15が電荷転送チャンネル2を経て供給される0瞬
時t、において、この電、(。
荷パケット15はOG、の下に到達している(第7 a
1図)0次にOG 及びRGlの電圧レベルが下がり、
その結果OG及びRG□の下の(電子に対する)1!位
が上昇する。 RG、の下には電位障壁が形成され、そ
の結果OG8及びRGlの下の電位障壁により限界゛さ
れたポテンシャルウェルがFCの下(サブチャンネル5
内)に形成される。電圧V。as ViφRGの最低レ
ベルより僅かに高く選択しであるため10G  の下の
(一定の)を位障壁がOG、及びRG。
の下より僅かに低くなる0従って、電荷パケット(・1
トを次の電荷パケット16がサブチャンネル6のFGの
下に蓄積されるまでの全クロック期間の間中読取ること
ができる。
電荷パケット15がFGの下に転送されるとき、RG、
の下の電位障壁が低減することによりサブチャンネル6
の先行電荷パケット14が流出するため、2個の順次の
電荷パケットが読出される瞬時間に殆んど時間間隔は存
在しない。      ・・・グー) OG□からFG
への電荷の転送中に電荷の1一部がOG2?経てサブチ
ャンネル6に流れるのを阻止するために、最終クロック
電極φ、を、電極OG 及びOG、の下側に部分的に延
在すると共にすブチヤンネル5及び6の上方1で延在す
るよう形成してサブチャンネル5及び6間の電荷の戻り
を阻止する障壁を形成するようにする0図にはこの電極
4のOG 及びOG、の下側に位置する部分全点鎖線で
示しである。
第1実施例と比較してこの実施例は2つのクロ10ツク
、即ちφ、。□及びφ、。たけて十分である利点を有す
る。更に、RG  OG 及びRGs、OG、がスイ1
.1 ブチされる瞬時はφ、に対して臨界的でないため、本実
施例の時間制御は第1笑施例の場合よシ幾分臨界的でな
い利点がある0
【図面の簡単な説明】
第1図は本発明電荷転送装置の第1の実施例の平面図− 第2図は第1図の装置に供給さねるクロック電圧の波形
図S2υ (19) 第8図は第1図の装置の電荷転送チャンネルに”動作中
の各瞬時に発生する電位分布を示す図、第4図は第1図
の装置により得られる出力信号の波形図、 第5図は本発明電荷転送装置の第2の実施例の゛平面図
1 第6図は第5図の装置に供給されるクロック電圧の波形
図、 第7図は第5図の装置に第6図のクロック電圧を供給し
たときその電荷転送チャンネルに発生すI・する電位分
布を示す図である。 1・・・半導体本体    2・・・電荷転送チャンネ
ル8・・・クロック電極   4・・・クロックライン
φ、〜φ4・・・クロック電圧 5.6・・・サブチャ
ンネルB・・・読取段      7・・・出力増幅器
8・・・ソース電極    9・・・ドレイン電極10
・・・スイッチ     11・・・主電極領域12・
・・ゲート電極    1B・・・共通ドレイン接点O
G□、OG2・・・第1(出力)ゲートFG・・・第2
(フローティング) ケート、。 (20) RGl、RG2・・・第8(リセット)ゲートOG・・
・ゲート。 特許出願人  エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン    10>>>>)>    
  >>> ○  o  o   ロ   o o     Q o
   Oざ :  :  、、1  、f ざ  3 
S  置oOcr:、   ヱ FIG、7a 4)3ζ0G20G3 FG RG2 QFIG、7b

Claims (1)

  1. 【特許請求の範囲】 1 半導体本体の表面上にあってクロック電圧を供給し
    情報電荷パケットヲ本体中の電荷転・送チャンネルを経
    て読取段に転送するクロック電極の列を具え、読取段に
    おいて転送されてきた電荷パケットを検出し、該読取段
    は各クロック周期の略々全期間に亘って読取るべき情報
    を表わす定振幅の出力信号を取り出す;・・ことができ
    るよう構成して成る電荷転送装置において、前記読取段
    の区域において電荷転送チャンネルを2個の隣接するサ
    ブチャンネルに分割し、これらサブチャンネルには各別
    の第1ゲートと、共通の第2ゲートと、各別lの第8ゲ
    ートを設け、前記各別の第1ゲートをもって電荷パケッ
    トヲ前記2個のサブチャンネルに交互に転送し得る手段
    を構成し、浮動電位に保つことができる前記共通の第2
    ゲートをこの第2ゲートの電位、従って第2ゲ、。 −トの下に蓄積された電荷パケットの大きさ1を決定す
    る出力増幅器の入力端子に接続し、前記各別の第8ゲー
    トをもって前記共通第2ゲートの下にあって読取られた
    電荷パケットを更に転送する手段を構成したことを特徴
    と−・する電荷転送装置。 魚 特許請求の範囲第1項記載の装置において、前記各
    別の第1ゲートに互に反対位相のクロック電圧を供給す
    ると共に前記各別の第8ゲートにも互に反対位相のクロ
    ック電圧を供給1・・する装置を具えることを特徴とす
    る電荷転送装置。 & 特許請求の範囲第1項記載の装置において、各サブ
    チャンネルの上方には前記第1及び第2ゲート間に別の
    ゲートが設けられているこl。 とを特徴とする電荷転送装置。 4 特許請求の範囲第8項記載の装置において、前記2
    個のサブチャンネルには前記別のゲートが共通に設けら
    れていることffi%徴とする電荷転送装置01.1 翫 特許請求の範囲第8項記載の装置において、一方の
    サブチャンネル上の第1ゲートと第8ゲートヲ互に導電
    的に接続すると共に、他方のサブチャンネル上の第1ゲ
    ートと第8ゲートを互に導電的に接続しであることを特
    徴と□する電荷転送装置0
JP58229986A 1982-12-07 1983-12-07 電荷転送装置 Granted JPS59112493A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8204727 1982-12-07
NL8204727A NL8204727A (nl) 1982-12-07 1982-12-07 Ladingsoverdrachtinrichting.

Publications (2)

Publication Number Publication Date
JPS59112493A true JPS59112493A (ja) 1984-06-28
JPH0373140B2 JPH0373140B2 (ja) 1991-11-20

Family

ID=19840706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58229986A Granted JPS59112493A (ja) 1982-12-07 1983-12-07 電荷転送装置

Country Status (9)

Country Link
US (1) US4649554A (ja)
JP (1) JPS59112493A (ja)
AU (1) AU565482B2 (ja)
CA (1) CA1210503A (ja)
DE (1) DE3343453A1 (ja)
FR (1) FR2537322B1 (ja)
GB (1) GB2131609B (ja)
IT (1) IT1208192B (ja)
NL (1) NL8204727A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214571A (ja) * 1988-07-01 1990-01-18 Toshiba Corp 固体撮像装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2197556B (en) * 1986-10-01 1990-08-29 Sony Corp Charge coupled devices
US4803531A (en) * 1987-09-18 1989-02-07 Tektronix, Inc. Imaging charge-coupled device having an all parallel output
JP2949861B2 (ja) * 1991-01-18 1999-09-20 日本電気株式会社 Ccdリニアイメージセンサ
JPH04256292A (ja) * 1991-02-08 1992-09-10 Sharp Corp 固体撮像装置
KR940000953Y1 (ko) * 1991-04-13 1994-02-25 금성일렉트론 주식회사 Ccd의 리셋트 게이트 구조
GB0222990D0 (en) * 2002-10-04 2002-11-13 E2V Tech Uk Ltd Solid state imaging device
US6972707B1 (en) 2004-07-12 2005-12-06 Massachusetts Institute Of Technology Sub-ranging pipelined charge-domain analog-to-digital converter with improved resolution and reduced power consumption
US7015854B2 (en) * 2004-07-12 2006-03-21 Massachusetts Institute Of Technology Charge-domain A/D converter employing multiple pipelines for improved precision
US7199409B2 (en) * 2004-08-26 2007-04-03 Massachusetts Institute Of Technology Device for subtracting or adding charge in a charge-coupled device
US20060090028A1 (en) * 2004-09-27 2006-04-27 Anthony Michael P Passive differential voltage-to-charge sample-and-hold device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5484948A (en) * 1977-12-20 1979-07-06 Toshiba Corp Output circut for charge transfer element
JPS5646555A (en) * 1979-09-11 1981-04-27 Siemens Ag Integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902186A (en) * 1970-10-28 1975-08-26 Gen Electric Surface charge transistor devices
US3656011A (en) * 1971-02-02 1972-04-11 Rca Corp Charge coupled device
JPS5921186B2 (ja) * 1975-05-26 1984-05-18 日本電気株式会社 半導体装置
US4104543A (en) * 1977-02-22 1978-08-01 Hughes Aircraft Company Multichannel CCD signal subtraction system
FR2436468A1 (fr) * 1978-09-15 1980-04-11 Thomson Csf Element de memoire dynamique a transfert de charges, et application notamment a un registre a decalage
JPS55145368A (en) * 1979-04-27 1980-11-12 Toshiba Corp Charge transfer device
JPS5634218A (en) * 1979-08-29 1981-04-06 Nec Corp Charge transfer element comb line filter
JPS56131278A (en) * 1980-03-18 1981-10-14 Toshiba Corp Charge transfer type comb-shaped filter
JPS5786191A (en) * 1980-11-14 1982-05-29 Nec Corp Charge coupled device and its driving method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5484948A (en) * 1977-12-20 1979-07-06 Toshiba Corp Output circut for charge transfer element
JPS5646555A (en) * 1979-09-11 1981-04-27 Siemens Ag Integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0214571A (ja) * 1988-07-01 1990-01-18 Toshiba Corp 固体撮像装置

Also Published As

Publication number Publication date
GB2131609B (en) 1986-02-19
AU565482B2 (en) 1987-09-17
AU2197083A (en) 1984-06-14
DE3343453A1 (de) 1984-06-14
CA1210503A (en) 1986-08-26
FR2537322B1 (fr) 1989-04-21
US4649554A (en) 1987-03-10
NL8204727A (nl) 1984-07-02
FR2537322A1 (fr) 1984-06-08
GB8332262D0 (en) 1984-01-11
IT1208192B (it) 1989-06-06
GB2131609A (en) 1984-06-20
JPH0373140B2 (ja) 1991-11-20
IT8324007A0 (it) 1983-12-02
DE3343453C2 (ja) 1988-12-15

Similar Documents

Publication Publication Date Title
JPS59112493A (ja) 電荷転送装置
US3953837A (en) Dual serial-parallel-serial analog memory
EP0093411A2 (en) Solid state image-sensing device
US4071775A (en) Charge coupled differential amplifier for transversal filter
EP0096166B1 (en) Charge coupled device and circuit arrangement for its operation
US4255725A (en) Differential device using charge transfer devices, a filter and delay line comprising this device
US3947698A (en) Charge coupled device multiplexer
US4084256A (en) Sampled data analog multiplier apparatus
FI69382C (fi) Kamfilterkoppling foer separerande av en faergvideosignal i sia luminans- och krominanskomposanter
AU592847B2 (en) Charge-coupled device
US4230952A (en) Regenerator circuit for CCD arrangements in a multi-layer metallization structure
EP0223294B1 (en) Charge-coupled device
US4293832A (en) Transversal charge transfer filter
US4103109A (en) Ccd multiplexer
SE438931B (sv) Laddningsoverforingsanordning bl a innefattande en omkopplingsbar blockeringselektrod for att blockera den underliggande laddningen under en eller flera klockperioder
US4231002A (en) Transversal filter having parallel inputs
US4521896A (en) Simultaneous sampling dual transfer channel charge coupled device
JPS63215109A (ja) 相補型音響電荷伝搬装置および操作方法
US5087843A (en) Input circuit for ccd delay line
US4350902A (en) Input stage for a monolithically integrated charge transfer device which generates two complementary charge packets
EP0031084A2 (en) Charge transfer signal processing apparatus
EP0205221B1 (en) Charge-coupled device
CA1136288A (en) Transversal filter
US4255676A (en) Semiconductor phase shift device for a charge transfer filter
US4284907A (en) Charge transfer filter