JPS5921186B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5921186B2 JPS5921186B2 JP6321475A JP6321475A JPS5921186B2 JP S5921186 B2 JPS5921186 B2 JP S5921186B2 JP 6321475 A JP6321475 A JP 6321475A JP 6321475 A JP6321475 A JP 6321475A JP S5921186 B2 JPS5921186 B2 JP S5921186B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- charge
- gate
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷を蓄積転送せしめる半導体装置に関し、さ
らに詳しくはＣＣＤディレィラインの構造に関するもの
である。
らに詳しくはＣＣＤディレィラインの構造に関するもの
である。
一般にＣＣＤディレィラインのインプットとして要求さ
れる特性は大まかに云つて２点あり、１ツはリニアリテ
ィがよいことともう１ツは低雑音であることである。
れる特性は大まかに云つて２点あり、１ツはリニアリテ
ィがよいことともう１ツは低雑音であることである。
第１図は従来から使用されているＣＣＤディレィライン
の構造を模式的に示したものでありａはＣＣＤの上面図
でありｂは断面図である。
の構造を模式的に示したものでありａはＣＣＤの上面図
でありｂは断面図である。
この構造のＣＣＤをディレィラインとして使用しようと
する場合には、例えば３相駆動においてインプットダイ
オード１０１を一定電圧レベルに設定して入カゲイド１
Ｏ２に入力信号電圧を加えるか、或は入力ゲイト１０２
を一定電圧にしてインプットダイオード１０１に入力信
号電圧を印加する。このとき転送されるべき信号電荷は
インプットゲイトの下を通つて第１の転送電極１０３の
下にたくわえられる。ところがよく知られているように
注入される電荷量はいずれの注入形式に対しても入力信
号電圧に対してリニアーではない。またインプットゲイ
ト１０２が電荷転送電極１０３と容量的にカップリング
しているため、駆動パルスに含まれるランダムノイズが
信号電荷量のノイズとしてあられれてくる。このような
欠点を改善するために第２図に示したような電荷注入形
式が考案された。第２図ａは上面図、第２図ｂは断面図
である。第２図において、２０１はインプットダイオー
ド２０２は第１ゲート電極、２０３は第２ゲイト電極で
あり、２０４は最初の転送電極である。
する場合には、例えば３相駆動においてインプットダイ
オード１０１を一定電圧レベルに設定して入カゲイド１
Ｏ２に入力信号電圧を加えるか、或は入力ゲイト１０２
を一定電圧にしてインプットダイオード１０１に入力信
号電圧を印加する。このとき転送されるべき信号電荷は
インプットゲイトの下を通つて第１の転送電極１０３の
下にたくわえられる。ところがよく知られているように
注入される電荷量はいずれの注入形式に対しても入力信
号電圧に対してリニアーではない。またインプットゲイ
ト１０２が電荷転送電極１０３と容量的にカップリング
しているため、駆動パルスに含まれるランダムノイズが
信号電荷量のノイズとしてあられれてくる。このような
欠点を改善するために第２図に示したような電荷注入形
式が考案された。第２図ａは上面図、第２図ｂは断面図
である。第２図において、２０１はインプットダイオー
ド２０２は第１ゲート電極、２０３は第２ゲイト電極で
あり、２０４は最初の転送電極である。
以後説明の都合上、Ｐ型半導体基板を用いたＣＣＤにお
いて３相駆動する場合を例にとつて説明する。この構造
のＣＣＤにおいては二種類の電荷注入の形式が考えられ
る。第１の方法は第１ゲイト電極２０２に浅いＤＣ電圧
を、第２ゲイト電極２０３にはその下のシリコン表面電
位が２０２の部分より大きくなる方向に信号電圧を印加
しておき、２０３に隣接する転送電極がオフ（０ＦＦ）
している間に、インプツトダイオード２０１の電位を第
１ゲイト電極の表面電位より小さい電位まで（ＦＯＲＷ
ＡＲＤ方向）一たん持ちあげて第２ゲイト電極に電荷を
注入へ次に深い逆バイアス状態にもどす。
いて３相駆動する場合を例にとつて説明する。この構造
のＣＣＤにおいては二種類の電荷注入の形式が考えられ
る。第１の方法は第１ゲイト電極２０２に浅いＤＣ電圧
を、第２ゲイト電極２０３にはその下のシリコン表面電
位が２０２の部分より大きくなる方向に信号電圧を印加
しておき、２０３に隣接する転送電極がオフ（０ＦＦ）
している間に、インプツトダイオード２０１の電位を第
１ゲイト電極の表面電位より小さい電位まで（ＦＯＲＷ
ＡＲＤ方向）一たん持ちあげて第２ゲイト電極に電荷を
注入へ次に深い逆バイアス状態にもどす。
この過程で第２電極２０３下には大略第１ゲイト電極電
位と第２ゲイト電極電位（信号電位）の差に酸化膜容量
をかけあわせただけの電加が蓄積される。従つて電荷量
は第２ゲイト電極電位に対してリニアリテイをもつがし
かしながら第１第２ゲイト電極電位がクロツクパルスの
ノイズ成分によつて変調をうける欠点がある。第２の方
法は第２ゲイト電極２０２にクロツク電圧の約半分程度
の電圧を加え．第１ゲイト電極２０１に信号電圧を第２
ゲイト電極より表面電位が小さくなる方向に加えておき
、２０３にりん接する転送電極２０４がオフ（０ＦＦ，
）している間に、インプツトダイオード２０１の電位を
第１ゲイト電極２０１の表面電位より小さい電位（ＦＯ
ＲＷＡＲＤ方向）まで一たん持ちあげて、第２ゲイト電
極２０２に電荷を注入し再び深い逆バイアス状態にもど
す。
位と第２ゲイト電極電位（信号電位）の差に酸化膜容量
をかけあわせただけの電加が蓄積される。従つて電荷量
は第２ゲイト電極電位に対してリニアリテイをもつがし
かしながら第１第２ゲイト電極電位がクロツクパルスの
ノイズ成分によつて変調をうける欠点がある。第２の方
法は第２ゲイト電極２０２にクロツク電圧の約半分程度
の電圧を加え．第１ゲイト電極２０１に信号電圧を第２
ゲイト電極より表面電位が小さくなる方向に加えておき
、２０３にりん接する転送電極２０４がオフ（０ＦＦ，
）している間に、インプツトダイオード２０１の電位を
第１ゲイト電極２０１の表面電位より小さい電位（ＦＯ
ＲＷＡＲＤ方向）まで一たん持ちあげて、第２ゲイト電
極２０２に電荷を注入し再び深い逆バイアス状態にもど
す。
この過程でも第１の場合と同様の原理によつて第１ゲイ
ト電極電圧２０１の増大と共にリニアーに減少する信号
電荷が第２ゲイトの下に蓄積される。ノイズの点は第１
の場合と同様である。第１、第２の方法によつてのべ信
号電荷は転送され適当な手段によつてアウトプツトから
よみだされる。
ト電極電圧２０１の増大と共にリニアーに減少する信号
電荷が第２ゲイトの下に蓄積される。ノイズの点は第１
の場合と同様である。第１、第２の方法によつてのべ信
号電荷は転送され適当な手段によつてアウトプツトから
よみだされる。
なお、第１図で説明した電荷注入の形式をダイナミツク
注入法といい、第２図で説明した形式をスタテイク注入
法あるいはポテンシヤルエクイリブレイシヨン法といつ
ている。
注入法といい、第２図で説明した形式をスタテイク注入
法あるいはポテンシヤルエクイリブレイシヨン法といつ
ている。
第３図は最近提案されているＣＣＤデイレイラインの一
例でそのインプツト部分の上面図を示すこれは２列の２
相ＣＣＤに同一のクロツクパルスの位相を１８０相ずら
して印加することによつて同一のクロツク周波数に対す
るナイキスト周波数を２倍にしようとするもの（二重デ
イレイライン）である。
例でそのインプツト部分の上面図を示すこれは２列の２
相ＣＣＤに同一のクロツクパルスの位相を１８０相ずら
して印加することによつて同一のクロツク周波数に対す
るナイキスト周波数を２倍にしようとするもの（二重デ
イレイライン）である。
第３図において３０１，３０２はそれぞれインプツトダ
イオードおよびインプツトゲイトを示し３０３，３０４
，３０３／，３０４１，３０３５，３０４／ｌ・・・・
・および３０５，３０６，３０５／，３０８，３０５７
′，３０６生・・・・は転送電極であつて第３図ｂに示
すような駆動パルスφ１，φ２が印加されている。この
構造ではダイナミツク注入によつて最初の転送電極３０
３，３０５のうちのいずれかオンしている電極に注入さ
れる。従゛つてリニアリテイおよびノイズの点でのぞま
しくない。また第２図の構造の３０２と３０３および３
０２と３０５間に第３のゲイト電極を設けたとしても、
スタテイ．クな注入がおこなえない等の欠点があつた。
本発明の目的は、前記従来の欠点を解決せしめ二重デイ
レイラインあるいは三重デイレイラインにおいて、スタ
テイク注入を可能にせしめた半導体装置を提供すること
にある。本発明によれば半導体表面に絶縁層を介して多
数の独立した電極群を設けて電荷を蓄積転送せしめる半
導体装置においてインプツトダイオードと２列以上並列
に配置された電荷転送電極群を備えかつ該インプツトダ
イオードと電荷転送電極群との間に第１、第２、第３か
らなる３個のゲイト電極が設けられていることを特徴と
する半導体装置が得られる。
イオードおよびインプツトゲイトを示し３０３，３０４
，３０３／，３０４１，３０３５，３０４／ｌ・・・・
・および３０５，３０６，３０５／，３０８，３０５７
′，３０６生・・・・は転送電極であつて第３図ｂに示
すような駆動パルスφ１，φ２が印加されている。この
構造ではダイナミツク注入によつて最初の転送電極３０
３，３０５のうちのいずれかオンしている電極に注入さ
れる。従゛つてリニアリテイおよびノイズの点でのぞま
しくない。また第２図の構造の３０２と３０３および３
０２と３０５間に第３のゲイト電極を設けたとしても、
スタテイ．クな注入がおこなえない等の欠点があつた。
本発明の目的は、前記従来の欠点を解決せしめ二重デイ
レイラインあるいは三重デイレイラインにおいて、スタ
テイク注入を可能にせしめた半導体装置を提供すること
にある。本発明によれば半導体表面に絶縁層を介して多
数の独立した電極群を設けて電荷を蓄積転送せしめる半
導体装置においてインプツトダイオードと２列以上並列
に配置された電荷転送電極群を備えかつ該インプツトダ
イオードと電荷転送電極群との間に第１、第２、第３か
らなる３個のゲイト電極が設けられていることを特徴と
する半導体装置が得られる。
さらに本発明によれば前記半導体装置において電荷転送
電極群に燐接して設けられた第３のゲイト電極をポテン
シヤルパリヤ一としてインプツトダイオードと第１のゲ
イト電極とにより第２のゲイト電極直下に信号電荷を蓄
積せしめ該蓄積信号電荷を前記電荷転送電極群のうち第
３のゲイト電極に燐接する第１番目の電荷転送電極がオ
ンしている期間の一部で前記第３のゲイト電極をオンに
して前記第１番目の電荷転送電極下に信号電荷を注入せ
しめる電荷の注入制御手段を含むことを特徴とする半導
体装置が得られる。以下本発明について図面により説明
する。第４図Ａ，ｂ、第５図Ａ，ｂ、第６図Ａ，ｂは本
発明の一実施例を説明するための図であり、第４図は４
相駆動二重ＣＣＤｌ第５図は２相駆動二重ＣＣＤ、第６
図は三相駆動三重ＣＣＤへの応用例である。
電極群に燐接して設けられた第３のゲイト電極をポテン
シヤルパリヤ一としてインプツトダイオードと第１のゲ
イト電極とにより第２のゲイト電極直下に信号電荷を蓄
積せしめ該蓄積信号電荷を前記電荷転送電極群のうち第
３のゲイト電極に燐接する第１番目の電荷転送電極がオ
ンしている期間の一部で前記第３のゲイト電極をオンに
して前記第１番目の電荷転送電極下に信号電荷を注入せ
しめる電荷の注入制御手段を含むことを特徴とする半導
体装置が得られる。以下本発明について図面により説明
する。第４図Ａ，ｂ、第５図Ａ，ｂ、第６図Ａ，ｂは本
発明の一実施例を説明するための図であり、第４図は４
相駆動二重ＣＣＤｌ第５図は２相駆動二重ＣＣＤ、第６
図は三相駆動三重ＣＣＤへの応用例である。
各図ａはＣＣＤの上面図でありｂは転送のドライブパル
スφ１，φ２，φ３，φ４および第３ゲイトに印加する
ゲイトパルスの波形Ｇ３を示す。
スφ１，φ２，φ３，φ４および第３ゲイトに印加する
ゲイトパルスの波形Ｇ３を示す。
第４図ａにおいて４０１，４０２，４０３，４０４は各
々入力ダイオードで、第１、第２、第３ゲート電極であ
り． ４０５，４０６，４０７，４０８，４０５′，４
０６′，４０７′，４０８／，は第１デイレイラインの
転送電極であり、４０９，４１０，４１１，４１２，４
０９′，４１０′，４１Ｖ，４１Ｚ・・・・・・は第２
デイレイラインの転送電極である。先ず第４図において
第３ゲイト電極がない場合を考えてみる。
々入力ダイオードで、第１、第２、第３ゲート電極であ
り． ４０５，４０６，４０７，４０８，４０５′，４
０６′，４０７′，４０８／，は第１デイレイラインの
転送電極であり、４０９，４１０，４１１，４１２，４
０９′，４１０′，４１Ｖ，４１Ｚ・・・・・・は第２
デイレイラインの転送電極である。先ず第４図において
第３ゲイト電極がない場合を考えてみる。
ｂ図に示したクロツク波形かられかるようにこの構造で
スタテイク注入をおこなうためには図のＡ−Ｂ間で入力
ダイオードの電圧を上下して第２ゲイト電極の下に電荷
をたくわえ、次に４０５（０ｒ４０９）がオンされて４
０３の下にたくわえられいる信号電荷が４０６（０ｒ４
１０）の下に注入されるという過程をくり返さなければ
ならない。従つてクロツク周波数が１ＭＨｚ以下の場合
にはＡ−Ｂ間は２００ｍｓｅｃ程度はとれるので、この
ようなことも可能であるがクロツク周波数が１０ＭＨｚ
をこえるとＡＢ間は２０ｍｓｅｃ以下になりこのような
狭い間げきにパルスをいれることも電荷を注入すること
も極めて困難になる。
スタテイク注入をおこなうためには図のＡ−Ｂ間で入力
ダイオードの電圧を上下して第２ゲイト電極の下に電荷
をたくわえ、次に４０５（０ｒ４０９）がオンされて４
０３の下にたくわえられいる信号電荷が４０６（０ｒ４
１０）の下に注入されるという過程をくり返さなければ
ならない。従つてクロツク周波数が１ＭＨｚ以下の場合
にはＡ−Ｂ間は２００ｍｓｅｃ程度はとれるので、この
ようなことも可能であるがクロツク周波数が１０ＭＨｚ
をこえるとＡＢ間は２０ｍｓｅｃ以下になりこのような
狭い間げきにパルスをいれることも電荷を注入すること
も極めて困難になる。
これに対して第４図に示した構造においては第３ゲイト
電極４０４を特殊なゲイトとして使用する即ち、第３ゲ
イト電極４０４にｂ図に示すようなタイミング（φ，，
φ２が同時にオンしていてφ３がオフしている期間、あ
るいはφ３，φ４が同時にオンしていてφ１がオフして
いる期間）で第３ゲイト電極に図に示すような短いパル
スＧ３を印加することによつて第２ゲイト電極４０３下
にある信号電荷を４０５あるいは４０９下を通つてそれ
ぞれ４０６あるいは４１０の下におくりこむことができ
る。
電極４０４を特殊なゲイトとして使用する即ち、第３ゲ
イト電極４０４にｂ図に示すようなタイミング（φ，，
φ２が同時にオンしていてφ３がオフしている期間、あ
るいはφ３，φ４が同時にオンしていてφ１がオフして
いる期間）で第３ゲイト電極に図に示すような短いパル
スＧ３を印加することによつて第２ゲイト電極４０３下
にある信号電荷を４０５あるいは４０９下を通つてそれ
ぞれ４０６あるいは４１０の下におくりこむことができ
る。
この場合には第３ゲイト電極は大部分の時間（図のよう
なパルスが印加されていない期呻は入力ダイオードの電
圧を上下して信号電荷を第２ゲイト電極４０３の下に蓄
積するためのバリヤーとして使用される。従つて高いク
ロツク周波数まで応答するインプツト構造を実現できる
。
なパルスが印加されていない期呻は入力ダイオードの電
圧を上下して信号電荷を第２ゲイト電極４０３の下に蓄
積するためのバリヤーとして使用される。従つて高いク
ロツク周波数まで応答するインプツト構造を実現できる
。
この場合には第２図の説明でのべた通り信号電荷量は信
号電圧（第１、あるいは第２ゲイト電圧）に比例してそ
れぞれ減少したり増大したりする。従つて理想的なリニ
アリテイを得ることができる。第５図において５０１，
５０２，５０３，５０４は第４図４０１，４０２，４０
３，４０４と同一の構造が同一の役割を果すまた５０５
，５０６，５０５７，５０６／，５０ヂ，５０６′Ｚ・
・・・・は第１のデイレイラインの転送電極であり５０
７，５０８，５０７′，５０８′，５０７／′，５０８
′イ・・・・・は第２のデイレイラインの転送電極であ
る。
号電圧（第１、あるいは第２ゲイト電圧）に比例してそ
れぞれ減少したり増大したりする。従つて理想的なリニ
アリテイを得ることができる。第５図において５０１，
５０２，５０３，５０４は第４図４０１，４０２，４０
３，４０４と同一の構造が同一の役割を果すまた５０５
，５０６，５０５７，５０６／，５０ヂ，５０６′Ｚ・
・・・・は第１のデイレイラインの転送電極であり５０
７，５０８，５０７′，５０８′，５０７／′，５０８
′イ・・・・・は第２のデイレイラインの転送電極であ
る。
また第６図において６０１，６０２，６０３，６０４そ
れぞれ第４図の４０１，４０２，４０３，４０４と同一
構造かつ同一の役割を果す。また６０５，６０６，６０
７，６０５／，６０６１，６０７／，６０５４・・・・
・は第１のデイレイラインの転送電極であり６０８，６
０９，６１０，６０８′，６０９′，６１０′，６０８
（′・・・・・・は第２のデイレイラインの転送電極で
あり６１１，６１２，６１３，６１Ｖ，６１２′，６１
３′．６１Ｖは第３のデイレイラインの転送電極である
。今第５図およば第６図において第３ゲイト電極がない
従来の場合について考えて見る。この場合は第５図ｂ第
６図ｂの波形からあきらかなように第５図の場合には、
５０５，５０７のいずれか一つ以上に、第６図の場合に
は６０５，６０８，６１１のいずれか一つ以上に信号電
荷の蓄積の段階で電荷が流れてしまいスタテイツクな電
荷注入ができない。これに対して第５図ａおよび第６図
ｂに示す本発明構造においては第３ゲイト電極５０４或
は６０４をキヤリヤ一の流れに対するバリヤーとして働
かせることによつて以下に示すようにスタテイツク注入
をおこなうことが可能になる。今第５図第６図にＧ３の
電圧をφ１，φ２あるいはφ１，φ２，φ３のうちいず
れか一つだけがオンしている状態で第３ゲイト電極をオ
ン状態にすると、第２ゲイト電極下にある信号電荷は所
望の最初の転送電極の下に移され順次転送される。信号
電荷は当然第５図ａおよび第６図ＡＯＡ−Ｂ間でダイオ
ード電位を上下することによつて第２図で説明したよう
に第２ゲイト電極の下にたくわえられている。第４〜第
６図の場合信号電荷を決定する電極４０２，４０３，５
０２，５０３，６０２，６０３は、信号電荷量が決定さ
れる期間は、直流電圧が印加されている第３ゲイトによ
つてクロツクパルスから遮断されるのでクロツクパルス
中に含まれるノイズは信号電荷の中には全くはいつてこ
ない。
れぞれ第４図の４０１，４０２，４０３，４０４と同一
構造かつ同一の役割を果す。また６０５，６０６，６０
７，６０５／，６０６１，６０７／，６０５４・・・・
・は第１のデイレイラインの転送電極であり６０８，６
０９，６１０，６０８′，６０９′，６１０′，６０８
（′・・・・・・は第２のデイレイラインの転送電極で
あり６１１，６１２，６１３，６１Ｖ，６１２′，６１
３′．６１Ｖは第３のデイレイラインの転送電極である
。今第５図およば第６図において第３ゲイト電極がない
従来の場合について考えて見る。この場合は第５図ｂ第
６図ｂの波形からあきらかなように第５図の場合には、
５０５，５０７のいずれか一つ以上に、第６図の場合に
は６０５，６０８，６１１のいずれか一つ以上に信号電
荷の蓄積の段階で電荷が流れてしまいスタテイツクな電
荷注入ができない。これに対して第５図ａおよび第６図
ｂに示す本発明構造においては第３ゲイト電極５０４或
は６０４をキヤリヤ一の流れに対するバリヤーとして働
かせることによつて以下に示すようにスタテイツク注入
をおこなうことが可能になる。今第５図第６図にＧ３の
電圧をφ１，φ２あるいはφ１，φ２，φ３のうちいず
れか一つだけがオンしている状態で第３ゲイト電極をオ
ン状態にすると、第２ゲイト電極下にある信号電荷は所
望の最初の転送電極の下に移され順次転送される。信号
電荷は当然第５図ａおよび第６図ＡＯＡ−Ｂ間でダイオ
ード電位を上下することによつて第２図で説明したよう
に第２ゲイト電極の下にたくわえられている。第４〜第
６図の場合信号電荷を決定する電極４０２，４０３，５
０２，５０３，６０２，６０３は、信号電荷量が決定さ
れる期間は、直流電圧が印加されている第３ゲイトによ
つてクロツクパルスから遮断されるのでクロツクパルス
中に含まれるノイズは信号電荷の中には全くはいつてこ
ない。
以上本発明の説明において、Ｐ型基板を用いた場合を例
にとつて説明したがＮ型基板の場合にも本発明の内容は
容易に適用できることはあきらかである。また３個のゲ
イトを持つた構造の有効性は二重あるいは三重のデイレ
イラインの場合だけでなく単一のデイレイラインの場合
にも適用できることはあきらかである。
にとつて説明したがＮ型基板の場合にも本発明の内容は
容易に適用できることはあきらかである。また３個のゲ
イトを持つた構造の有効性は二重あるいは三重のデイレ
イラインの場合だけでなく単一のデイレイラインの場合
にも適用できることはあきらかである。
第７ａ図はその１ツの具体例を示す。
第７図において７０１，７０２，７０３，７０４は第６
図の６０１，６０２，６０３，６０４と同様の構造と働
きを示す。第７図ｂは第７図ａのデバイスのドライブ電
圧φ１，φ２，φ３と第３ゲイト電極電圧の波形Ｇ３を
示す。このようにすると図のＡ−Ｂ間でダイオード電位
を上下することによつて第２ゲイト電極下にたまつた信
号電荷は第３ゲイト電圧をオンしている期間に最初の転
送電極７０５に転送され、順次７０６，７０７，７０５
，７０６′，７０７ｔ・・・・・と転送されていく。
図の６０１，６０２，６０３，６０４と同様の構造と働
きを示す。第７図ｂは第７図ａのデバイスのドライブ電
圧φ１，φ２，φ３と第３ゲイト電極電圧の波形Ｇ３を
示す。このようにすると図のＡ−Ｂ間でダイオード電位
を上下することによつて第２ゲイト電極下にたまつた信
号電荷は第３ゲイト電圧をオンしている期間に最初の転
送電極７０５に転送され、順次７０６，７０７，７０５
，７０６′，７０７ｔ・・・・・と転送されていく。
この場合もスタテイツクな注入であり信号電荷 １量に
決定する電極７０２，７０３は信号電荷量が決定される
期間は直流バイアスが印加されている第３ゲイト電極に
よつてクロツクパルスが印加される電極と遮断されるの
でクロツクパルス中に含まれるノイズは信号電荷の中に
全く入つてこない。
決定する電極７０２，７０３は信号電荷量が決定される
期間は直流バイアスが印加されている第３ゲイト電極に
よつてクロツクパルスが印加される電極と遮断されるの
でクロツクパルス中に含まれるノイズは信号電荷の中に
全く入つてこない。
乏またＧ３のパルスは公知のＣＣＤのプリアンプの浮遊
拡散層のりセツト電圧と併用することが可能である。以
上のべた第４〜第７図の例においてゲイト電極および転
送電極の大きさは次のようになること ２がのぞましい
。
拡散層のりセツト電圧と併用することが可能である。以
上のべた第４〜第７図の例においてゲイト電極および転
送電極の大きさは次のようになること ２がのぞましい
。
第４図においては４０３および４０６，４１０の面積は
他のφ２，φ４が印加される電極面積の約２倍であり、
かつ４０３は４０６および４１０より少し大きいこと、
同様にして第５図においては３第２ゲイト電極５０３お
よび５０５，５０ｒの電荷蓄積可能部分（同一クロツク
電圧に対して表面電位が大きくなる方の電極部分）の面
積が他の転送電極の対応部分の約２倍であること、第６
図においては６０３および６０５，６０８，６１１の面
積が他の転送電極の約２倍であつてかつ６０２の面積は
６０５，６０８，６１１のそれよりや＼大きいこと、第
７図においては７０３および７０５の面積が他の転送電
極の約２倍アあつて７０２は７０５よりや＼大きいこと
がのぞましい。
他のφ２，φ４が印加される電極面積の約２倍であり、
かつ４０３は４０６および４１０より少し大きいこと、
同様にして第５図においては３第２ゲイト電極５０３お
よび５０５，５０ｒの電荷蓄積可能部分（同一クロツク
電圧に対して表面電位が大きくなる方の電極部分）の面
積が他の転送電極の対応部分の約２倍であること、第６
図においては６０３および６０５，６０８，６１１の面
積が他の転送電極の約２倍であつてかつ６０２の面積は
６０５，６０８，６１１のそれよりや＼大きいこと、第
７図においては７０３および７０５の面積が他の転送電
極の約２倍アあつて７０２は７０５よりや＼大きいこと
がのぞましい。
また、本発明はうめこみチヤンネルを用いたＣＣＤデイ
レイラインのインプツト形式として用いられることも当
然である。
レイラインのインプツト形式として用いられることも当
然である。
第１〜３図は従来の（ＪＣＤデイレイラインのインプツ
ト部分の構造を示し、第４〜７図は本発明によるインプ
ツト部分の構造を示す。 １０１，２０１，３０１・・・・・・７０１はインプツ
トダイオード、 １０２，２０２，２０３，３０２，
４０２，４０４，５０２，５０３，５０４，６０２，６
０３，６０４，７０２，７０３，７０４はインプツトゲ
イト、１０３，２０４，および３０３，３０４，３０５
，３０６，４０５，４０６，４０７，４０８，４０９，
４１１，５０５，５０６，５０７，５０８およびこれら
の番号に′，″″′，のダツシを付したものは転送電極
φ，，φ２，φ３，φ４はドライブパルス波形、Ｇ３は
本発明による第３ゲイト電極に印加されるパルス波形を
示し、第４〜７図の期間Ａ−Ｂは信号電荷を設定できる
期間を示す。
ト部分の構造を示し、第４〜７図は本発明によるインプ
ツト部分の構造を示す。 １０１，２０１，３０１・・・・・・７０１はインプツ
トダイオード、 １０２，２０２，２０３，３０２，
４０２，４０４，５０２，５０３，５０４，６０２，６
０３，６０４，７０２，７０３，７０４はインプツトゲ
イト、１０３，２０４，および３０３，３０４，３０５
，３０６，４０５，４０６，４０７，４０８，４０９，
４１１，５０５，５０６，５０７，５０８およびこれら
の番号に′，″″′，のダツシを付したものは転送電極
φ，，φ２，φ３，φ４はドライブパルス波形、Ｇ３は
本発明による第３ゲイト電極に印加されるパルス波形を
示し、第４〜７図の期間Ａ−Ｂは信号電荷を設定できる
期間を示す。
Claims (1)
- １ 半導体表面に絶縁層を介して多数の独立した電極群
を設けて電荷を蓄積転送せしめる半導体装置においてイ
ンプットダイオードと２列以上並列に配置された電荷転
送電極群を備え、かつ該インプットダイオードと電荷転
送電極群との間に第１、第２、第３からなる３個のゲイ
ト電極が設けられていると共に電荷転送電極群に隣接し
て設けられた第３のゲイト電極をポテンシャルバリヤー
としてインプットダイオードと第１のゲイト電極とによ
り第２のゲイト電極直下に信号電荷を蓄積せしめ、該蓄
積信号電荷を前記電荷転送電極群のうち第３のゲイト電
極に隣接する第１番目の電荷転送電極がオンしている期
間の一部で前記第３のゲイト電極を制御して前記第１番
目の電荷転送電極下に信号電荷を注入せしめる電荷の注
入制御手段を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6321475A JPS5921186B2 (ja) | 1975-05-26 | 1975-05-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6321475A JPS5921186B2 (ja) | 1975-05-26 | 1975-05-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51138348A JPS51138348A (en) | 1976-11-29 |
| JPS5921186B2 true JPS5921186B2 (ja) | 1984-05-18 |
Family
ID=13222713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6321475A Expired JPS5921186B2 (ja) | 1975-05-26 | 1975-05-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921186B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629087A (ja) * | 1985-07-08 | 1987-01-17 | カルル・ヘール | 接触密封式ねじ込み型管継手 |
| JPH0371594B2 (ja) * | 1984-05-29 | 1991-11-13 | Hehl Karl |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8204727A (nl) * | 1982-12-07 | 1984-07-02 | Philips Nv | Ladingsoverdrachtinrichting. |
-
1975
- 1975-05-26 JP JP6321475A patent/JPS5921186B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0371594B2 (ja) * | 1984-05-29 | 1991-11-13 | Hehl Karl | |
| JPS629087A (ja) * | 1985-07-08 | 1987-01-17 | カルル・ヘール | 接触密封式ねじ込み型管継手 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51138348A (en) | 1976-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4112456A (en) | Stabilized charge injector for charge coupled devices with means for increasing the speed of propagation of charge carriers | |
| US3937985A (en) | Apparatus and method for regenerating charge | |
| US4206371A (en) | CCD with differently doped substrate regions beneath a common electrode | |
| JPS5921186B2 (ja) | 半導体装置 | |
| DE3938302C2 (ja) | ||
| JPS5921181B2 (ja) | 電荷転送装置 | |
| JPS6142874B2 (ja) | ||
| US3935477A (en) | Analog inverter for use in charge transfer apparatus | |
| EP0732702B1 (en) | Charge transfer apparatus and driving method thereof | |
| CA1101994A (en) | Linear ccd input circuit | |
| KR950004868B1 (ko) | 반도체 장치 | |
| JPS6318344B2 (ja) | ||
| US4321584A (en) | Charge coupled digital-to-analog converter | |
| US4010484A (en) | Charge injection input network for semiconductor charge transfer device | |
| US5146480A (en) | Sampling an analog signal voltage using fill and spill input in charge transfer device | |
| US3950655A (en) | Charge coupled device with plural taps interposed between phased clock | |
| EP0406890B1 (en) | Charge transfer device and its driving method | |
| US4243897A (en) | Charge coupled semiconductor device storing 2-bit information | |
| CA1101548A (en) | Two phase charge coupled devices employing fixed charge for creating asymmetrical potential wells | |
| JP2606225B2 (ja) | 電荷結合素子 | |
| JPS597226B2 (ja) | 電荷結合素子への電荷注入法 | |
| JP2723063B2 (ja) | 電荷転送装置 | |
| JPS63292669A (ja) | 光電変換装置 | |
| KR810001711B1 (ko) | 선형 전하 결합소자의 동작방법 | |
| JPS6316910B2 (ja) |