JPS5921181B2 - 電荷転送装置 - Google Patents

電荷転送装置

Info

Publication number
JPS5921181B2
JPS5921181B2 JP49103544A JP10354474A JPS5921181B2 JP S5921181 B2 JPS5921181 B2 JP S5921181B2 JP 49103544 A JP49103544 A JP 49103544A JP 10354474 A JP10354474 A JP 10354474A JP S5921181 B2 JPS5921181 B2 JP S5921181B2
Authority
JP
Japan
Prior art keywords
input
charge
transfer
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49103544A
Other languages
English (en)
Other versions
JPS5057390A (ja
Inventor
フランシス トムセツト ミカエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS5057390A publication Critical patent/JPS5057390A/ja
Publication of JPS5921181B2 publication Critical patent/JPS5921181B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76808Input structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 本発明は電荷転送装置に関するものである。
半導体素子において半導体媒体中の電荷の局在した蓄積
量を電気的に制御し移動させることによりシフトレジス
タ動作が実現されてきた。そのような電荷は半導体素子
中で電荷をある段から隣の段へ転送する印加クロック電
圧により制御され半導体中で転送される。このような半
導体シフトレジスタは所謂電荷転送装置(CTD)型で
ある。これらの装置はたとえば遅延線及び光学画像ピッ
クアップ装置として有用である。電荷転送装置は主とし
て二つに分類される。
すなわち、いわゆる″電荷結合装置″(CCD)と集積
回路の分野のバケツリレー型装置(BBO)である。い
ずれの型においても酸化膜で被覆された酸化膜の主表面
上に空間的に周期的に配置された金′ 属電極パターン
が集積されたMOS(金属−酸化膜−半導体)形容量を
規定する。それによつて入力信号に応答し最初発生した
半導体中の局在した蓄積電荷(あるいはその一部)は電
極に印加された電圧パルス列(すなわちクロック)によ
り隣接j したMOS容量間を順次半導体中で移動でき
る。信号電荷は最初そのようなMOS容量列の入力端に
ディジタル又はアナログ情報の流れに従い注入される。
たとえば刻時電圧パルス列の適当な瞬間においてCTD
の第1の転送位置に注入された制御された電荷の形とし
てである。もちろん現在の半導体電荷転送装置において
半導体媒体はシリコンで、酸化膜は二酸化シリコンであ
るが他の適当な半導体一絶縁膜の組合せも使用できるこ
とを理解すべきである。
CTDの場合の3酸化膜5という用語は任意のそのよう
な絶縁膜を指すものと言つて良い。一般に電荷転送装置
は入力信号、特にアナログ入力信号が半導体ウエハ基板
の局部的な表面チヤネル特性に依存した入力電荷をCT
Dに導入するという欠点をもつ。
特に第1のCTD転送位置の近くにおける半導体の入力
ゲート領域中に表面ゞ反転2層を形成する閾値ゲート電
圧に依存する。従つて、二つの異なる半導体基板中に配
置された二つの異なるCTD(あるいは同じチツプ中に
配置されしかし互に離れている二つのCTD)中の入力
信号は二つのCTDから異なる出力信号を発生する可能
性があり、これが通常である。この出力の不一致はたと
えば光画像センサ用などの半導体CTDアレイにおいて
は特に好ましくない。本発明はこの欠点が減少あるいは
除去された電荷転送装置の実現を目的とする。本発明に
よる電荷転送装置は該装置中の第1の転送位置へ電荷を
供給するための入力領域、該入力領域からあらかじめ決
められ入力信号には依存しない電荷を該位置へ転送する
ため該装置を駆動するとともに該位置から入力信号に依
存した量の電荷を除去しそれによつて該位置に該装置中
で続いて転送するための該入力信号に依存した電荷量を
残すための入力回路を含む。
装置は該入力領域と該位置との間に入力ゲート領域を含
んでも良く、該入力回路は該位置を制御するための電極
を駆動する手段、該電極を駆動する間の第1の時間周期
において該あらかじめ決められた入力信号に依存しない
電荷を該入力から該位置へ転送するための電荷注入パル
スを該電極に印加する手段及び入力信号依存電荷量が該
第1の周期に続いて該位置から該入力領域へ戻るよう該
ゲート領域を制御しながら該入力信号を入力ゲートに印
加する手段を含んで良い。
駆動手段は該電極を駆動するためのクロツクパルスを供
給するのに適するもので良く、該クロツクパルスは該電
荷注入パルスの間続き該入力信号供給手段は該クロツク
パルスの間続く第2の周期間該入力ゲート電極に該入力
信号を供給するのに適しでいれば良いそれによつて該電
荷の入力信号依存量は該クロツクパルスが終る前に該位
置から該入力領域に逆転送される。好ましくは該第1の
時間周期は該継続時間の半分以下あるいは3分の1以下
であれば更に好ましい。入力信号供給手段は該入力信号
とバイアス電圧を該入力ゲート電極に供給するのに適し
ていれば良い。
該バイアス電圧の大きさは該駆動電圧と等しいことが好
ましい。装置は半導体基体を含み該入力領域はP−N接
合を該基体中に含む。
第1図を参照すると、半導体電荷転送装置10はたとえ
ばp形シリコンの単結晶半導体基体11を含む。
半導体基体11の主底面とのオーム性接触を形成してい
る金属層12は基体11のバルクを電気的な接地ポテン
シヤルに保つための電極となつている。基体11の主上
面は入力ダイオード電極層14が基体11中のn形局在
表面領域11.5とオーム性接触を形成するための窓が
あけられている二酸化シリコン層13により被覆されて
いる。酸化膜13の露出した表面上には入力ゲート電極
15とそれに続く電極16.1,16.2,16.3,
16.4等)のアレイが配置されている。これらのうち
電極16.1はこの電極直下の基体11の局在した表面
領域における第1の転送位置の電圧を制御する第1転送
電極である。すべての電極14,15,16.1,16
.2,16.3上の任意の時刻における電位は電力源2
1により駆動される入力回路によつて制御される。入力
回路20は出力端子(左から右へD,C,Φ1,Φ2,
Φ,)を含む。端子Dは電極14に接続され端子Cは入
力ゲート電極15に接続されている。端子(Φ1,Φ2
,Φ3)は周知の3相CTD方式に従い電極(16.1
,16.2,16.3,16.4等)にそれぞれ接続さ
れている。装置10の動作を説明するために電極層14
はn形領域11.5とともに電荷を基体11中へ注入す
る入力源として働くことを注意しておく必要がある。
動作中第2.1図に示されるように、端子Φ1及びΦ2
のクロツク電圧は時間の関数として印加される。Φ1の
能カクロツクパルス位相は時刻TOに始まりT2に終る
、一方、Φ2の能動クロツクパルス位相はΦ1のクロツ
クパルス位相の終了時刻T2よりわずかに前に始まる。
第2.1図において、基準電圧レベルRは任意のクロツ
ク周期の残りの(受動)位相に対応し、一方電圧レベル
R+Pはパルス(能動)位相すなわち基準電圧とクロツ
クパルス電圧の和に対応する。図を簡単化するために、
刻時位相Φ3は第2.1図から省略されている。しかし
、当業者には周知のように、クロツク位相Φ3のパルス
位相はクロツクΦ2の能力パルス位相のわずか終了前に
始まることを理解する必要がある。これら各種のクロツ
ク位相すべてが電極16.1,16.2,16.3,1
6.4等)に順次印加されている間のあるクロツク周期
中、入力ダイオード電極14及び入力ゲート電極15へ
の電圧は以下のように入力回路20により供給される。
端子Dを経て入力ダイオード電極14に印加される電圧
V。はすべての場合信号には依存しないことが望ましく
、この電圧はΦ,の能動パルス位相の始めの部分すなわ
ち典型的な場合電圧VD(第2.2図)がR以下に作ら
れるT。からt1の間を除くすべてのクロツクにおいて
R+Pに等しいと有利である。しかし、Dは続いて注入
される電荷が電極16.2直下の半導体中における第2
の転送位置を通つて直ちに流れるようあまり低くしない
方が有利である。動作を有利にするためにはt1はT。
からT2までの約半分以下にし約3分の1以下にするこ
とが望ましい。従つて、負方向パルス(典型的にはPよ
りわずかに大)がΦ1の能動位相の始めの部分において
入力ダイオードに印加される。この負方向パルスと続い
て電極16.1に印加されるΦ1の正方向クロツクパル
スの結果、入力ダイオード(局在した表面領域11.5
)から電極15下の表面ゲート領域中の基体11内へ電
子が注入される。これらの注入された電子は(Φ1のク
ロツク電圧パルスにより)電極16.1直下の第1の転
送位置へ運ばれるがその量はこの入力ゲート信号電圧が
RとR+P(第2.3図)の間にある限り次に入力ゲー
ト電極15に印加される入力信号には依存しない。クロ
ツクt1の後端子Dを経て電極14に印加された負方向
パルスが終る。次に(第1の転送電極16.1下)の第
1の転送位置中に集積された電子のある一部分は入力ダ
イオード(表面領域11.5)へ逆転送される。その量
は特にクロツクt1からT2の間に入力ゲート電極15
へ印加された入力ゲート信号電圧Vcに依存する。一定
入力ゲート電圧Vc−SがクロツクT。からT2までの
間通して電極15に印加されていると仮定すると2.3
図,第1の転送電極16.1下に残る(そしてその後順
次電極16.2,16.3・・・・・・下の位置へ転送
される)電荷量は電圧準位R+Pから電圧準位Sへの電
圧差(第2.3図)に直接比例する。特に、第1の転送
電極16.1下に先に蓄積されていたすべての電荷は、
入力ゲート信号電圧VcをタロツクT。ないしT2の間
R+Pに等しくしそれによりCTDlOを通つて更に転
送される信号電荷が残らないならば表面領域11.5に
逆転送される。従つて、TOないしT2の間入力ゲート
電極15に印加される電圧が最初局在領域11.5から
電極16.1下の基体中の領域へ転送された電荷のどれ
ほどが次に表面領域11.5へ逆転送されるかを決定す
る。信号電圧準位Sと(更にシフトレジスタ転送される
ための)第1の転送位置中に残る入力信号電荷Qとの間
には簡単な関係がある。TOないしT2の時間中入力ゲ
ート電極15に印加される信号電圧準位Sを用いると、
Q−C(R+P−S) である。
ここで、Cは電極16.1が酸化膜13及びこの電極直
下の半導体基体11の領域と形成する金属一酸化膜一半
導体構造の容量である。従つて、もし電圧準位SがR+
Pならば更にCTD転送するための電荷は第1の転送位
置に残らないがもしSがRに等しいとクロツクt1の終
了時までに第1の転送位置に入力ダイオードから最初に
転送された本質的に全ての電荷(全信号電荷)は残りの
CTDを経て順次転送されるためにこの第1の転送位置
に残る。更に、R及びR+P間の電圧準位Sに応答する
電荷量はS−(R+P)の大きさに直接比例し、それに
よつて電荷Qは信号電圧準位Sを連続的に表わすことに
なる。そして、入力ゲート1.5下の入力ゲート半導体
領域の表面チヤネル特性には依存しない。従つて、R+
Pに等しい電圧レベルVcをバイアス準位と考え、それ
からのずれを信号と考えることができる。この電荷Qが
第1の運送電極16.1へ転送された後電荷は通常の電
荷転送装置の原理に従い順次電極(16.2,16.3
,16.4等)へ移動される。電極(16.1,16.
2,16.3,16.4等)は少くとも基体11の動作
電荷転送表面領域上において形状的に同一であると有利
である。更に、入力ゲート電極15は同様に第1の転送
電極16.1と幾何学的に同一である。n形領域11.
5は(制御不可能な電荷の多注入を防ぐため)半導体基
体11に対し常に逆バイアスすると有利であることに注
意すべきである。入力信号中の雑音を減すため第1の転
送電極にはクロツク電圧の第1の位相に対応した他の電
極とは独立にクロツクパルスを印加すると有利である。
加えて、第1の転送電極16.1に印加される電圧はク
ロツクパルスではなくDC電圧に選びDC準位はやはり
入力信号の雑音準位を下るためほぼR+Pに等しくする
ことが可能である。その場合クロツクT。は電極16.
4から始まり3電極毎に印加されるクロツクパルスΦ1
の始めを測定すれば良い。電圧準位Rの典型的な値は約
0ないし5ボルトでR+Pは10ないし15ボルトであ
る。
従つて、典型的な場合Pは約10ボルトである。クロツ
クTOないしt1間の電圧VDの負方向パルスはVDを
典型的な場合1又は2ボルト準位Rより低くするが、V
D自身は約1ボルト以下になつてはならずそれにより注
入された電荷が電極16.2下の第2の転送位置を通つ
てただちに流れるのを防止する。本発明を具体例によつ
て述べたがもちろん各種の変形も導出できる。
たとえば当業者には周知の適当な修正をすることにより
上述の3相方式の代りに2相クロツクCTDを用いるこ
ともできる。たとえば、アプライド・フイジツクス,レ
ターズ第20巻,11号,413414頁(1972年
6月1日)の[アンダーカツト分離を用いた2相階段酸
化膜CCDシフトレジスタ」を参照されたい。本発明は
また第1図に示された電荷結合装置ではなくバケツーリ
レ一形装置に応用できる。更に、米国特許第3,739
,240号あるいはベル,システム,テクニカル,ジヤ
ーナル第52巻,2号,147−181頁中の164−
166頁(1973年2月)に発表された「電荷転送装
置における不完全電荷転送の基本的な比較」に述べられ
ているような他の形の電荷転送装置C4Dは本発明によ
り人力信号電荷注入が改善され得る。たとえば、米国特
許第3,651,349号に記載されている様に多段電
極を電荷転送装置用に使うことができる。そのような場
合、たとえば2段電極を使うと二つの入力ゲートができ
第1転送電極がそれに続く、第1の入力ゲートは入力ゲ
ート15用として上に述べた電圧を受けるが第2の入力
ゲートは第1転送電極として同様あるいは大きい電圧パ
ルスを受ける。これは第1転送電極と同時に始るが第1
の転送電極ほどは長時間持続しない。また、n形及びp
形半導体は印加電圧を適当に変化させることにより入れ
かえることができ、シリコン以外の他の半導体たとえば
ゲルマニウムを本発明を実施するのに使用することもで
きる。最後に、TOからT2までの信号電圧準位は一定
である必要はなく、その場合電荷Qを発生するための実
効的な信号は該信号電圧の関数となる。以上本発明を要
約すると次のようになる。
1 入力ゲート領域に電荷を供給し、次に印加電圧に応
答して第1の転送位置に電荷を転送することができる入
力源領域を有する半導体信号電荷転送装置用制御回路で
次のものから成る。
(a)第1の転送位置における電位を制御する電極にク
ロツク電圧パルスを印加する第1の回路(b)あらかじ
め決められ信号に依存しない電荷を該ダイオードから第
1の転送位置へ転送するのに十分なクロツク電圧パルス
の継続時間の第1の時間周期において入力源に電荷注入
電圧パルスを印加する第2の回路。
及び(c)ゲート領域における電圧を制御する入力1ゲ
ート電極にクロツクパルスの間続く(つまり注入パルス
の間続く)第2の時間周期中バイアス電圧と信号電圧を
加えたパルスを印加しそれによつて、信号に依存しない
電荷のある量が第1の時間周期に続きかつ該信号電圧に
従いクロツク電圧パルスの終了前に第1の転送位置から
入力源まで逆転送されるようにする第3の回路である。
2前記第1項記載された制御回路において該バイアス電
圧の準位は本質的にクロツク電圧パルスの準位に等しい
3 前記第2項に記載された制御回路において時間周期
はクロツク電圧パルス継続時間の約2分の1である。
4前記第3項に記載された制御回路において、時間周期
は該継続時間の約3分の1以下である。
5 前記第2項に記載された制御回路において、入力源
は半導体中にP−N接合を含む。
6 前記第1項に記載された制御回路において時間周期
は該継続時間の約3分の1以下である。
7 前記第1項に記載された制御回路において、入力源
は半導体中にP−N接合を含む。
8半導体装置で次のものから成る。
(a)入力ゲート領域へ電荷を供給し次に電圧に応答し
第1転送位置へ電荷を転送することができる入力源を有
する半導体電荷転送装置。
(b)第1の転送位置における電位を制御する電極にク
ロツク電圧パルスを印加する第1の回路。(c)あらか
じめ決められた信号に依存しない電荷パルスを該ソース
から第1の転送位置へ転送するのに十分なクロツク電圧
パルスの継続時間の第1の時間周期中入力ダイオードに
電荷注入電圧パルスを印加する第2の回路、及び(d)
クロツクパルスの間続く(すなわち注入パルスの間続く
)第2の周期中ゲート領域における電圧を制御する入力
ゲート電極にバイアス電圧と信号電圧を加えたパルスを
印加しそれにより該信号に依存しない電荷のある量が第
1の時間周期に続きしかも該信号電圧に従いクロツク電
圧パルスの終了前に第1の転送位置から入力源へ逆転送
するような第3の回路である。
9前記第8項に記載された半導体装置において、該バイ
アス電圧の大きさはクロツク電圧パルスのそれに本質的
に等しい。
10;前記第9項に記載された半導体装置において、時
間周期はクロツク電圧パルスの継続時間の約2分の1以
下である。
【図面の簡単な説明】
第1図は本発明に従う半導体シフトレジスタ装置と入力
信号回路を一部断面で示した概略図。 第2.1,2.2及び2.3図は第1図の回路の動作を
説明するため電圧と時間の関係をプロツトした図である
。対応表

Claims (1)

    【特許請求の範囲】
  1. 1 電荷転送素子(例えば10)と該素子を駆動する入
    力回路(例えば20)とを有する電荷転送装置であつて
    、前記電荷転送素子は、入力源領域(例えば11.5)
    、第1転送位置(例えば16.1)及び該入力源領域と
    該位置との間に設けた入力ゲート領域(例えば15)を
    有し、前記入力回路は、前記第1転送位置の電位を制御
    する電極(例えは16.1)を駆動する手段(例えばΦ
    _1)、該電極の駆動期間の第1の時間間隔(例えばt
    _0−t_1)に電荷注入パルスを前記入力源領域に供
    給して入力信号に依存しない所定量の電荷量を該入力源
    領域から該第1転送位置に転送せしめる手段(例えばD
    )、及び該入力信号を入力ゲート電極(例えば15)に
    供給して前記入力ゲート領域の電位を制御する手段(例
    えばC)を含み、動作中に、前記電荷量のうちの入力信
    号に依存する量は、前記素子中での次の転送のため、前
    記電荷量のうちの入力信号に依存する量を前記第1の転
    送位置に残すように、前記第1の周期に続いて該第1の
    転送位置から前記入力源領域に逆転送されることを特徴
    とする、電荷転送装置。
JP49103544A 1973-09-10 1974-09-10 電荷転送装置 Expired JPS5921181B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US395388A US3881117A (en) 1973-09-10 1973-09-10 Input circuit for semiconductor charge transfer devices
US395388 1973-09-10

Publications (2)

Publication Number Publication Date
JPS5057390A JPS5057390A (ja) 1975-05-19
JPS5921181B2 true JPS5921181B2 (ja) 1984-05-18

Family

ID=23562829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49103544A Expired JPS5921181B2 (ja) 1973-09-10 1974-09-10 電荷転送装置

Country Status (7)

Country Link
US (1) US3881117A (ja)
JP (1) JPS5921181B2 (ja)
CA (1) CA1084164A (ja)
DE (1) DE2443118A1 (ja)
FR (1) FR2243525B1 (ja)
GB (1) GB1475165A (ja)
NL (1) NL7412017A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986198A (en) * 1973-06-13 1976-10-12 Rca Corporation Introducing signal at low noise level to charge-coupled circuit
US4010484A (en) * 1974-08-16 1977-03-01 Bell Telephone Laboratories, Incorporated Charge injection input network for semiconductor charge transfer device
US4007381A (en) * 1975-04-18 1977-02-08 Bell Telephone Laboratories, Incorporated Balanced regenerative charge detection circuit for semiconductor charge transfer devices
US3986059A (en) * 1975-04-18 1976-10-12 Bell Telephone Laboratories, Incorporated Electrically pulsed charge regenerator for semiconductor charge coupled devices
US4035667A (en) * 1975-12-02 1977-07-12 International Business Machines Corporation Input circuit for inserting charge packets into a charge-transfer-device
US4027260A (en) * 1976-01-14 1977-05-31 Rca Corporation Charge transfer circuits exhibiting low pass filter characteristics
US4191896A (en) * 1976-07-26 1980-03-04 Rca Corporation Low noise CCD input circuit
US4278947A (en) * 1978-09-08 1981-07-14 Bell Telephone Laboratories, Incorporated Precision frequency source using integrated circuit elements
EP0028675B1 (en) * 1979-08-29 1984-06-06 Rockwell International Corporation Ccd integrated circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU461729B2 (en) * 1971-01-14 1975-06-05 Rca Corporation Charge coupled circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE JOURNAL OF SOLID-STATE CIRCUITS *

Also Published As

Publication number Publication date
DE2443118A1 (de) 1975-03-13
FR2243525B1 (ja) 1978-11-24
NL7412017A (nl) 1975-03-12
CA1084164A (en) 1980-08-19
US3881117A (en) 1975-04-29
FR2243525A1 (ja) 1975-04-04
JPS5057390A (ja) 1975-05-19
GB1475165A (en) 1977-06-01

Similar Documents

Publication Publication Date Title
US4112456A (en) Stabilized charge injector for charge coupled devices with means for increasing the speed of propagation of charge carriers
US4047051A (en) Method and apparatus for replicating a charge packet
JPS5921181B2 (ja) 電荷転送装置
JPS6233751B2 (ja)
US3935477A (en) Analog inverter for use in charge transfer apparatus
US4103333A (en) Charge coupled correlator device
JPS6230505B2 (ja)
JPS5632764A (en) Charge coupled device
JPS6245711B2 (ja)
JPH08255896A (ja) 電荷転送装置及びその駆動方法
JPS5829634B2 (ja) 電荷結合装置
US4503550A (en) Dynamic CCD input source pulse generating circuit
US4178519A (en) Input circuit for charge transfer apparatus
EP0292011B1 (en) Input circuit of charge transfer device
US4360745A (en) Depletion capacitance compensator
JP2768736B2 (ja) 電荷転送装置
JPH01248664A (ja) Ccdレジスタの電荷転送回路
JPS5842630B2 (ja) 電荷結合素子
JP2786665B2 (ja) 電荷転送装置
JPS6138624B2 (ja)
JPS6315753B2 (ja)
EP0237342B1 (en) Charge-coupled device
JPS62188371A (ja) 電荷転送装置の入力バイアス回路
JP3024276B2 (ja) 電荷転送素子
JPH0255942B2 (ja)