JPS6245711B2

JPS6245711B2 -

Info

Publication number: JPS6245711B2
Application number: JP54100822A
Authority: JP
Inventors: Aanesuto Engeraa Uiriamu; Dadorii Baatsutsuchi Richaado
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1978-08-16
Filing date: 1979-08-09
Publication date: 1987-09-28
Also published as: DE2964536D1; JPS5536991A; US4165537A; EP0008219B1; EP0008219A1

Description

【発明の詳細な説明】この発明は一般的に電荷転送装置、特に信号を
そのサンプルに対応する電荷パケツトに変換する
回路に関する。

アナログ信号を電荷サンプル又はパケツトに変
換する為に普通使われていて、非常に有利な或る
種類の回路が「埋め−こぼし」（フイル・アン
ド・スピル）回路と呼ばれている。基本的な構造
として、この種の回路は一方の導電型の半導体基
板の中に貯蔵領域を持つと共に、貯蔵領域から障
壁領域によつて隔てられた移動電荷源を含む。移
動電荷源は基板内の反対導電型の領域で構成する
ことが出来る。貯蔵領域の表面電位は、貯蔵領域
に絶縁されて重なる電極に印加されたアナログ信
号によつて定められる。障壁領域に絶縁されて重
なる基準電極に基準電圧を印加することにより、
障壁領域には基準電位が設定される。サンプリン
グ・サイクルの第１の部分の間、入力充電パルス
が移動電荷源に印加され、その電位を高め、源か
ら障壁領域を介して貯蔵領域に電荷が流れる様に
し、貯蔵領域を電荷で埋める。サンプリング・サ
イクルの第２の部分の間、電荷源の電位が障壁領
域の電位よりも低くされ、貯蔵領域の電位が障壁
領域の電位と平衡するまで、貯蔵領域の過剰の電
荷が障壁領域の電位障壁を越えて源領域にこぼさ
れる。サンプリング・サイクルの第３の部分の
間、貯蔵領域に形成された電荷パケツト又はサン
プルが電荷貯蔵装置の別の隣接した貯蔵部に転送
され、電荷転送装置で更に処理される。

典型的には、この様な「埋め−こぼし」回路の
動作では、電荷転送装置の主部分のクロツク波形
とは異なるクロツク・パルス又は波形が使われ
る。低い周波数で適正なタイミングの波形を発生
し、入力部分に印加して、所望の動作を行わせる
ことが出来る。然し、更に高い周波数では、入力
部分に対する特別に発生され且つタイミングを定
めた波形は、発生するのが一層困難になる。提案
された１つの解決策は、電荷転送装置の主部分の
１つのクロツク波形を入力部分にも使うことであ
る。こういう解決策がエレクトロニツク・レター
ズ誌、第12巻、第25号（1976年12月９日号）、第
682頁所載のD.V.マツクコ−ハン及びJ.G.ハーブ
の論文「位相基準入力：新しい簡単な線形CCD
入力方法」に記載されている。この様な場合、サ
ンプリング・サイクルのこぼし時間、即ち第２の
部分は、クロツク波形の立下り時間によつて決定
される。即ち、上に述べた例では、クロツク波形
の電位が下がつて、電荷源の電位が下がると共
に、電荷貯蔵装置の隣接した貯蔵領域の電位も下
がる時、貯蔵領域からの電荷のこぼれ作用が起
る。クロツク電圧が電荷源に直接接続され、クロ
ツク電圧が隣接した貯蔵領域を制御する電極に接
続されるから、隣接した貯蔵領域の電位がサンプ
ル電荷パケツトをそれに転送することが出来る様
な値まで下がる前に、電荷源の電位が基準障壁の
電位より低くなる。従つて、クロツク波形の立下
り時間が十分長ければ、サイクルのこぼし部分を
行う十分な時間がある。然し、高い周波数のクロ
ツク波形を使う時、この立下り時間は、過剰の電
荷をこぼし、こうしてアナログ信号を正確にサン
プリングするのに十分な長さがない。

この発明は、電荷転送装置のサンプリング回路
に於ける上に述べた様な従来の欠点並びに制約を
解決することを目指すものである。

この発明の特徴は、電荷転送装置に対する線形
入力サンプリング回路として、高い周波数で役立
つサンプリング回路を提供することである。

この発明の別の特徴は、電荷入力、電荷転送及
び電荷出力の各作用を行う為に１個のクロツク・
パルスを用いるアナログ・サンプリング回路を含
む電荷転送装置を提供することである。

この発明を実施した１実施例では、主面を持つ
一方の導電型の半導体材料の基板を用意する。第
１の電極を主面に隣接した基板の第１の領域に絶
縁して重ねる。第２の電極を第１の領域に接す
る、主面に隣接した基板の第２の領域に絶縁して
重ねる。反対導電型の領域を基板の主面内に設
け、第１の領域に結合する。基準電圧を第１の電
極に印加して、第１の領域を空乏状態にし、基準
電圧に対応する表面電位をその中に設定する。信
号電圧を第２の電極に印加して第２の領域を空乏
状態にすると共に、信号に対応する表面電位をそ
の中に設定する。反対導電型の領域は、この反対
導電型の領域から第１の領域へ移動電荷を転送す
るのに不都合な値を持つ表面電位をその中に生ず
る様にバイアスされる。第３の電極が、第２の領
域に接する、主面に隣接した基板の第３の領域に
絶縁して重ねられる。第４の電極が、第３の領域
に接する、主面に隣接した基板の第４の領域に絶
縁して重ねられる。第１のクロツク電圧が第３の
電極に印加されて、第３の領域を空乏状態にする
と共に、第１のクロツク電圧に対応する表面電位
をその中に設定する。第２のクロツク電圧が第４
の電極に印加されて第４の領域を空乏状態にする
と共に、第２のクロツク電圧に対応する表面電位
をその中に設定する。第２のクロツク電圧は、そ
の１サイクルの第１の部分の間、第２の領域から
第４の領域へ電荷を転送するのに不都合な第１の
値を持つと共に、１サイクルの第２の部分の間、
第２の領域から第４の領域へ電荷を転送するのに
都合のよい第２の値を持つている。第１のクロツ
ク電圧は、前記第２のクロツク電圧の１サイクル
の前述の第１の部分の間、前記第２の領域から前
記第４の領域への電荷の転送を禁止する様な第１
の値を持つと共に、第２のクロツク電圧の１サイ
クルの前記第２の部分の間、前記第２の領域から
第４の領域へ電荷の転送が出来る様にする第２の
値を持つている。前記第２の値から前記第１の値
への第２のクロツク電圧のレベル変化に応答し
て、過渡電圧を発生して反対導電型の領域に印加
する回路手段を設ける。この過渡電圧の極性、振
幅並びに持続時間は、前記反対導電型の領域を、
前記第２のクロツク電圧の１サイクルの前記第１
の部分の初期部分の間、反対導電型の領域から第
１の領域並びに第２の領域に電荷を転送するのに
都合がよく、且つ第２のクロツク電圧の１サイク
ルの前記第１の部分の残りの部分の間、第１の領
域から反対導電型の領域に電荷を転送するのに都
合のよい様な電位にする。前記回路手段が、第２
のクロツク電圧の１サイクルの第２の部分の間、
反対導電型の領域から第１の領域へ電荷を転送す
るのに不都合な電圧を反対導電型の領域に発生す
る。この為、第２のクロツク電圧の１サイクルの
前記第１の部分の間、第２の領域に電荷パケツト
が発生され、その大きさは、第１の領域から第２
の領域への電荷の転送に都合のよい方向に於け
る、基準電圧からの信号電圧の電位の隔たり（電
位差）の大きさに関係する。更に第２のクロツク
電圧の１サイクルの前記第２の部分の間、電荷パ
ケツトが第２の領域から第４の領域に転送され
る。この発明の構成、作用は以下図面について説
明する所から、更によく理解されよう。

第１図及び第２図にこの発明を実施した電荷転
送形信号処理装置１０を示す。装置１０は、例え
ば信号遅延線として作用するのに適しているが、
複数個の段を含む主部分１１と、アナログ信号を
アナログ信号の信号サンプルを表わす電荷パケツ
トに変換すると共に、該パケツトを主部分に導入
する入力部分１２と、出力部分１６とを有する。
装置の主部分１１はＮ型の導電型の半導体基板１
３に形成され、この基板がその主面１５に隣接し
て一様な幅を持つチヤンネル部分１４を有する。
典型的には、基板１３は比抵抗が４オームcmのシ
リコン半導体材料であつてよい。基板１３の主面
に厚い絶縁部材２０が重なつている。この絶縁部
材は全体的に矩形の輪郭を持つ薄い部分２１を持
ち、これが基板の第１のチヤンネル部分１４と整
合している。第１の複数個の電極２４が、薄い部
分２１に重ねて、絶縁部材２０の上に設けられ、
その長さ方向と直交する方向に伸びている。各々
の電極２４は、半導体チヤンネル部分１４の長さ
方向に一様な長さを持ち、各々の電極２４が薄い
絶縁部分２１と、絶縁部材２０の縁の厚い絶縁部
分を横切つて伸びている。

第２の複数個の電極２６が絶縁部材２０の薄い
部分２１に重ねて、その長さ方向に対して直交方
向に設けられている。各々の電極２６は、チヤン
ネル部分１４の長さ方向に一様な長さを持ち、第
１の複数個の電極２４の夫々の一様な長さと同じ
である。第２の複数個の電極２６は夫々第１の複
数個の隣接した電極２４の間に隔たつて配置さ
れ、絶縁部材２０の薄い絶縁部分２１と縁の厚い
絶縁部分の上を完全に横切つて伸びている。絶縁
層２８が第１及び第２の複数個の電極２４，２６
の上に設けられる。第１及び第２の複数個の電極
２４，２６はドープした多結晶シリコンで構成す
ることが好ましい。この材料は、これらの電極の
上方の絶縁層２８となる２酸化シリコン組成物へ
と酸化するのが容易である。複数個の転送電極３
０を絶縁層２８及び薄い酸化物部分２１の露出部
分の上に設ける。この為、各々の転送電極３０
は、第１及び第２の複数個の夫々隣合つた電極２
４，２６の間に絶縁されて隔たつていると共に、
これらの電極に絶縁されて重なつている。各々の
転送電極３０は、チヤンネル部分の長さ方向に略
一様な寸法であり、絶縁部材２０の薄い絶縁部分
２１並びにその縁の厚い絶縁部分の上まで完全に
伸びている。転送電極は第１及び第２の複数個の
電極と同じ材料、即ちその導電度を高める様に適
当にドープした多結晶シリコンで構成することが
出来る。転送電極を沈積する前に、絶縁部材２０
の薄い部分２１の露出部分の下にある半導体基板
の表面領域に、例えばイオン注入により、不純物
を一層著しくドープして、その導電度を高め、転
送電極の下にある半導体表面の反転の閾値電圧を
高くする。従つて、第１及び第２の複数個の電極
に印加されるのと同じレベルの電圧が転送電極に
印加された時、転送電極の下にある基板の表面電
位の方が、第１及び第２の複数個の電極の下にあ
る表面電位より高くなる、即ち、反転が一層少な
くなる。この為、装置を作用させる為に、電極に
加える電圧の数が少なくて済む。これは後で更に
詳しく説明する。

第１の複数個の全ての電極２４は共通の線２５
に接続され、この線に電圧φ_Dを印加する。第２
の複数個の全ての電極２６は共通の線２７に接続
し、この線に電圧φ_Cを印加する。第１の複数個
の電極２４の直ぐ前にある、即ち電極２４の左側
又は電荷入力側にある全ての転送電極３０は共通
の線３１に接続され、この線に電圧φ_D′を印加す
る。これらの電極を第１の複数個の転送電極と呼
ぶ。第１の複数個の電極２４の出力側、即ち第２
の複数個の電極２６の入力側にある全ての転送電
極３０を共通の線３２に接続し、この線に電圧φ
_C′を印加する。これらの転送電極を第２の複数個
の転送電極と呼ぶ。線２５，２７，３１，３２に
印加される電圧φ_D、φ_C、φ_D′、φ_C′が第３図に
示されている。

第１図及び第２図の実施例には、印加されたア
ナログ信号のサンプルを表わす電荷パケツトを直
列に形成して、それをシフト・レジスタの主部分
１１の第１段に導入する装置も設けられており、
この装置が第４Ａ図にも示されている。この導入
は、シフト・レジスタの電極に印加されるクロツ
ク電圧と同期して導入される。シフト・レジスタ
の主部分１１の第１段は、線３２に接続された転
送電極３０（これをφ_C′と呼ぶ）、線２７に接続
した貯蔵電極２６（これをφ_C電極と呼ぶ）、線３
１に接続した転送電極３０（これをφ_D′電極と呼
ぶ）及び線２５に接続した貯蔵電極２４（これを
φ_D電極と呼ぶ）をこの順に設けて構成される。
電荷入力部分１２は、チヤンネル部分１４の長さ
に対して直交する方向に配置されていて、その左
側の端に配置された細長い形のＰ型領域３５の形
をした電荷源を含む。電荷入力部分１２は、Ｐ型
領域３５と主シフト・レジジスタの第１段との間
に、この順に直列に配置された第１の電極即ち基
準電極３６と、第２の電極又は信号電極３７とを
含む。第２の電極３７は第１の複数個の電極２４
と同一である。第２の電極３７が薄い絶縁部分２
１に重なつていて、その長さに対して直交すると
共に、チヤンネル部分１４の長さ方向に見て、電
極２４と同じ幅である。第１及び第２の電極３
６，３７が薄い部分２１に重なり、その長さに対
して直交する。各々の第１及び第２の電極は絶縁
部材の薄い絶縁部分２１の上を完全に伸びると共
に、縁の厚い絶縁部分の上をも伸びる。第２の電
極は第１の複数個の電極２４と同時に同じ導電材
料で構成される。第１の電極は転送電極３０と同
じ材料で構成され、転送電極３０と同時に形成さ
れる。第１の電極３６の左側はＰ型領域３５に絶
縁されて重なり、その右側は第２の電極３７に絶
縁されて重なる。第１段の第１の電極、即ち、第
２の複数個の転送電極３０が第２の電極３７に絶
縁されて重なる。第１の電極３６が端子３８に接
続され、この端子には基準電圧Ｖ_refが印加さ
れ、この電極の下にある半導体基板の中に基準表
面電位を設定する。第２の電極３７が端子３９に
接続され、この端子にはアナログ電圧信号、普通
は両極性信号及び直流バイアスが印加され、この
電極の下にある半導体基板の中に、アナログ電圧
信号の振幅に従つて変化する表面電位を設定す
る。Ｐ型領域３５が直流電圧源４０の負の端子に
抵抗Ｒを介して接続され、この電圧源の正の端子
は大地に接続されると共に、導電層３４を介して
基板１３に接続される。導電層３４は金の様な材
料で構成され、基板１３の下面に結合されて、そ
れとオーミツク接点を形成する。Ｐ型領域３５は
微分コンデンサＣを介して線２７にも接続され、
この線には電圧φ_Cが印加されている。入力部分
の種々の電極がバイアスされて、この発明に従つ
てシフト・レジスタの第１段に電荷パケツトを送
る様に作用する態様を、後で第４Ａ図、第４Ｂ図
及び第４Ｃ図について説明する。

第１図及び第２図の実施例では、シフト・レジ
スタを通過した後の電荷パケツトを感知して、そ
れから出力を発生する出力部分１６も設けられて
いる。この為、Ｐ型の導電型の領域４２，４３が
チヤンネル部分４０の右側の端に相隔てゝ設けら
れ、トランジスタ４４のソース及びドレインとし
て夫々作用する。Ｐ型領域４２，４３は細長い形
であり、その長さ寸法はチヤンネル部分１４の幅
寸法と平行である。電極４５は電極２６と同様で
あり、チヤンネル部分の内、ソース及びドレイン
領域４２，４３の間にある部分４０に絶縁されて
重なり、トランジスタ４４のゲートとして作用す
る。シフト・レジスタの主部分１１の最終段の電
極２４が、Ｐ型領域４２に一部分重なる。ゲート
電極４５が線２７に接続され、この線にはクロツ
ク電圧φ_Cが加わる。ドレイン４３が電圧V₃に接
続されるが、この電圧はφ_D電極２４の下にある
空の貯蔵領域の表面電位より低い。従つて、シフ
ト・レジスタ１１のφ_C電極２６の下にある貯蔵
領域が電荷を受取つている時、トランジスタ４４
がオンに転じ、予備充電電圧が領域４２に印加さ
れる。電荷がφ_C電極２６の下にある貯蔵領域か
らφ_D電極２４の下にある貯蔵領域へ転送され
る、クロツク・サイクルの次の部分の間、φ_C電
極２６の下にある貯蔵領域は電位が上昇し、電荷
が領域４２に流れ込んで、転送された電荷の大き
さに従つてその電位を変えることが出来る様にす
る。領域４２の電圧変化がソース・ホロワとして
接続されたトランジスタ５２のゲート５１に印加
される。ソース５３がソース抵抗５４を介して大
地に接続されると共に、ドレイン５５が予備充電
電圧V₃の源に接続される。予備充電されて浮動
しているＰ型領域４２に送出された電荷パケツト
に比例する電圧がソース抵抗５４の両端に現われ
る。

電荷パケツトを第１図及び第２図のシフト・レ
ジスタ１１の段から段へ転送する態様を次に第３
図の波形図について説明する。シフト・レジスタ
の各段がφ_C′電極３０、φ_C電極２６、φ_D′電極
３０及びφ_D電極２４を、シフト・レジスタに於
ける電荷転送方向に見てこの順に含んでいる。こ
れらの電極には第３図に示す電圧φ_C′、φ_C、φ
_D′及び、φ_Dが接続される。パルス電圧φ_C及びφ
_C′は同一であることが好ましく、１個の端子から
供給される。電圧φ_C及びφ_C′は交代的であり、
基板１３内の少数電荷担体に対して、低電位レベ
ル４８及び高電位レベル４６の間で変化する。こ
れらの電圧が電極φ_C及びφ_C′に印加されると、
基板内の少数担体に対して高表面電位レベルと低
表面電位レベルの間で変化する表面電位を発生す
る。φ_C′電極の閾値電圧がφ_C電極の閾値電圧よ
り高いので、φ_c′電極の下に現われる表面電位
は、同じレベルの電圧が印加された時、φ_C電極
の下に現われる対応する表面電位よりも高い。図
では便宜上同一として示した一定電圧φ_D及びφ_D
′が、φ_D及びφ_D′電極の下の基板内に表面電位を
発生するが、これらの表面電位は、これらの電極
の閾値電圧が異なつてる為に相異なる。φ_D′電極
の閾値電圧がφ_D電極の閾値電圧より高い。従つ
て、φ_D′電極の下にある基板の表面電位が、同じ
レベルの電圧が印加された時、少数担体に対し
て、φ_D電極の下にある基板内の表面電位より高
い。電圧φ_Dは電圧φ_Cの低レベル４８及び高レベ
ル４６の中間レベル４７を持つ様に設定されてい
る。電圧φ_D′も電圧φ_Cの低レベル及び高レベル
の間にある様に設定されている。時刻t₁に、電圧
φ_C及びφ_C′が低レベル４８から高レベル４６に
上昇し、こうしてφ_C及びφ_C′電極の下に、φ_D及
びφ_D′電極の下にある領域の表面電位より高い表
面電位を発生する。φ_C′電極の下の表面電位が常
にφ_C電極の下の表面電位より高いから、φ_C電極
の下の貯蔵領域の電荷は、φ_C′電極の下にある領
域の方向へ流れることが禁止され、その代りにφ
_C電極の下の貯蔵領域からφ_D′電極の下にある領
域を通つてφ_D電極の下にある貯蔵領域へと、左
から右へ流れる。従つて、φ_D電極の下にある貯
蔵領域の電位がこの時φ_C電極の下にある貯蔵領
域の電位より低いので、電荷がφ_C電極からφ_D′
電極の下にある電位障壁をこえてφ_D電極の下の
貯蔵領域へ流れることが出来る。時刻t₃に、電圧
φ_C及びφ_C′の両方が高レベル４６から低レベル
に下がり、φ_C電極の下にある表面領域の表面電
位をφ_D′電極の下にある表面電位より低くし、φ
_D電極の下の表面電位がφ_C電極の下の表面電位よ
り高くなる。この為、期間t₃乃至t₄の間、φ_D電極
の下にある貯蔵領域の電荷がφ_C電極の下にある
貯蔵領域へ流れ、こうしてシフト・レジスタに於
ける１電荷転送サイクルを完了する。この後のク
ロツク・サイクルで、このサイクルが繰返され
て、クロツクにより電荷をシフト・レジスタ内で
左から右へ送る。

第３図で、電圧波形Ｖ_dはＰ型領域３５に現わ
れる電圧を示す。電圧Ｖ_dは、コンデンサＣ及び
抵抗Ｒから成る第１図及び第２図の微分回路に電
圧φ_Cが印加された結果として発生される。この
時抵抗Ｒの両端に現われる電圧が電源４０のバイ
アス電圧と直列に、Ｐ型領域３５及び基板の間に
印加される。レベルS₀は電源４０からＰ型領域３
５に印加されるバイアス電圧を表わす。電位レベ
ルS₁は、基板に対してこの電極に基準電圧Ｖ_refが
印加された結果として、第１の電極即ち基準電極
３６の下にある半導体基板内に存在する表面電位
を表わす。時刻t₁に、電圧φ_Cが急激に高レベル
まで上昇し、こうしてＰ型領域３５の電位をレベ
ルS₁より高い対応する高レベルに高める。期間t₁
乃至t₃の間、コンデンサＣの電荷が抵抗Ｒを介し
て減衰し、Ｐ型領域３５の電圧が指数関数的にレ
ベルS₀まで下がる。抵抗Ｒ及びコンデンサＣから
成る微分回路の時定数は、期間t₁乃至t₂の大体半
分より短くなる様に設定され、電圧が第１の電極
３６即ち基準電極の下に於ける表面電位S₁より高
くなる期間t₁乃至t₂が期間t₁乃至t₃の小さな一部分
になる様にする。この為、クロツク・サイクルの
第１の部分の間、電圧波形Ｖ_dは期間t₁乃至t₂で表
わされる初期部分を持ち、この間、電圧が基準電
極３６の下にある基板の表面の電位S₁より高くな
ると共に、残りの部分、即ち期間t₂乃至t₃の間
は、電圧Ｖ_dが電位S₁より低い。クロツク・サイ
クルt₁乃至t₃の第１の部分のこの初期部分をサイ
クルの「埋め」部分と呼ぶ。クロツク・サイクル
の第１の部分の残りの部分t₂乃至t₃をサイクルの
「こぼし」部分と呼ぶ。サイクルの「埋め及びこ
ぼし」部分は、電圧φ_Cが高である間に発生し、
従つてφ_C電極の下の貯蔵領域に貯蔵された電荷
をφ_D電極の下の貯蔵領域へ転送することが出来
る。時刻t₃に、電圧φ_Cが急に低レベルに下が
り、こうしてＰ型領域３５の電位をレベルS₀より
低い対応する低レベルに下げる。期間t₃及至t₄の
間、コンデンサＣの電荷が抵抗Ｒを介して減衰
し、Ｐ型領域３５の電圧が指数関数的にレベルS₀
まで上昇する。クロツク・サイクルの第２の部分
の間、電圧φ_Cは低であり、従つて、φ_C電極の下
にある貯蔵領域は、φ_D電極の下にある貯蔵領
域、又は貯蔵領域φ_Cへ電荷を転送するのに適当
な電位にあるその他の電極から、電荷を受取る様
な電位にある。クロツク・サイクルのこの部分の
間、電圧Ｖ_dはバイアス電圧S₀以下であり、最初
はこの電圧よりずつと低い。この為、第２の電極
即ち信号電極３７の下にある貯蔵領域に余分な電
荷が導入されない。

電荷が発生され、第１図及び第２図のシフト・
レジタの第１段に転送される態様が第４Ａ図、第
４Ｂ図及び第４Ｃ図に示されている。第４Ａ図は
第２図の装置の内、φ_C′及びφ_C電極を含む第１
段の半分を含む一部分を示している。第４Ａ図の
装置の内、第２図の装置と同一の部品には、同じ
参照記号を用いている。第４Ａ図、第４Ｂ図及び
第４Ｃ図は、第３図に示した形の電圧、即ちφ
_C、φ_C′、φ_D及びφ_D′が印加された時、特に波形
Ｖ_dを発生する為に反対導電型の領域３５に関連
した微分回路に電圧φ_Cが印加された時の、相次
ぐ期間に於て、表面に沿つた距離の関数として、
半導体基板の表面に発生する電位を示している。
第４Ａ図は、入力サイクルの「埋め」部分と呼ぶ
期間t₁乃至t₂内の或る時点に存在する表面電位を
も示している。第４Ｂ図は、入力サイクルの「こ
ぼし」部分と呼ぶ期間t₂乃至t₃内の或る時点に存
在する表面電位を示している。第４Ｃ図は、入力
サイクルの転送部分と呼ぶ期間t₃乃至t₄内の或る
時点に存在する表面電位を示している。この期間
中は、入力部分ではそれ以上の電荷の変化が起ら
ず、その中で発生された電荷シフト・レジスタ１
１の第１段に転送される。電圧φ_C、φ_C′、φ_D及
びφ_D′がシフト・レジスタに印加され、電圧φ_C
がソース３５に関連した微分回路に印加されてソ
ース３５に波形Ｖ_dを発生する時、１クロツク・
サイクルにわたる装置の入力部分の動作は次の通
りである。時刻t₁に、Ｐ型領域３５の電位が、第
１の電極３６の下にある第１の領域に現われる表
面電位S₁より高くなり、期間t₁乃至t₂の間、この
電位より高い状態にとゞまり、こうして電荷が第
１の領域を通つて、第２又は信号電極３７に信号
電圧を印加することによつて表面電位S₂が設定さ
れている第２の領域へ流れる様にする。時刻t₂
に、Ｐ型領域３５の電位が第１の領域の電位S₁よ
り低くなり、この為第２の貯蔵領域に現われる過
剰の電荷が、第２の領域の表面電位が第１の領域
の表面電位S₁と平衡するまで、第１の領域に形成
された電位障壁を越えて逆にＰ型領域３５にこぼ
れる。これはこぼし期間t₂乃至t₃の間に行われ
る。この電荷パケツトの大きさはS₂とS₁の電位差
に対して直線的に変化し、この電位差が基準電極
３６及び信号電極３７に印加された電圧の差に対
して直線的に変化するが、これは第１次近似で
は、閾値電圧及び温度に無関係である。この為、
その大きさが実質的にt₃の時点に電極３７にある
アナログ入力信号の振幅を表わす様な電荷パケツ
トが形成される。クロツク・サイクルの第２の部
分の間、電圧φ_C及びφ_C′が低レベルに下がり、
第１段のφ_C′電極（これを便宜的に第３の電極と
呼ぶ）に現われる電圧及び第１段のφ_C電極（こ
れを便宜的に第４の電極と呼ぶ）の電圧も低レベ
ルに下がる。従つて、第３及び第４の電極の下に
ある領域の表面電位が、信号レベルS₂によつて表
わされる表面電位より低くなり、電荷パケツト
は、第４Ｃ図に示す様に、第２の貯蔵領域から第
４の貯蔵領域へ流れ、こうしてシフト・レジスタ
の１クロツク・サイクルの間の電荷サンプリング
及び転送サイクルが完了する。クロツク・サイク
ルの第２の部分の間、Ｐ型領域３５の電圧は最初
はレベルS₀よりずつと低い値まで下がり、その後
このレベルまで上昇する。従つて、微分回路の作
用が、シフト・レジスタの第１段に対する電荷サ
ンプルの転送に影響することはない。

以上、１個のクロツク電圧に応答して、クロツ
ク・サイクルの第１の部分の間、「埋め」部分及
び「こぼし」部分を持ち、電荷パケツトを発生す
ると共に・クロツク・サイクルの第２の部分の
間、電荷パケツトを入力部分からシフト・レジス
タの第１段又はその他の形の電荷転送装置へ転送
する様に作用する電荷入力回路を提供したことが
理解されよう。入力回路の時定数は、クロツク・
サイクルの第１の部分の時間の小さな一部分であ
つて、信号サンプル・パケツトが発生される貯蔵
領域を敏速に埋めることが出来る様にすると共
に、平衡の為、並びに信号サンプルを正確に表わ
す電荷パケツトを発生する為に、適切な時間が得
られる様にすることが好ましい。この回路は、入
力サイクルのこぼし部分に対し、クロツク・サイ
クルの立下り時間に依存しない。勿論、クロツ
ク・パルスの周波数が更に高くなれば、入力回路
の時定数が変わり、クロツク・サイクルの第１の
部分に適切な「こぼし」時間が保たれる様にす
る。

基準電極３６の下に安定な表面電位を発生する
為、この電極とＰ型領域３５との間に付加的な電
極を設けてもよい。この場合、基準電極３６は形
が転送電極と同じであり、付加的な隔離電極は電
極２４又は電極２６のいずれかと同一にする。こ
の電極を、電荷が存在しない場合に、その下にあ
る基板の領域内に、基準電極３６の下にある基板
の領域内の表面電位より低い表面電位を発生する
様な電位源に接続する。この付加的な電極に安定
な定電圧源を接続して、基準電極３６の下にある
表面電位の分布の変形を禁止する。この付加的な
電極は、信号電極３７の下にある貯蔵領域に対す
る電荷の転送を禁止する様に、適当な電位を印加
することによつて作用することも出来る。これ
は、選択的な又は多重化の動作様式で、この装置
を他の装置と組合せて使う時等に望ましいことで
ある。

前に述べた様に、シフト・レジスタの段から段
へ転送される電荷パケツトが出力回路１６で感知
され、抵抗５４の両端に出力が発生される。前に
述べた様に、クロツク電圧φ_Cは、クロツク・サ
イクルの第１の部分の間、Ｐ型領域４２を予備充
電し、その後、クロツク・サイクルの第２の部分
の間、Ｐ型領域４２を浮かせる様に回路を作用さ
せる為に使われる。クロツク・サイクルの第２の
部分の間、そのφ_C電極が高レベルにある時、シ
フト・レジスタ１１の最終段からの電荷が浮動状
態のＰ型領域４２に転送される。この結果Ｐ型領
域４２に生ずる電位変化がソース・ホロワ５２の
出力に現われる。この為、１個のクロツク波形を
その主部分だけでなく、その入力及び出力部分に
も用い、こうしてその製造を簡単にするばかりで
なく、動作をも改善した電荷転送装置を提供し
た。

この発明をアナログ信号を処理する場合につい
て説明したが、この発明がデイジタル信号にも同
じ様に適用し得ることは明らかである。

この発明を電荷転送装置に対して単一のクロツ
ク波形を使う形式について説明したが、この発明
が多相電圧クロツクを使う電荷転送装置にも使え
ることは明らかである。

この発明を１個のシフト・レジスタを含む電荷
転送装置について説明したが、同じ基板の上に複
数個のこの様なシフト・レジスタを設けて希望す
る様に動作させることが出来ることは明らかであ
る。更に、この発明の入力構造は、シフト・レジ
スタ以外の電荷転送装置、例えば、電荷パケツト
が複数個の電荷貯蔵段に並列に転送され、全ての
電荷貯蔵段に共通な電極に、処理された出力が取
出される様な、米国特許第4058717号に記載され
る様な電荷転送装置にも使うことが出来る。

この発明をＮ型の導電型を持つ基板で構成した
装置について説明したが、Ｐ型の導電型の基板も
同じ様に使うことが出来る。勿論、この場合、印
加する電位は極性を反転する。

この発明の特定の実施例を説明したが、上に述
べた様なその他の変更が当業者には容易に考えら
れよう。従つて、この発明は特許請求の範囲の記
載によつて限定されることを承知されたい。

【図面の簡単な説明】

第１図はこの発明を実施した電荷転送シフト・
レジスタの形をした電荷貯蔵装置の平面図、第２
図は第１図の装置を線２−２で切つた断面図、第
３図はこの発明の電荷転送装置の動作を説明する
のに役立つ電圧波形図、第４Ａ図は第１図及び第
２図の装置の電荷入力部分又はサンプリング部分
の断面図であるが、電荷転送シフト・レジスタに
電荷が導入される態様を説明する為、半導体基板
の表面に沿つた距離に対して、半導体の表面電位
を示す線図をも示している。第４Ｂ図及び第４Ｃ
図は第４Ａ図の電荷転送シフト・レジスタに導入
される電荷パケツトを形成するサイクル中の他の
時点で、半導体基板の表面に沿つた距離に対し
て、半導体の表面電位を示した線図である。主な符号の説明、１３：Ｎ型基板、２４，２
６：電極（貯蔵電極）、２５，２７，３１，３
２：クロツク電圧線、３０：転送電極、３５：Ｐ
型領域（電荷源）、３６：基準電極、３７：信号
電極、３８：基準電圧端子、３９：信号入力端
子、４０：直流電圧源、Ｃ，Ｒ：微分回路。

Claims

【特許請求の範囲】１一方の導電型で主面を持つ半導体基板と、前
記主面に隣接する前記基板の第１の領域に絶縁さ
れて重なる第１の電極と、前記主面に隣接し且つ
第１の領域に接する前記基板の第２の領域に絶縁
されて重なる第２の電極と、前記主面内にあつて
前記第１の領域に結合された反対導電型の領域
と、前記第２の領域に接し且つ前記主面に隣接し
た基板の第３の領域に絶縁されて重なる第３の電
極と、該第３の領域に接し且つ前記主面に隣接し
た基板の第４の領域に絶縁されて重なる第４の電
極と、前記第１の電極に基準電圧を印加して、該
基準電圧に対応する表面電位を前記第１の領域に
設定する手段と、前記第２の電極に信号電圧を印
加して該信号に対応する表面電位を前記第２の領
域に設定する手段と、前記反対導電型の領域をバ
イアスして、該反対導電型の領域から前記第１の
領域に電荷を転送するには不都合な値の表面電位
をその中に設定する手段と、前記第３の電極に第
１のクロツク電圧を印加して該第１のクロツク電
圧に対応する表面電位を前記第３の領域に設定す
る手段と、前記第４の電極に第２のクロツク電圧
を印加して該第２のクロツク電圧に対応する表面
電位を前記第４の領域に設定する手段とを有し、前記第２のクロツク電圧はその１サイクルの第
１部分では、前記第２の領域から前記第４の領域
に電荷を転送するのに不都合な第１の値を持つと
共に、該サイクルの第２の部分では、前記第２の
領域から前記第４の領域に電荷を転送するのに都
合のよい第２の値を持ち、前記第１のクロツク電
圧は前記第２のクロツク電圧の前記サイクルの前
記第１の部分の間、前記第２の領域から前記第４
の領域への電荷の転送を禁止する第１の値を持つ
と共に、前記第２のクロツク電圧の前記サイクル
の前記第２の部分の間、前記第２の領域から前記
第４の領域へ電荷の転送が出来る様にする第２の
値を持つており、更に、前記第２のクロツク電圧の前記第２の値
から前記第１の値へのレベル変化に応答して過渡
電圧を発生して前記反対導電型の領域に印加する
受動性回路手段を設け、該過渡電圧の極性、大き
さ並びに持続時間は、前記反対導電型の領域の電
位を、前記第２のクロツク電圧の前記サイクルの
前記第１の部分の初期部分の間、前記反対導電型
領域から前記第１の領域へ並びに前記第２の領域
へ電荷を転送するのに都合がよく、且つ前記サイ
クルの前記第１の部分の残りの部分の間、前記第
１の領域から前記反対導電型の領域へ電荷を転送
するのに都合のよい値にする様になつており、前
記回路手段は、前記サイクルの前記第２の部分の
間、前記反対導電型の領域から前記第１の領域へ
電荷を転送するのに不都合な電圧を前記反対導電
型の領域に発生し、この為、前記第２のクロツク電圧の前記第１の
部分の間、前記第２の領域に電荷パケツトが発生
され、該パケツトの大きさが、前記第１の領域か
ら前記第２の領域への電荷の転送に都合のよい向
きの、前記基準電圧からの前記信号電圧の電位の
隔たりに関係し、前記第２のクロツク電圧の前記
サイクルの前記第２の部分の間、前記電荷パケツ
トが前記第２の領域から前記第４の領域に転送さ
れる様にした電荷転送装置。２特許請求の範囲１に記載した電荷転送装置に
於て、前記第１のクロツク電圧及び前記第２のク
ロツク電圧が同一である電荷転送装置。３特許請求の範囲１に記載した電荷転送装置に
於て、前記回路手段が前記反対導電型の領域と前
記基板との間に前記反対導電型の領域をバイアス
する手段と直列に接続された抵抗、及び前記反対
導電型の領域と前記第２のクロツク電圧を印加す
る手段との間に接続された静電容量を含み、該抵
抗及び静電容量の時定数が前記第２のクロツク電
圧の１サイクルの第１の部分の一部分になる様に
した電荷転送装置。４特許請求の範囲１に記載した電荷転送装置に
於て、前記信号がアナログ信号である電荷転送装
置。５特許請求の範囲１に記載した電荷転送装置に
於て、前記第３及び第４の電極が電荷貯蔵及び転
送チヤンネルの１段を構成する電荷転送装置。