JPS63292669A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPS63292669A JPS63292669A JP62126888A JP12688887A JPS63292669A JP S63292669 A JPS63292669 A JP S63292669A JP 62126888 A JP62126888 A JP 62126888A JP 12688887 A JP12688887 A JP 12688887A JP S63292669 A JPS63292669 A JP S63292669A
- Authority
- JP
- Japan
- Prior art keywords
- line
- pulse
- photoelectric conversion
- voltage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 8
- 230000001443 photoexcitation Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101100061020 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cox-9 gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 210000002287 horizontal cell Anatomy 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、光励起により発生したキャリアを蓄積する方
式の光電変換装置に関する。
式の光電変換装置に関する。
［従来技術］
第５図は、固体撮像装置に使用される光電変換セルの一
例の模式的断面図である。
例の模式的断面図である。
同図において、ｎ型シリコン基板２０１上にエピタキシ
ャル成長によりコレクタ領域となるｎ一層２０２が形成
され、その中にｐベース領域２０３、更にｎ十エミッタ
領域２０４が形成され、バイポーラトランジスタを構成
している。
ャル成長によりコレクタ領域となるｎ一層２０２が形成
され、その中にｐベース領域２０３、更にｎ十エミッタ
領域２０４が形成され、バイポーラトランジスタを構成
している。
ｐベース領域２０３は２次元状に配列され、各水平方向
のセルは垂直方向のセルと素子分離領域によって分離さ
れている。素子分離領域は、図示されていないが、ＬＯ
ＧＯＳ酸化による酸化膜およびその下に形成されたｎ十
領域から成る。
のセルは垂直方向のセルと素子分離領域によって分離さ
れている。素子分離領域は、図示されていないが、ＬＯ
ＧＯＳ酸化による酸化膜およびその下に形成されたｎ十
領域から成る。
また、水平方向に隣接するＰベース領域２０３の間には
、酸化膜２０７を挟んでゲート電極２０８が形成されて
いる。したがって、隣接するＰベース領域２０３を各々
ソース拳ドレイン領域としてｐチャネルＭＯＳ）ランジ
スタが構成されている。
、酸化膜２０７を挟んでゲート電極２０８が形成されて
いる。したがって、隣接するＰベース領域２０３を各々
ソース拳ドレイン領域としてｐチャネルＭＯＳ）ランジ
スタが構成されている。
このＭＯＳトランジスタはノーマリオフ型であリ、ゲー
ト電極２０８の電位が接地電位又は正電位であればＯＦ
Ｆ状態である。したがって、隣接セル間のｐベース領域
２０３は電気的に分離された状態となる。逆にゲート電
極２０８の電位がしきい値電位ｖｔｈを超える負電位で
あると、ＯＮ状態となり、各セルのｐベース領域２０３
は相互に導通した状態となる。
ト電極２０８の電位が接地電位又は正電位であればＯＦ
Ｆ状態である。したがって、隣接セル間のｐベース領域
２０３は電気的に分離された状態となる。逆にゲート電
極２０８の電位がしきい値電位ｖｔｈを超える負電位で
あると、ＯＮ状態となり、各セルのｐベース領域２０３
は相互に導通した状態となる。
ゲート電極２０８は水平方向の行ごとに駆動ラインに共
通接続され、さらにｐベース領域２０３の電位を制御す
るためのキャパシタ２０９も同様に駆動ラインに接続さ
れている。駆動ラインは素子分離領域である酸化膜上を
水平方向に延びている。
通接続され、さらにｐベース領域２０３の電位を制御す
るためのキャパシタ２０９も同様に駆動ラインに接続さ
れている。駆動ラインは素子分離領域である酸化膜上を
水平方向に延びている。
さらに透明絶縁層２１１を形成した後、エミッタ電極２
１２を形成し、エミッタ電極２１２は列ごとに垂直ライ
ン２１３に接続されている。また、コレクタ電極２１４
が基板２０１の裏面にオーミ・ンクコンタクト層を挟ん
で形成されている。
１２を形成し、エミッタ電極２１２は列ごとに垂直ライ
ン２１３に接続されている。また、コレクタ電極２１４
が基板２０１の裏面にオーミ・ンクコンタクト層を挟ん
で形成されている。
ｔＪＳ６図（Ａ）は、上記光電変換セルの等価回路図、
第６図（Ｂ）は、その動作を説明するための電圧波形図
である。
第６図（Ｂ）は、その動作を説明するための電圧波形図
である。
まず、ｐベース領域２０３には、入射光量に対応したキ
ャリア（ここではホール）が蓄積されているとする。ま
た、トランジスタＱｃの端子には負電圧Ｖｃ、コレクタ
電極２１４には正電圧が各々印加されているとする。
ャリア（ここではホール）が蓄積されているとする。ま
た、トランジスタＱｃの端子には負電圧Ｖｃ、コレクタ
電極２１４には正電圧が各々印加されているとする。
この状態で駆動ライン２１０に正電圧（たとえば＋５Ｖ
）のパルスφｒを期間Ｔｒｄだけ印加する。これによっ
て、キャパシタＣｏｘを介してｐベース領域２０３の電
位が上昇し、上述したようにエミッタ電極２１２に信号
が読み出される（読出し動作）。
）のパルスφｒを期間Ｔｒｄだけ印加する。これによっ
て、キャパシタＣｏｘを介してｐベース領域２０３の電
位が上昇し、上述したようにエミッタ電極２１２に信号
が読み出される（読出し動作）。
続いて、駆動ライン２１０に負電圧（たとえば−５ｖ）
のパルスφｒを期間Ｔ ｒ ｌｘだけ印加する。これに
よってｐチャネルＭＯ３）ランジスタＱｃはＯＮとなり
、ベース電位は電圧Ｖｃにリセットされ、完全リフレッ
シュが行われる（リフレッシュ動作）。また、パルスφ
ｖＣをハイレベルとしてトランジスタＱ ｖ ｃをＯＮ
とし垂直ライン２１３のリセットを行う。
のパルスφｒを期間Ｔ ｒ ｌｘだけ印加する。これに
よってｐチャネルＭＯ３）ランジスタＱｃはＯＮとなり
、ベース電位は電圧Ｖｃにリセットされ、完全リフレッ
シュが行われる（リフレッシュ動作）。また、パルスφ
ｖＣをハイレベルとしてトランジスタＱ ｖ ｃをＯＮ
とし垂直ライン２１３のリセットを行う。
なお、リフレッシュ動作としては、ＭＯＳ）ランジスタ
ＱｃをＯＮとした後で、エミッタ電極２１２を接地した
ままで正電圧のパルスφｒを印加してもよい。この場合
、Ｖｃは負電圧である必要はなく、接地電圧ないしは正
電圧でもかまわない。すなわち、ＭＯＳトランジスタＱ
ＣをＯＮにすることで、各ｐベース領域２０３が一定電
位に設定され、その後で正電圧パルスφｒによって残留
キャリアがエミッタを通して除去される。
ＱｃをＯＮとした後で、エミッタ電極２１２を接地した
ままで正電圧のパルスφｒを印加してもよい。この場合
、Ｖｃは負電圧である必要はなく、接地電圧ないしは正
電圧でもかまわない。すなわち、ＭＯＳトランジスタＱ
ＣをＯＮにすることで、各ｐベース領域２０３が一定電
位に設定され、その後で正電圧パルスφｒによって残留
キャリアがエミッタを通して除去される。
以」二のリフレッシュ動作が終了すると、蓄積動作が開
始され、以下同様に読出し、リフレッシュの各動作が繰
り返される。
始され、以下同様に読出し、リフレッシュの各動作が繰
り返される。
［発明が解決しようとする問題点］
しかしながら、」−配光電変換装置では、駆動ライン２
１０に例えば＋５Ｖのパルスφｒを供給する必要がある
。このために、エリアセンサを構成した場合の垂直シフ
トレジスタ内では±ｌＯＶのスイングが要求され、耐圧
が問題となっていた。
１０に例えば＋５Ｖのパルスφｒを供給する必要がある
。このために、エリアセンサを構成した場合の垂直シフ
トレジスタ内では±ｌＯＶのスイングが要求され、耐圧
が問題となっていた。
この耐圧対策のために絶縁膜を厚く形成すると、シフト
レジスタの回路面積が増大するという問題を生じる。特
に、ブートストラップ容量を有するシフトレジスタでは
絶縁膜が厚くなることで容量が減少するために、それを
補償するべく面積を大きくする必要がある。
レジスタの回路面積が増大するという問題を生じる。特
に、ブートストラップ容量を有するシフトレジスタでは
絶縁膜が厚くなることで容量が減少するために、それを
補償するべく面積を大きくする必要がある。
本発明の目的は、上記問題点を解決し、シフトレジスタ
等の駆動系の負担を軽減し、駆動系の回路面積の縮小化
を達成する光電変換装置を提供することにある。
等の駆動系の負担を軽減し、駆動系の回路面積の縮小化
を達成する光電変換装置を提供することにある。
［問題点を解決するための手段］
本発明による光電変換装置は、
光励起により発生したキャリアを蓄積する半導体領域と
、該半導体領域の電位を制御するキャパシタとを有する
光電変換セルが複数個配列され、隣接する光電変換セル
の前記半導体領域を各々主電極領域として絶縁ゲート型
トランジスタが構成され、該絶縁ゲート型トランジスタ
のゲート電極に制御電圧を印加する第１のラインと、前
記キャパシタの電極に制御電圧を印加する第２のライン
とが別個に設けられたことを特徴とする特［作用］ 上記絶縁ゲート型トランジスタをＯＮ状態にする電圧を
第１のラインに印加すれば、上記半導体領域の電位を蓄
積キャリア量に関係なく一定電位に同時に設定すること
ができる。また、絶縁ゲート型トランジスタをＯＦＦ状
態とすれば、上記セルを各々電気的に分離することがで
きる。
、該半導体領域の電位を制御するキャパシタとを有する
光電変換セルが複数個配列され、隣接する光電変換セル
の前記半導体領域を各々主電極領域として絶縁ゲート型
トランジスタが構成され、該絶縁ゲート型トランジスタ
のゲート電極に制御電圧を印加する第１のラインと、前
記キャパシタの電極に制御電圧を印加する第２のライン
とが別個に設けられたことを特徴とする特［作用］ 上記絶縁ゲート型トランジスタをＯＮ状態にする電圧を
第１のラインに印加すれば、上記半導体領域の電位を蓄
積キャリア量に関係なく一定電位に同時に設定すること
ができる。また、絶縁ゲート型トランジスタをＯＦＦ状
態とすれば、上記セルを各々電気的に分離することがで
きる。
また、第２のラインに制御電圧を印加して上記半導体領
域の電位を制御し、蓄積キャリアの読出し等の動作を行
うことができる。その際、第１のラインと独立に第２の
ラインに制御電圧を印加できるために、従来のように駆
動ラインの電°圧を大きく振る必要がなく、したがって
駆動系の負担が軽減され、回路面積の縮小化を容易に達
成できる。
域の電位を制御し、蓄積キャリアの読出し等の動作を行
うことができる。その際、第１のラインと独立に第２の
ラインに制御電圧を印加できるために、従来のように駆
動ラインの電°圧を大きく振る必要がなく、したがって
駆動系の負担が軽減され、回路面積の縮小化を容易に達
成できる。
［実施例］
以下、本発明の実施例を図面を参照しながら詳細に説明
する。
する。
第１図（Ａ）は、本発明による光電変換装置の第１実施
例の等価回路図、第１図（Ｂ）は、その動作を説明する
ためのタイミングチャートである。
例の等価回路図、第１図（Ｂ）は、その動作を説明する
ためのタイミングチャートである。
本実施例においても、第６図で説明したように蓄積、読
出しおよびリフレッシュの各動作が基本的に行われる。
出しおよびリフレッシュの各動作が基本的に行われる。
同図（Ａ）に示すように、キャパシタＣｏｘの電極２０
９は駆動ライン２１５に接続され、駆動ライン２１５に
はパルスφｒ１が入力する。パルスφｒｌは、既に述べ
たようにキャパシタＣｏｘに正電圧を印加して読出し動
作を行うためのパルスである。
９は駆動ライン２１５に接続され、駆動ライン２１５に
はパルスφｒ１が入力する。パルスφｒｌは、既に述べ
たようにキャパシタＣｏｘに正電圧を印加して読出し動
作を行うためのパルスである。
また、ＭＯ３１ランジスタＱＣのゲート電極２０８は駆
動ライン２１０に接続され、駆動ライン２１０には負電
圧パルスφｒ２が入力する。パルスφｒ２はｐチャネル
ＭＯ３）ランジスタＱＣのＯＮ１０ Ｆ Ｆ制御を行う
パルスであり、上述したようにリフレッシュ動作におい
て各ｐベース領域２０３を導通状態にし一定電位にリセ
ットする。
動ライン２１０に接続され、駆動ライン２１０には負電
圧パルスφｒ２が入力する。パルスφｒ２はｐチャネル
ＭＯ３）ランジスタＱＣのＯＮ１０ Ｆ Ｆ制御を行う
パルスであり、上述したようにリフレッシュ動作におい
て各ｐベース領域２０３を導通状態にし一定電位にリセ
ットする。
読出し動作は、同図（Ｂ）に示すように、正電圧パルス
φｒ１を駆動ライン２１５に印加することによって行う
。すなわち、正電圧パルスφｒ１によってｐベース領域
２０３の電位が上昇し、ベース・エミ・シタ間が順方向
にバイアスされて蓄積電圧がエミッタ電極２１２を通し
て垂直ライン２１３に読出される（読出し信号Ｓ）。そ
の際、ゲート電位がＯＶであるｐＭＯ５）ランジスタＱ
ｃがＯＦＦ状態であるように、そのしきい値電圧ｖｔｈ
が定めれている。
φｒ１を駆動ライン２１５に印加することによって行う
。すなわち、正電圧パルスφｒ１によってｐベース領域
２０３の電位が上昇し、ベース・エミ・シタ間が順方向
にバイアスされて蓄積電圧がエミッタ電極２１２を通し
て垂直ライン２１３に読出される（読出し信号Ｓ）。そ
の際、ゲート電位がＯＶであるｐＭＯ５）ランジスタＱ
ｃがＯＦＦ状態であるように、そのしきい値電圧ｖｔｈ
が定めれている。
また、リフレッシュ動作は次のように行われる。パルス
φＶＣによってトランジスタＱｖｃをＯＮ状態とし、垂
直ライン２１３を接地して残留電荷を除去する。同時番
孔負電圧パルスφｒ２によってｐＭＯ５）ランジスタＱ
ＣをＯＮ状態とし、ｐベース領域２０３の完全リフレッ
シュを行う。
φＶＣによってトランジスタＱｖｃをＯＮ状態とし、垂
直ライン２１３を接地して残留電荷を除去する。同時番
孔負電圧パルスφｒ２によってｐＭＯ５）ランジスタＱ
ＣをＯＮ状態とし、ｐベース領域２０３の完全リフレッ
シュを行う。
リフレッシュ動作が終了すると、各ｐベース領域２０３
は初期電位に復帰し、光励起によるキャリアを蓄積する
蓄積動作を開始する。以下、読出し、リフレッシュ、蓄
積の各動作が繰り返され、光電変換信号が読み出される
。
は初期電位に復帰し、光励起によるキャリアを蓄積する
蓄積動作を開始する。以下、読出し、リフレッシュ、蓄
積の各動作が繰り返され、光電変換信号が読み出される
。
このように、負電圧パルスφｒ２を印加するための駆動
ライン２１０と、読出し動作を行う正電圧パルスφｒ１
を印加するための駆動ライン２１５とを別個に設けるこ
とで、各ラインにおけるパルスの振幅は従来の１／２と
なり、シフトレジスタ等の駆動系の負担が減少し、耐圧
の問題も解消する。
ライン２１０と、読出し動作を行う正電圧パルスφｒ１
を印加するための駆動ライン２１５とを別個に設けるこ
とで、各ラインにおけるパルスの振幅は従来の１／２と
なり、シフトレジスタ等の駆動系の負担が減少し、耐圧
の問題も解消する。
第２図は、本発明の第１実施例の模式的平面図である。
第１図（Ａ）の回路図に対応する部分には同一番号を付
しである。
しである。
ここではパルスφｒ１を印加する駆動ライン２１５およ
び垂直ライン２１３にはＡｌ配線を使用し、パルスφｒ
２を印加する駆動ライン２１０およびゲート電極２０８
にはポリシリコンを使用した。
び垂直ライン２１３にはＡｌ配線を使用し、パルスφｒ
２を印加する駆動ライン２１０およびゲート電極２０８
にはポリシリコンを使用した。
第３図は、本発明の第２実施例の模式的平面図である。
本実施例では、駆動ライン２１０および２１５が素子分
離領域上に１ラインおきに設けられ、読出し動作および
リフレッシュ動作が各々２ライン同時に行われる。
離領域上に１ラインおきに設けられ、読出し動作および
リフレッシュ動作が各々２ライン同時に行われる。
このように構成することで、第１実施例のように駆動ラ
イン２１５によって受光部が遮光されることがなく、］
用目串を向上させることができる。
イン２１５によって受光部が遮光されることがなく、］
用目串を向上させることができる。
第４図は、本発明の第３実施例の模式的平面図である。
本実施例では、素子分離領域上に駆動ライン２１０、そ
の」二に駆動ライン２１５を多層形成し、第１実施例に
比べて開口率を向−１−させている。
の」二に駆動ライン２１５を多層形成し、第１実施例に
比べて開口率を向−１−させている。
また、第２実施例では隣接する２ラインが同時に読出さ
れるが、本実施例では各ラインごとに信号を読出すこと
ができ、１線又は複数線駆動のインターレース走査も行
うことができる。
れるが、本実施例では各ラインごとに信号を読出すこと
ができ、１線又は複数線駆動のインターレース走査も行
うことができる。
［発明の効果］
以上詳細に説明したように、本発明による光電変換装置
は、絶縁ゲート型トランジスタを駆動するための第１の
ラインと、光電変換セルの半導体領域の電位を制御する
キャパシタに制御電圧を印加する第２のラインとが独立
して設けられているｌま ために、従来のように光電変換セルを駆動するラインの
電圧を大きく振る必要がない。
は、絶縁ゲート型トランジスタを駆動するための第１の
ラインと、光電変換セルの半導体領域の電位を制御する
キャパシタに制御電圧を印加する第２のラインとが独立
して設けられているｌま ために、従来のように光電変換セルを駆動するラインの
電圧を大きく振る必要がない。
このために、耐圧の問題が解消して駆動系の負担が軽減
され、故障も減少する。また、耐圧を考慮して絶縁膜を
厚くする必要がないために、駆動系を含めた回路面積の
縮小化を容易に達成できる。
され、故障も減少する。また、耐圧を考慮して絶縁膜を
厚くする必要がないために、駆動系を含めた回路面積の
縮小化を容易に達成できる。
第１図（Ａ）は、本発明による光電変換装置の第１実施
例の等価回路図、第１図（Ｂ）は、その動作を説明する
ためのタイミングチャート、第２図〜第４図は、各々本
発明の第１実施例〜第３実施例の模式的平面図、 第５図は、固体撮像装置に使用される光電変換セルの一
例の模式的断面図、 第６図（Ａ）は、上記光電変換セルの等価回路図、第６
図（Ｂ）は、その動作を説明するための電圧波形図であ
る。 ２０１φ・・ｎ型シリコン基板 ２０２・ｌ］一層 ２０３・・φｐペース領域 ２０４・１１Φｎ十エミツタ領域 ２０８ＩＩ・・ゲート電極 ２０９・・・キャパシタ電極 ２１０・−・駆動ライン ２１２・・ｅエミッタ電極 ２１３・・・垂直ライン ２１４拳Φ・コレクタ電極 ２１５Φ・・駆動ライン
例の等価回路図、第１図（Ｂ）は、その動作を説明する
ためのタイミングチャート、第２図〜第４図は、各々本
発明の第１実施例〜第３実施例の模式的平面図、 第５図は、固体撮像装置に使用される光電変換セルの一
例の模式的断面図、 第６図（Ａ）は、上記光電変換セルの等価回路図、第６
図（Ｂ）は、その動作を説明するための電圧波形図であ
る。 ２０１φ・・ｎ型シリコン基板 ２０２・ｌ］一層 ２０３・・φｐペース領域 ２０４・１１Φｎ十エミツタ領域 ２０８ＩＩ・・ゲート電極 ２０９・・・キャパシタ電極 ２１０・−・駆動ライン ２１２・・ｅエミッタ電極 ２１３・・・垂直ライン ２１４拳Φ・コレクタ電極 ２１５Φ・・駆動ライン
Claims (1)
- （１）光励起により発生したキャリアを蓄積する半導体
領域と、該半導体領域の電位を制御するキャパシタとを
有する光電変換セルが複数個配列され、隣接する光電変
換セルの前記半導体領域を各々主電極領域として絶縁ゲ
ート型トランジスタが構成され、該絶縁ゲート型トラン
ジスタのゲート電極に制御電圧を印加する第１のライン
と、前記キャパシタの電極に制御電圧を印加する第２の
ラインとが別個に設けられたことを特徴とする光電変換
装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62126888A JPH07120769B2 (ja) | 1987-05-26 | 1987-05-26 | 光電変換装置 |
| EP88300725A EP0277016B1 (en) | 1987-01-29 | 1988-01-28 | Photoelectric conversion apparatus |
| DE3856165T DE3856165T2 (de) | 1987-01-29 | 1988-01-28 | Photovoltaischer Wandler |
| US07/470,407 US4962412A (en) | 1987-01-29 | 1990-01-29 | Photoelectric conversion apparatus without isolation regions |
| US07/548,508 US5060042A (en) | 1987-01-29 | 1990-07-05 | Photoelectric conversion apparatus with reresh voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62126888A JPH07120769B2 (ja) | 1987-05-26 | 1987-05-26 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63292669A true JPS63292669A (ja) | 1988-11-29 |
| JPH07120769B2 JPH07120769B2 (ja) | 1995-12-20 |
Family
ID=14946336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62126888A Expired - Fee Related JPH07120769B2 (ja) | 1987-01-29 | 1987-05-26 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120769B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013118629A (ja) * | 2011-10-31 | 2013-06-13 | National Institute Of Advanced Industrial & Technology | 光電変換装置のリセット方法と、光電変換装置、光電変換アレイ、および撮像装置 |
-
1987
- 1987-05-26 JP JP62126888A patent/JPH07120769B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013118629A (ja) * | 2011-10-31 | 2013-06-13 | National Institute Of Advanced Industrial & Technology | 光電変換装置のリセット方法と、光電変換装置、光電変換アレイ、および撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120769B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4441791A (en) | Deformable mirror light modulator | |
| US4571624A (en) | Two-dimensional solid-state image sensor device | |
| JPS6376476A (ja) | 光電変換装置 | |
| US6476371B2 (en) | Solid state imaging device and driving method thereof | |
| GB2065974A (en) | Integrated CCD Image Sensor of the Interline Transfer Type | |
| JPS62113468A (ja) | 光電変換装置 | |
| GB1394520A (en) | Charge coupled device area imaging array | |
| US4524391A (en) | Two-dimensional solid-state image sensor device | |
| JPH084129B2 (ja) | 光電変換装置 | |
| US4525742A (en) | Two-dimensional solid-state image sensor device | |
| JPH0454987B2 (ja) | ||
| JPH0646655B2 (ja) | 固体撮像装置 | |
| EP0032504B1 (en) | Apparatus for storing and processing charge-packets | |
| JPS6141468B2 (ja) | ||
| JPS63292669A (ja) | 光電変換装置 | |
| JP2589312B2 (ja) | 光電変換装置 | |
| JPS63186466A (ja) | 光電変換装置 | |
| JPS63278269A (ja) | 光電変換装置 | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| JPS6376582A (ja) | 光電変換装置 | |
| JPS63128666A (ja) | 光電変換装置 | |
| JPH084130B2 (ja) | 光電変換装置 | |
| JPH0697408A (ja) | 光電変換装置及びその製造方法 | |
| JP2635966B2 (ja) | 撮像装置 | |
| JPS6313280B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |