JPH07120769B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH07120769B2 JPH07120769B2 JP62126888A JP12688887A JPH07120769B2 JP H07120769 B2 JPH07120769 B2 JP H07120769B2 JP 62126888 A JP62126888 A JP 62126888A JP 12688887 A JP12688887 A JP 12688887A JP H07120769 B2 JPH07120769 B2 JP H07120769B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- photoelectric conversion
- voltage
- potential
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 20
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 8
- 230000001443 photoexcitation Effects 0.000 claims description 4
- 210000004027 cell Anatomy 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000002287 horizontal cell Anatomy 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14681—Bipolar transistor imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光励起により発生したキャリアを蓄積する方
式の光電変換装置に関する。
式の光電変換装置に関する。
［従来技術］ 第５図は、固体撮像装置に使用される光電変換セルの一
例の模式的断面図である。
例の模式的断面図である。
同図において、ｎ型シリコン基板201上にエピタキシャ
ル成長によりコレクタ領域となるn-層202が形成され、
その中にｐベース領域203、更にn+エミッタ領域204が形
成され、バイポーラトランジスタを構成している。
ル成長によりコレクタ領域となるn-層202が形成され、
その中にｐベース領域203、更にn+エミッタ領域204が形
成され、バイポーラトランジスタを構成している。
ｐベース領域203は２次元状に配列され、各水平方向の
セルは垂直方向のセルと素子分離領域によって分離され
ている。素子分離領域は、図示されていないが、LOCOS
酸化による酸化膜およびその下に形成されたn+領域から
成る。
セルは垂直方向のセルと素子分離領域によって分離され
ている。素子分離領域は、図示されていないが、LOCOS
酸化による酸化膜およびその下に形成されたn+領域から
成る。
また、水平方向に隣接するｐベース領域203の間には、
酸化膜207を挟んでゲート電極208が形成されている。し
たがって、隣接するｐベース領域203を各々ソース・ド
レイン領域としてｐチャネルMOSトランジスタが構成さ
れている。
酸化膜207を挟んでゲート電極208が形成されている。し
たがって、隣接するｐベース領域203を各々ソース・ド
レイン領域としてｐチャネルMOSトランジスタが構成さ
れている。
このMOSトランジスタはノーマリオフ型であり、ゲート
電極208の電位が接地電位又は正電位であればOFF状態で
ある。したがって、隣接セル間のｐベース領域203は電
気的に分離された状態となる。逆にゲート電極208の電
位がしきい値電位Vthを超える負電位であると、ON状態
となり、各セルのｐベース領域203は相互に導通した状
態となる。
電極208の電位が接地電位又は正電位であればOFF状態で
ある。したがって、隣接セル間のｐベース領域203は電
気的に分離された状態となる。逆にゲート電極208の電
位がしきい値電位Vthを超える負電位であると、ON状態
となり、各セルのｐベース領域203は相互に導通した状
態となる。
ゲート電極208は水平方向の行ごとに駆動ラインに共通
接続され、さらにｐベース領域203の電位を制御するた
めのキャパシタ209も同様に駆動ラインに接続されてい
る。駆動ラインは素子分離領域である酸化膜上を水平方
向に延びている。
接続され、さらにｐベース領域203の電位を制御するた
めのキャパシタ209も同様に駆動ラインに接続されてい
る。駆動ラインは素子分離領域である酸化膜上を水平方
向に延びている。
さらに透明絶縁層211を形成した後、エミッタ電極212を
形成し、エミッタ電極212は列ごとに垂直ライン213に接
続されている。また、コレクタ電極214が基板201の裏面
にオーミックコンタクト層を挟んで形成されている。
形成し、エミッタ電極212は列ごとに垂直ライン213に接
続されている。また、コレクタ電極214が基板201の裏面
にオーミックコンタクト層を挟んで形成されている。
第６図（Ａ）は、上記光電変換セルの等価回路図、第６
図（Ｂ）は、その動作を説明するための電圧波形図であ
る。
図（Ｂ）は、その動作を説明するための電圧波形図であ
る。
まず、ｐベース領域203には、入射光量に対応したキャ
リア（ここではホール）が蓄積されているとする。ま
た、トランジスタQcの端子には負電圧Vc、コレクタ電極
214には正電圧が各々印加されているとする。
リア（ここではホール）が蓄積されているとする。ま
た、トランジスタQcの端子には負電圧Vc、コレクタ電極
214には正電圧が各々印加されているとする。
この状態で駆動ライン210に正電圧（たとえば＋5V）の
パルスφｒを期間Trdだけ印加する。これによって、キ
ャパシタCoxを介してｐベース領域203の電位が上昇し、
上述したようにエミッタ電極212に信号が読み出される
（読出し動作）。
パルスφｒを期間Trdだけ印加する。これによって、キ
ャパシタCoxを介してｐベース領域203の電位が上昇し、
上述したようにエミッタ電極212に信号が読み出される
（読出し動作）。
続いて、駆動ライン210に負電圧（たとえば−5V）のパ
ルスφｒを期間Trhだけ印加する。これによってｐチャ
ネルMOSトランジスタQcはONとなり、ベース電位は電圧V
cにリセットされ、完全リフレッシュが行われる（リフ
レッシュ動作）。また、パルスφvcをハイレベルとして
トランジスタQvcをONとし垂直ライン213のリセットを行
う。
ルスφｒを期間Trhだけ印加する。これによってｐチャ
ネルMOSトランジスタQcはONとなり、ベース電位は電圧V
cにリセットされ、完全リフレッシュが行われる（リフ
レッシュ動作）。また、パルスφvcをハイレベルとして
トランジスタQvcをONとし垂直ライン213のリセットを行
う。
なお、リフレッシュ動作としては、MOSトランジスタQc
をONとした後で、エミッタ電極212を接地したままで正
電圧のパルスφｒを印加してもよい。この場合、Vcは負
電圧である必要はなく、接地電圧ないしは正電圧でもか
まわない。すなわち、MOSトランジスタQcをONにするこ
とで、各ｐベース領域203が一定電位に設定され、その
後で正電圧パルスφｒによって残留キャリアがエミッタ
を通して除去される。
をONとした後で、エミッタ電極212を接地したままで正
電圧のパルスφｒを印加してもよい。この場合、Vcは負
電圧である必要はなく、接地電圧ないしは正電圧でもか
まわない。すなわち、MOSトランジスタQcをONにするこ
とで、各ｐベース領域203が一定電位に設定され、その
後で正電圧パルスφｒによって残留キャリアがエミッタ
を通して除去される。
以上のリフレッシュ動作が終了すると、蓄積動作が開始
され、以下同様に読出し、リフレッシュの各動作が繰り
返される。
され、以下同様に読出し、リフレッシュの各動作が繰り
返される。
［発明が解決しようとする問題点］ しかしながら、上記光電変換装置では、駆動ライン210
に例えば±5Vのパルスφｒを供給する必要がある。この
ために、エリアセンサを構成した場合の垂直シフトレジ
スタ内では±10Vのスイングが要求され、耐圧が問題と
なっていた。この耐圧対策のために絶縁膜を厚く形成す
ると、シフトレジスタの回路面積が増大するという問題
を生じる。特に、ブートストラップ容量を有するシフト
レジスタでは絶縁膜が厚くなることで容量が減少するた
めに、それを補償するべく面積を大きくする必要があ
る。
に例えば±5Vのパルスφｒを供給する必要がある。この
ために、エリアセンサを構成した場合の垂直シフトレジ
スタ内では±10Vのスイングが要求され、耐圧が問題と
なっていた。この耐圧対策のために絶縁膜を厚く形成す
ると、シフトレジスタの回路面積が増大するという問題
を生じる。特に、ブートストラップ容量を有するシフト
レジスタでは絶縁膜が厚くなることで容量が減少するた
めに、それを補償するべく面積を大きくする必要があ
る。
本発明の目的は、上記問題点を解決し、シフトレジスタ
等の駆動系の負担を軽減し、駆動系の回路面積の縮小化
を達成する光電変換装置を提供することにある。
等の駆動系の負担を軽減し、駆動系の回路面積の縮小化
を達成する光電変換装置を提供することにある。
［問題点を解決するための手段］ 本発明による光電変換装置は、 光励起により発生したキャリアを蓄積する半導体領域
と、該半導体領域の電位を制御するキャパシタとを有す
る光電変換セルが複数個配列され、隣接する光電変換セ
ルの前記半導体領域を各々主電極領域として絶縁ゲート
型トランジスタが構成され、該絶縁ゲート型トランジス
タのゲート電極に制御電圧を印加する第１のラインと、
前記キャパシタの電極に制御電圧を印加する第２のライ
ンとが別個に設けられたことを特徴とする。
と、該半導体領域の電位を制御するキャパシタとを有す
る光電変換セルが複数個配列され、隣接する光電変換セ
ルの前記半導体領域を各々主電極領域として絶縁ゲート
型トランジスタが構成され、該絶縁ゲート型トランジス
タのゲート電極に制御電圧を印加する第１のラインと、
前記キャパシタの電極に制御電圧を印加する第２のライ
ンとが別個に設けられたことを特徴とする。
［作用］ 上記絶縁ゲート型トランジスタをON状態にする電圧を第
１のラインに印加すれば、上記半導体領域の電位を蓄積
キャリア量に関係なく一定電位に同時に設定することが
できる。また、絶縁ゲート型トランジスタをOFF状態と
すれば、上記セルを各々電気的に分離することができ
る。
１のラインに印加すれば、上記半導体領域の電位を蓄積
キャリア量に関係なく一定電位に同時に設定することが
できる。また、絶縁ゲート型トランジスタをOFF状態と
すれば、上記セルを各々電気的に分離することができ
る。
また、第２のラインに制御電圧を印加して上記は半導体
領域の電位を制御し、蓄積キャリアの読出し等の動作を
行うことができる。その際、第１のラインと独立に第２
のラインに制御電圧を印加できるために、従来のように
駆動ラインの電圧を大きく振る必要がなく、したがって
駆動系の負担が軽減され、回路面積の縮小化を容易に達
成できる。
領域の電位を制御し、蓄積キャリアの読出し等の動作を
行うことができる。その際、第１のラインと独立に第２
のラインに制御電圧を印加できるために、従来のように
駆動ラインの電圧を大きく振る必要がなく、したがって
駆動系の負担が軽減され、回路面積の縮小化を容易に達
成できる。
［実施例］ 以下、本発明の実施例を図面を参照しながら詳細に説明
する。
する。
第１図（Ａ）は、本発明による光電変換装置の第１実施
例の等価回路図、第１図（Ｂ）は、その動作を説明する
ためのタイミングチャートである。
例の等価回路図、第１図（Ｂ）は、その動作を説明する
ためのタイミングチャートである。
本実施例においても、第６図で説明したように蓄積、読
出しおよびリフレッシュの各動作が基本的に行われる。
出しおよびリフレッシュの各動作が基本的に行われる。
同図（Ａ）に示すように、キャパシタCoxの電極209は駆
動ライン215に接続され、駆動ライン215にはパルスφr1
が入力する。パルスφr1は、既に述べたようにキャパシ
タCoxに正電圧を印加して読出し動作を行うためのパル
スである。
動ライン215に接続され、駆動ライン215にはパルスφr1
が入力する。パルスφr1は、既に述べたようにキャパシ
タCoxに正電圧を印加して読出し動作を行うためのパル
スである。
また、MOSトランジスタQcのゲート電極208は駆動ライン
210に接続され、駆動ライン210には負電圧パルスφr2が
入力する。パルスφr2はｐチャネルMOSトランジスタQc
のON/OFF制御を行うパルスであり、上述したようにリフ
レッシュ動作において各ｐベース領域203を導通状態に
し一定電位にリセットする。
210に接続され、駆動ライン210には負電圧パルスφr2が
入力する。パルスφr2はｐチャネルMOSトランジスタQc
のON/OFF制御を行うパルスであり、上述したようにリフ
レッシュ動作において各ｐベース領域203を導通状態に
し一定電位にリセットする。
読出し動作は、同図（Ｂ）に示すように、正電圧パルス
φr1を駆動ライン215に印加することによって行う。す
なわち、正電圧パルスφr1によってｐベース領域203の
電位が上昇し、ベース・エミッタ間が順方向にバイアス
されて蓄積電圧がエミッタ電極212を通して垂直ライン2
13に読出される（読出し信号Ｓ）。その際、ゲート電位
が0VであるpMOSトランジスタQcがOFF状態であるよう
に、そのしきい値電圧Vthが定めれている。
φr1を駆動ライン215に印加することによって行う。す
なわち、正電圧パルスφr1によってｐベース領域203の
電位が上昇し、ベース・エミッタ間が順方向にバイアス
されて蓄積電圧がエミッタ電極212を通して垂直ライン2
13に読出される（読出し信号Ｓ）。その際、ゲート電位
が0VであるpMOSトランジスタQcがOFF状態であるよう
に、そのしきい値電圧Vthが定めれている。
また、リフレッシュ動作は次のように行われる。パルス
φvcによってトランジスタQvcをON状態とし、垂直ライ
ン213を接地して残留電荷を除去する。同時に、負電圧
パルスφr2によってpMOSトランジスタQcをON状態とし、
ｐベース領域203の完全リフレッシュを行う。
φvcによってトランジスタQvcをON状態とし、垂直ライ
ン213を接地して残留電荷を除去する。同時に、負電圧
パルスφr2によってpMOSトランジスタQcをON状態とし、
ｐベース領域203の完全リフレッシュを行う。
リフレッシュ動作が終了すると、各ｐベース領域203は
初期電位に復帰し、光励起によるキャリアを蓄積する蓄
積動作を開始する。以下、読出し、リフレッシュ、蓄積
の各動作が繰り返され、光電変換信号が読み出される。
初期電位に復帰し、光励起によるキャリアを蓄積する蓄
積動作を開始する。以下、読出し、リフレッシュ、蓄積
の各動作が繰り返され、光電変換信号が読み出される。
このように、負電圧パルスφr2を印加するための駆動ラ
イン210と、読出し動作を行う正電圧パルスφr1を印加
するための駆動ライン215とを別個に設けることで、各
ラインにおけるパルスの振幅は従来の1/2となり、シフ
トレジスタ等の駆動系の負担が減少し、耐圧の問題も解
消する。
イン210と、読出し動作を行う正電圧パルスφr1を印加
するための駆動ライン215とを別個に設けることで、各
ラインにおけるパルスの振幅は従来の1/2となり、シフ
トレジスタ等の駆動系の負担が減少し、耐圧の問題も解
消する。
第２図は、本発明の第１実施例の模式的平面図である。
第１図（Ａ）の回路図に対応する部分には同一番号を付
してある。
第１図（Ａ）の回路図に対応する部分には同一番号を付
してある。
ここではパルスφr1を印加する駆動ライン215および垂
直ライン213にはAl配線を使用し、パルスφr2を印加す
る駆動ライン210およびゲート電極208にはポリシリコン
を使用した。
直ライン213にはAl配線を使用し、パルスφr2を印加す
る駆動ライン210およびゲート電極208にはポリシリコン
を使用した。
第３図は、本発明の第２実施例の模式的平面図である。
本実施例では、駆動ライン210および215が素子分離領域
上に１ラインおきに設けられ、読出し動作およびリフレ
ッシュ動作が各々２ライン同時に行われる。
上に１ラインおきに設けられ、読出し動作およびリフレ
ッシュ動作が各々２ライン同時に行われる。
このように構成することで、第１実施例のように駆動ラ
イン215によって受光部が遮光されることがなく、開口
率を向上させることができる。
イン215によって受光部が遮光されることがなく、開口
率を向上させることができる。
第４図は、本発明の第３実施例の模式的平面図である。
本実施例では、素子分離領域上に駆動ライン210、その
上に駆動ライン215を多層形成し、第１実施例に比べて
開口率を向上させている。
上に駆動ライン215を多層形成し、第１実施例に比べて
開口率を向上させている。
また、第２実施例では隣接する２ラインが同時に読出さ
れるが、本実施例では各ラインごとに信号を読出すこと
ができ、１線又は複数線駆動のインターレース走査も行
うことができる。
れるが、本実施例では各ラインごとに信号を読出すこと
ができ、１線又は複数線駆動のインターレース走査も行
うことができる。
［発明の効果］ 以上詳細に説明したように、本発明による光電変換装置
は、絶縁ゲート型トランジスタを駆動するための第１の
ラインと、光電変換セルの半導体領域の電位を制御する
キャパシタに制御電圧を印加する第２のラインとが独立
して設けられているために、従来のように光電変換セル
を駆動するラインの電圧を大きく振る必要がない。
は、絶縁ゲート型トランジスタを駆動するための第１の
ラインと、光電変換セルの半導体領域の電位を制御する
キャパシタに制御電圧を印加する第２のラインとが独立
して設けられているために、従来のように光電変換セル
を駆動するラインの電圧を大きく振る必要がない。
このために、耐圧の問題が解消して駆動系の負担が軽減
され、故障も減少する。また、耐圧を考慮して絶縁膜を
厚くする必要がないために、駆動系を含めた回路面積の
縮小化を容易に達成できる。
され、故障も減少する。また、耐圧を考慮して絶縁膜を
厚くする必要がないために、駆動系を含めた回路面積の
縮小化を容易に達成できる。
第１図（Ａ）は、本発明による光電変換装置の第１実施
例の等価回路図、第１図（Ｂ）は、その動作を説明する
ためのタイミングチャート、 第２図〜第４図は、各々本発明の第１実施例〜第３実施
例の模式的平面図、 第５図は、固体撮像装置に使用される光電変換セルの一
例の模式的断面図、 第６図（Ａ）は、上記光電変換セルの等価回路図、第６
図（Ｂ）は、その動作を説明するための電圧波形図であ
る。 201……ｎ型シリコン基板 202……n-層 203……ｐベース領域 204……n+エミッタ領域 208……ゲート電極 209……キャパシタ電極 210……駆動ライン 212……エミッタ電極 213……垂直ライン 214……コレクタ電極 215……駆動ライン
例の等価回路図、第１図（Ｂ）は、その動作を説明する
ためのタイミングチャート、 第２図〜第４図は、各々本発明の第１実施例〜第３実施
例の模式的平面図、 第５図は、固体撮像装置に使用される光電変換セルの一
例の模式的断面図、 第６図（Ａ）は、上記光電変換セルの等価回路図、第６
図（Ｂ）は、その動作を説明するための電圧波形図であ
る。 201……ｎ型シリコン基板 202……n-層 203……ｐベース領域 204……n+エミッタ領域 208……ゲート電極 209……キャパシタ電極 210……駆動ライン 212……エミッタ電極 213……垂直ライン 214……コレクタ電極 215……駆動ライン
Claims (1)
- 【請求項１】光励起により発生したキャリアを蓄積する
半導体領域と、該半導体領域の電位を制御するキャパシ
タとを有する光電変換セルが複数個配列され、隣接する
光電変換セルの前記半導体領域を各々主電極領域として
絶縁ゲート型トランジスタが構成され、該絶縁ゲート型
トランジスタのゲート電極に制御電圧を印加する第１の
ラインと、前記キャパシタの電極に制御電圧を印加する
第２のラインとが別個に設けられたことを特徴とする光
電変換装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62126888A JPH07120769B2 (ja) | 1987-05-26 | 1987-05-26 | 光電変換装置 |
| DE3856165T DE3856165T2 (de) | 1987-01-29 | 1988-01-28 | Photovoltaischer Wandler |
| EP88300725A EP0277016B1 (en) | 1987-01-29 | 1988-01-28 | Photoelectric conversion apparatus |
| US07/470,407 US4962412A (en) | 1987-01-29 | 1990-01-29 | Photoelectric conversion apparatus without isolation regions |
| US07/548,508 US5060042A (en) | 1987-01-29 | 1990-07-05 | Photoelectric conversion apparatus with reresh voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62126888A JPH07120769B2 (ja) | 1987-05-26 | 1987-05-26 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63292669A JPS63292669A (ja) | 1988-11-29 |
| JPH07120769B2 true JPH07120769B2 (ja) | 1995-12-20 |
Family
ID=14946336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62126888A Expired - Fee Related JPH07120769B2 (ja) | 1987-01-29 | 1987-05-26 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120769B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2587540A3 (en) * | 2011-10-31 | 2013-06-12 | Ricoh Company, Ltd. | Method for resetting photoelectric conversion device, and photoelectric conversion device |
-
1987
- 1987-05-26 JP JP62126888A patent/JPH07120769B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63292669A (ja) | 1988-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4441791A (en) | Deformable mirror light modulator | |
| US4571624A (en) | Two-dimensional solid-state image sensor device | |
| EP0365000B1 (en) | CCD image sensor with vertical overflow drain | |
| US5119202A (en) | Scan circuit with bootstrap drive | |
| JPH0444465B2 (ja) | ||
| JPH0666446B2 (ja) | 固体撮像素子 | |
| US4388532A (en) | Solid state image sensor with image sensing elements having charge coupled photocapacitors and a floating gate amplifier | |
| GB1394520A (en) | Charge coupled device area imaging array | |
| US4524391A (en) | Two-dimensional solid-state image sensor device | |
| US4712138A (en) | Low-noise apparatus for image pickup and combination of light and electric signals | |
| JPH084129B2 (ja) | 光電変換装置 | |
| US4525742A (en) | Two-dimensional solid-state image sensor device | |
| JP2515768B2 (ja) | 光電変換装置 | |
| JPH07120769B2 (ja) | 光電変換装置 | |
| US5126814A (en) | Photoelectric converter with doped capacitor region | |
| JP2589312B2 (ja) | 光電変換装置 | |
| JPH084132B2 (ja) | 光電変換装置 | |
| JPH084131B2 (ja) | 光電変換装置 | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| JP2635966B2 (ja) | 撮像装置 | |
| JPH084130B2 (ja) | 光電変換装置 | |
| JP2559407B2 (ja) | 走査回路 | |
| JP2501207B2 (ja) | 光電変換装置 | |
| JPS6376477A (ja) | 光電変換装置 | |
| JPS6376582A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |