JP2589312B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP2589312B2 JP2589312B2 JP62165528A JP16552887A JP2589312B2 JP 2589312 B2 JP2589312 B2 JP 2589312B2 JP 62165528 A JP62165528 A JP 62165528A JP 16552887 A JP16552887 A JP 16552887A JP 2589312 B2 JP2589312 B2 JP 2589312B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- region
- line
- potential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光励起により発生したキャリアを蓄積する
半導体領域を有する光電変換セルが複数個配列された光
電変換装置に関する。
半導体領域を有する光電変換セルが複数個配列された光
電変換装置に関する。
［従来技術］ 第７図は、従来の光電変換装置における光電変換セル
の一例の模式的断面図である。
の一例の模式的断面図である。
同図において、ｎ型シリコン基板１上に光電変換セル
が形成され配列されている。
が形成され配列されている。
各光電変換セルは次のような構成を有する。
基板１上に、エピタキシャル成長によりコレクタ領域
となるn-領域２が形成され、そこにｐベース領域３、更
にn+エミッタ領域４が形成されてバイポーラトランジス
タを構成している。
となるn-領域２が形成され、そこにｐベース領域３、更
にn+エミッタ領域４が形成されてバイポーラトランジス
タを構成している。
ｐベース領域３は２次元状に配列され、各水平方向の
セルは垂直方向のセルと素子分離領域によって分離され
ている。素子分離領域は、図示されていないが、LOCOS
酸化による酸化膜およびその下に形成されたn+領域から
成る。
セルは垂直方向のセルと素子分離領域によって分離され
ている。素子分離領域は、図示されていないが、LOCOS
酸化による酸化膜およびその下に形成されたn+領域から
成る。
また、水平方向に隣接するｐベーズ領域３の間には、
酸化膜７を挟んでゲート電極８が形成されている。した
がって、隣接するｐベース領域３を各々ソース・ドレイ
ン領域としてｐチャネルMOSトランジスタQcが構成され
ている。
酸化膜７を挟んでゲート電極８が形成されている。した
がって、隣接するｐベース領域３を各々ソース・ドレイ
ン領域としてｐチャネルMOSトランジスタQcが構成され
ている。
このｐチャネルMOSトランジスタQcはノーマリオフ型
であり、ゲート電極８の電位が接地電位又は正電位であ
ればOFF状態である。したがって、隣接セル間のｐベー
ス領域３は電気的に分離された状態となる。逆にゲート
電極８の電位がしきい値電位Vthを超える負電位である
と、ON状態となり、各々セルのｐベース領域３は相互に
導通した状態となる。
であり、ゲート電極８の電位が接地電位又は正電位であ
ればOFF状態である。したがって、隣接セル間のｐベー
ス領域３は電気的に分離された状態となる。逆にゲート
電極８の電位がしきい値電位Vthを超える負電位である
と、ON状態となり、各々セルのｐベース領域３は相互に
導通した状態となる。
ゲート電極８は水平方向の行ごとに駆動ラインに共通
接続され、さらにｐベース領域３の電位を制御するため
のキャパシタ電極９も同様に駆動ラインに接続されてい
る。駆動ラインは素子分離領域である酸化膜上を水平方
向に延びている。
接続され、さらにｐベース領域３の電位を制御するため
のキャパシタ電極９も同様に駆動ラインに接続されてい
る。駆動ラインは素子分離領域である酸化膜上を水平方
向に延びている。
さらに透明絶縁層11を形成した後、エミッタ電極12を
形成し、エミッタ電極12は列ごとに垂直ライン13に接続
されている。また、コレクタ電極14が基板１の裏面にオ
ーミックコンタクト層を挟んで形成されている。
形成し、エミッタ電極12は列ごとに垂直ライン13に接続
されている。また、コレクタ電極14が基板１の裏面にオ
ーミックコンタクト層を挟んで形成されている。
第８図（Ａ）は、上記光電変換セルの等価回路図、第
８図（Ｂ）は、その動作を説明するための電圧波形図で
ある。
８図（Ｂ）は、その動作を説明するための電圧波形図で
ある。
まず、ｐベース領域３には、蓄積動作によって入射光
量に対応したキャリア（ここではホール）が蓄積されて
いるとする。また、ｐチャネルMOSトランジスタQcの端
子には負電圧Vc、コレクタ電極14には正電圧が各々印加
されているとする。
量に対応したキャリア（ここではホール）が蓄積されて
いるとする。また、ｐチャネルMOSトランジスタQcの端
子には負電圧Vc、コレクタ電極14には正電圧が各々印加
されているとする。
この状態で駆動ライン10に正電圧のパルスφｄを印加
する（期間Trd）。これによって、キャパシタCoxを介し
てｐベース領域３の電位が上昇し、蓄積キャリアに対応
した信号がエミッタ側に読み出される（読出し動作）。
する（期間Trd）。これによって、キャパシタCoxを介し
てｐベース領域３の電位が上昇し、蓄積キャリアに対応
した信号がエミッタ側に読み出される（読出し動作）。
続いて、駆動ライン10に負電圧のパルスφｄを印加す
る（期間Trh）。これによってMOSトランジスタQcはONと
なり、ｐベース領域３が相互に導通した状態となってベ
ース電位は電圧Vcにリセットされる（リフレッシュ動
作）。
る（期間Trh）。これによってMOSトランジスタQcはONと
なり、ｐベース領域３が相互に導通した状態となってベ
ース電位は電圧Vcにリセットされる（リフレッシュ動
作）。
また、パルスφｒをハイレベルとしてトランジスタQr
をONとし垂直ライン13のリセットを行う。
をONとし垂直ライン13のリセットを行う。
以上のリフレッシュ動作が終了すると、蓄積動作が開
始され、以下同様の動作が繰り返される。
始され、以下同様の動作が繰り返される。
要するに、ここで提案されている方式は、光入射によ
り発生したキャリアを、ｐベース領域４に蓄積し、その
蓄積電荷量によってエミッタ電極８とコレクタ電極12と
の間に流れる電流をコントロールするものである。した
がって、蓄積されたキャリアを、各セルの増幅機能によ
り増幅してから読み出すわけであり、高出力、高感度、
さらに低雑音を達成できる。
り発生したキャリアを、ｐベース領域４に蓄積し、その
蓄積電荷量によってエミッタ電極８とコレクタ電極12と
の間に流れる電流をコントロールするものである。した
がって、蓄積されたキャリアを、各セルの増幅機能によ
り増幅してから読み出すわけであり、高出力、高感度、
さらに低雑音を達成できる。
また、光励起によってベースに蓄積されたキャリア
（ここではホール）によりベースに発生する電位Vpは、
Q/Cで与えられる。ここでＱはベースに蓄積されたホー
ルの電荷量、Ｃはベースに接続されている容量である。
（ここではホール）によりベースに発生する電位Vpは、
Q/Cで与えられる。ここでＱはベースに蓄積されたホー
ルの電荷量、Ｃはベースに接続されている容量である。
この式により明白なように、高集積化された場合、セ
ルサイズの縮小と共にＱもＣも小さくなることになり、
光励起により発生する電位Vpは、ほぼ一定に保たれるこ
とがわかる。したがって、ここで提案されている方式
は、将来の高解像度化に対しても有利なものであると言
える。
ルサイズの縮小と共にＱもＣも小さくなることになり、
光励起により発生する電位Vpは、ほぼ一定に保たれるこ
とがわかる。したがって、ここで提案されている方式
は、将来の高解像度化に対しても有利なものであると言
える。
［発明が解決しようとする問題点］ しかしながら、素子分離領域の幅の微細化には限界が
あること、またキャパシタ電極が受光面上に存在するこ
と等のために、上記従来の光電変換装置では、高解像度
化に伴なうセルサイズの縮小と共に開口率が低下し、出
力のSN比が低くなるという問題点を有していた。
あること、またキャパシタ電極が受光面上に存在するこ
と等のために、上記従来の光電変換装置では、高解像度
化に伴なうセルサイズの縮小と共に開口率が低下し、出
力のSN比が低くなるという問題点を有していた。
［問題点を解決するための手段］ 本発明による光電変換装置は、 光励起により発生したキャリアを蓄積する半導体領域
を有する光電変換セルが複数個配列された光電変換装置
において、 隣接する光電変換セル間の分離領域に、前記半導体領
域の電位を制御するための溝型キャパシタと、前記光電
変換セルの各半導体領域の電位を一定にするための前記
溝型キャパシタに電気的に接続されたゲート電極と該半
導体領域を各々主電極領域として有する絶縁ゲート型ト
ランジスタと、を構成したことを特徴とする。
を有する光電変換セルが複数個配列された光電変換装置
において、 隣接する光電変換セル間の分離領域に、前記半導体領
域の電位を制御するための溝型キャパシタと、前記光電
変換セルの各半導体領域の電位を一定にするための前記
溝型キャパシタに電気的に接続されたゲート電極と該半
導体領域を各々主電極領域として有する絶縁ゲート型ト
ランジスタと、を構成したことを特徴とする。
［作用］ 上記分離領域に溝型キャパシタと絶縁ゲート型トラン
ジスタとを形成することで、分離領域を縮小化でき、ま
たキャパシタ電極を受光面上から取り除くことができ
る。このために開口率を従来より大きく向上させること
ができ、SN比の大きい信号を得ることができる。
ジスタとを形成することで、分離領域を縮小化でき、ま
たキャパシタ電極を受光面上から取り除くことができ
る。このために開口率を従来より大きく向上させること
ができ、SN比の大きい信号を得ることができる。
［実施例］ 以下、本発明の実施例を図面を参照しながら詳細に説
明する。
明する。
第１図は、本発明による光電変換装置の一実施例の模
式的平面図、第２図（Ａ）〜（Ｅ）は、各々そのＡ−Ａ
線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図、Ｄ−Ｄ線
断面図およびＥ−Ｅ線断面図である。
式的平面図、第２図（Ａ）〜（Ｅ）は、各々そのＡ−Ａ
線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図、Ｄ−Ｄ線
断面図およびＥ−Ｅ線断面図である。
n-領域２にはｐベース領域３がエリア状に配列されて
いる。図における垂直方向のｐベース領域３の分離領域
は、酸化膜101およびポリシリコンのキャパシタ電極102
によって構成されている。すなわち、第２図（Ａ）に示
すように、キャパシタ電極102は酸化膜101を挟んで上下
のｐベース領域３に対向し、既に述べたようにｐベース
領域３の電位を制御して光電変換セルを駆動する。
いる。図における垂直方向のｐベース領域３の分離領域
は、酸化膜101およびポリシリコンのキャパシタ電極102
によって構成されている。すなわち、第２図（Ａ）に示
すように、キャパシタ電極102は酸化膜101を挟んで上下
のｐベース領域３に対向し、既に述べたようにｐベース
領域３の電位を制御して光電変換セルを駆動する。
図における水平方向のｐベース領域３の分離領域は、
一部分がLOCOS酸化膜103で形成され、その他の部分がゲ
ート酸化膜７およびその上に形成されているポリシリコ
ンのゲート電極８で構成されている（同図（Ｅ）を参
照）。すなわち、隣接するｐベース領域３とゲート電極
８とでｐチャネルMOSトランジスタQcを構成し、ノーマ
リOFFの状態で水平方向の隣接セルを電気的に分離して
いる。
一部分がLOCOS酸化膜103で形成され、その他の部分がゲ
ート酸化膜７およびその上に形成されているポリシリコ
ンのゲート電極８で構成されている（同図（Ｅ）を参
照）。すなわち、隣接するｐベース領域３とゲート電極
８とでｐチャネルMOSトランジスタQcを構成し、ノーマ
リOFFの状態で水平方向の隣接セルを電気的に分離して
いる。
このようにキャパシタ電極102を分離領域に形成して
溝型キャパシタを構成することで、分離領域の微細化お
よび光電変換セルの開口率の向上を実現することができ
る。
溝型キャパシタを構成することで、分離領域の微細化お
よび光電変換セルの開口率の向上を実現することができ
る。
水平方向に隣接する光電変換セルは、多層配線の垂直
ラインを通して、各読出し信号を転送する。
ラインを通して、各読出し信号を転送する。
まず、各セルのn+エミッタ領域４に接合するポリシリ
コンのエミッタ電極104および105を形成した後、その上
に層間絶縁膜106を形成する。
コンのエミッタ電極104および105を形成した後、その上
に層間絶縁膜106を形成する。
続いて、分離領域でのエミッタ電極104上にコンタク
トホールを開けて、層間絶縁膜106上に垂直方向の分離
領域に沿って垂直ライン107を形成する。
トホールを開けて、層間絶縁膜106上に垂直方向の分離
領域に沿って垂直ライン107を形成する。
続いて、層間絶縁膜108を形成し、エミッタ電極105上
にコンタクトホールを開け、電極109および垂直ライン1
10を形成する。電極109によって、エミッタ電極105は垂
直ライン110と電気的に接続される。また、垂直ライン1
10は、層間絶縁膜108上に垂直ライン107に積層して形成
される。さらに、全体は保護膜111に覆われている。
にコンタクトホールを開け、電極109および垂直ライン1
10を形成する。電極109によって、エミッタ電極105は垂
直ライン110と電気的に接続される。また、垂直ライン1
10は、層間絶縁膜108上に垂直ライン107に積層して形成
される。さらに、全体は保護膜111に覆われている。
第３図は、本実施例の等価回路図である。
同図において、バイポーラトランジスタのｐベース領
域３は、上下のキャパシタ電極102に対向して溝型キャ
パシタCoxを構成している。
域３は、上下のキャパシタ電極102に対向して溝型キャ
パシタCoxを構成している。
また、水平方向に隣接するｐベース領域３をソース・
ドレイ領域としてMOSトランジスタQcが構成され、その
ゲート電極８はキャパシタ電極102と共通に形成されて
いる。
ドレイ領域としてMOSトランジスタQcが構成され、その
ゲート電極８はキャパシタ電極102と共通に形成されて
いる。
したがって、キャパシタ電極102およびゲート電極８
から成る水平ラインに駆動パルスφｄを入力すると、そ
の水平ラインの上下の２ラインを駆動することができ
る。
から成る水平ラインに駆動パルスφｄを入力すると、そ
の水平ラインの上下の２ラインを駆動することができ
る。
すなわち、各光電変換セルは、キャパシタ電極102に
正電圧が印加されると、その上下の２ラインの読出し動
作が行われ、その２ライン分の読出し動作が行われ、そ
の２ライン分の読出し信号が垂直ライン107および110を
通して同時に出力される。
正電圧が印加されると、その上下の２ラインの読出し動
作が行われ、その２ライン分の読出し動作が行われ、そ
の２ライン分の読出し信号が垂直ライン107および110を
通して同時に出力される。
また、キャパシタ電極102と共通に形成されたゲート
電極８にしきい値を超える負電圧が印加されると、その
ラインのｐチャネルMOSトランジスタQcがすべてONとな
る。これによって各セルのｐベース領域３の電位を一定
電位Vcに設定することができる（リフレッシュ動作）。
すなわち、ベース電位は蓄積電位に関係なく、リフレッ
シュ動作によって均一に一定電位Vcにリセットされる。
電極８にしきい値を超える負電圧が印加されると、その
ラインのｐチャネルMOSトランジスタQcがすべてONとな
る。これによって各セルのｐベース領域３の電位を一定
電位Vcに設定することができる（リフレッシュ動作）。
すなわち、ベース電位は蓄積電位に関係なく、リフレッ
シュ動作によって均一に一定電位Vcにリセットされる。
第４図は、本実施例により構成した撮像装置の一例を
示す概略回路図である。
示す概略回路図である。
ここでは光電交換セルをｍ×ｎ個エリア状に配列し、
隣接セルとの関係は第１図において説明した通りであ
る。
隣接セルとの関係は第１図において説明した通りであ
る。
各水平ラインのセルにおいて、キャパシタ電極102お
よびMOSトランジスタQcのゲート電極８は、駆動ラインH
L（LH1〜LHm）に各々共通接続されている。
よびMOSトランジスタQcのゲート電極８は、駆動ラインH
L（LH1〜LHm）に各々共通接続されている。
各駆動ラインHLは、スイッチ回路301によってインタ
ーレース走査が行われ、スイッチ回路301には垂直走査
回路302から垂直走査パルスφv1〜φvmが順次入力す
る。
ーレース走査が行われ、スイッチ回路301には垂直走査
回路302から垂直走査パルスφv1〜φvmが順次入力す
る。
また、各セルのｐベース領域３をソース・ドレイン領
域とするMOSトランジスタQcは、水平ラインごとに直列
接続された構成となる。ただし、端となるセルS11〜Sm1
にはMOSトランジスタQcを形成するためのｐ領域が各々
形成され、またセルS1n〜SmnにはMOSトランジスタQx1〜
Qxmが各々直列接続されている。そして、両端には一定
電圧Vcが印加される。
域とするMOSトランジスタQcは、水平ラインごとに直列
接続された構成となる。ただし、端となるセルS11〜Sm1
にはMOSトランジスタQcを形成するためのｐ領域が各々
形成され、またセルS1n〜SmnにはMOSトランジスタQx1〜
Qxmが各々直列接続されている。そして、両端には一定
電圧Vcが印加される。
各垂直方向のセルにおけるエミッタ電極は、垂直ライ
ンL11及びL12、L21及びL22、・・・に交互に接続され、
各垂直ラインＬはリセットトランジスタQrを介して接地
されている。トランジスタQrのゲート電極には共通にリ
セットパルスφｒが入力する。
ンL11及びL12、L21及びL22、・・・に交互に接続され、
各垂直ラインＬはリセットトランジスタQrを介して接地
されている。トランジスタQrのゲート電極には共通にリ
セットパルスφｒが入力する。
また、たとえば垂直ラインL11およびL12は、トランジ
スタQt11およびQt12を介してコンデンサC11およびC12に
夫々接続されている。トランジスタQt11およびQt12のゲ
ート電極には、パルスφｔが入力する。
スタQt11およびQt12を介してコンデンサC11およびC12に
夫々接続されている。トランジスタQt11およびQt12のゲ
ート電極には、パルスφｔが入力する。
さらにコンデンサC11およびC12は、各々トランジスタ
Q11およびQ12を通して信号線303および304に接続されて
いる。トランジスタQ11およびQ12のゲート電極には、水
平シフトレジスタ305の水平走査パネルφh1がそれぞれ
共通に入力する。
Q11およびQ12を通して信号線303および304に接続されて
いる。トランジスタQ11およびQ12のゲート電極には、水
平シフトレジスタ305の水平走査パネルφh1がそれぞれ
共通に入力する。
他の垂直ラインL21およびL22、・・・も同様に構成さ
れている。以下、垂直ラインL11等、トランジスタQt11
等、コンデンサC11等、トランジスタQ11等を、各々垂直
ラインＬ、トランジスタQt、コンデンサＣ、トランジス
タＱと総称する。
れている。以下、垂直ラインL11等、トランジスタQt11
等、コンデンサC11等、トランジスタQ11等を、各々垂直
ラインＬ、トランジスタQt、コンデンサＣ、トランジス
タＱと総称する。
信号線303および304はアンプA1およびA2に接続される
共に、リセットトランジスタQrh1およびQrh2を介して接
地されている。リセットトランジスタQrh1及びQrh2のゲ
ート電極には、リセットパルスφrhが入力する。
共に、リセットトランジスタQrh1およびQrh2を介して接
地されている。リセットトランジスタQrh1及びQrh2のゲ
ート電極には、リセットパルスφrhが入力する。
なお、上記撮像装置を駆動するための各種パルスφお
よび電圧Ｖ等は、図示されていないドライバによって供
給され、そのドライバはコントローラによって制御され
ている。
よび電圧Ｖ等は、図示されていないドライバによって供
給され、そのドライバはコントローラによって制御され
ている。
第５図は、上記撮像装置の動作を概略的に説明するた
めのタイミングチャートである。
めのタイミングチャートである。
スイッチ回路301は、垂直シフトレジスタ302からの垂
直走査パルスφv1によって、駆動パルスφｄを水平ライ
ンHL1へ供給する状態になっているものとする。
直走査パルスφv1によって、駆動パルスφｄを水平ライ
ンHL1へ供給する状態になっているものとする。
まず、パルスφｔおよびφｒが立上がり、トランジス
タQtおよびQrがONとなって、コンデンサＣおよび垂直ラ
インＬをリセットする。
タQtおよびQrがONとなって、コンデンサＣおよび垂直ラ
インＬをリセットする。
続いて、パルスφｒをローレベルにしてトランジスタ
QrをOFFとする。そして、正電圧の駆動パルスφｄを水
平ラインHL1に供給すると、第１ラインのセルS11〜S1n
及び第２ラインのセルS21〜S2nの各キャパシタ電極102
に正電圧が印加され、既に述べたように読出し動作が行
われる。すなわち、セルS11及びS21の各信号が垂直ライ
ンL11及びL12へ、セルS22及びS12の各信号が垂直ライン
L21およびL22へ、というように、第１および第２ライン
の各信号が同時に読出され、それぞれコンデンサＣに蓄
積される。
QrをOFFとする。そして、正電圧の駆動パルスφｄを水
平ラインHL1に供給すると、第１ラインのセルS11〜S1n
及び第２ラインのセルS21〜S2nの各キャパシタ電極102
に正電圧が印加され、既に述べたように読出し動作が行
われる。すなわち、セルS11及びS21の各信号が垂直ライ
ンL11及びL12へ、セルS22及びS12の各信号が垂直ライン
L21およびL22へ、というように、第１および第２ライン
の各信号が同時に読出され、それぞれコンデンサＣに蓄
積される。
各信号が蓄積されると、パルスφｔが立下がりトラン
ジスタQtがOFFとなる。
ジスタQtがOFFとなる。
続いて、水平シフトレジスタ305から水平走査パルス
φh1〜φhnが順次出力され、トランジスタQ11及びQ12、
Q21及びQ22、・・・が順次ONとなり、各コンデンサＣに
蓄積された信号が信号線303および304へ順次転送され、
外部へ出力される。その際、信号線303および304は信号
が出力されるごとにリセットされる。すなわち、リセッ
トパルスφrhによってリセットトランジスタQrh1および
Qrh2がONとなり、各信号線の残留キャリアが除去され
る。
φh1〜φhnが順次出力され、トランジスタQ11及びQ12、
Q21及びQ22、・・・が順次ONとなり、各コンデンサＣに
蓄積された信号が信号線303および304へ順次転送され、
外部へ出力される。その際、信号線303および304は信号
が出力されるごとにリセットされる。すなわち、リセッ
トパルスφrhによってリセットトランジスタQrh1および
Qrh2がONとなり、各信号線の残留キャリアが除去され
る。
この出力動作と並行して、負電圧の駆動パルスφｄが
水平ラインHL1に供給され、第１ラインのセルのMOSトラ
ンジスタQcがONとなる。これによって、第１ラインのセ
ルのベース電位が蓄積電位に関係なく一定電位Vcに設定
される（リフレッシュ動作）。また、パルスφｒによっ
てトランジスタQrがONとなり、垂直ラインＬの残留キャ
リアが除去される。
水平ラインHL1に供給され、第１ラインのセルのMOSトラ
ンジスタQcがONとなる。これによって、第１ラインのセ
ルのベース電位が蓄積電位に関係なく一定電位Vcに設定
される（リフレッシュ動作）。また、パルスφｒによっ
てトランジスタQrがONとなり、垂直ラインＬの残留キャ
リアが除去される。
以下同様に、垂直走査パルスφv2〜φvnによって、水
平ラインHL3、HL5、・・・へ順次駆動パルスφｄが供給
され、第３および第４ライン、第５および第６ライン、
・・・の各読出し動作が行われる（奇数フィールド）。
同様にして偶数フィールドの読出し動作が行われる。
平ラインHL3、HL5、・・・へ順次駆動パルスφｄが供給
され、第３および第４ライン、第５および第６ライン、
・・・の各読出し動作が行われる（奇数フィールド）。
同様にして偶数フィールドの読出し動作が行われる。
こうして、すべてのセルの光電変換信号を２ラインで
読み出すことができる。本実施例では、上述したように
開口率が向上するために、SN比の高い信号を得ることが
でき、後段の信号処理も容易となる。
読み出すことができる。本実施例では、上述したように
開口率が向上するために、SN比の高い信号を得ることが
でき、後段の信号処理も容易となる。
第６図は、カラーフィルタの構成図である。このカラ
ーフィルタを上記撮像装置の各セル上に設けることで、
出力V1からはＲおよびＢの信号、出力V2からはＧの信号
を出力することができる。
ーフィルタを上記撮像装置の各セル上に設けることで、
出力V1からはＲおよびＢの信号、出力V2からはＧの信号
を出力することができる。
［発明の効果］ 以上詳細に説明したように、本発明による光電変換装
置は、分離領域に溝型キャパシタと絶縁ゲート型トラン
ジスタとを形成することで、分離領域を縮小化でき、ま
たキャパシタ電極を受光面上から取り除くことができ
る。このために開口率を従来より大きく向上させること
ができ、SN比の大きい信号を得ることができる。
置は、分離領域に溝型キャパシタと絶縁ゲート型トラン
ジスタとを形成することで、分離領域を縮小化でき、ま
たキャパシタ電極を受光面上から取り除くことができ
る。このために開口率を従来より大きく向上させること
ができ、SN比の大きい信号を得ることができる。
第１図は、本発明による光電変換装置の一実施例の模式
的平面図、 第２図（Ａ）〜（Ｅ）は、各々そのＡ−Ａ線断面図、Ｂ
−Ｂ線断面図、Ｃ−Ｃ線断面図、Ｄ−Ｄ線断面図および
Ｅ−Ｅ線断面図、 第３図は、本実施例の等価回路図、 第４図は、本実施例により構成した撮像装置の一例を示
す概略的回路図、 第５図は、上記撮像装置の動作を概略的に説明するため
のタイミングチャート、 第６図は、カラーフィルタの構成図、 第７図は、従来の光電変換装置における光電変換セルの
一例の模式的断面図、 第８図（Ａ）は、上記光電変換セルの等価回路図、第８
図（Ｂ）は、その動作を説明するための電圧波形図であ
る。 １……ｎ型シリコン基板 ２……n-領域 ３……ｐベース領域 ４……n+エミッタ領域 ７……ゲート酸化膜 ８……ゲート電極 101……酸化膜 102……キャパシタ電極 103……LOCOS酸化膜 104、105……エミッタ電極 106、108……層間絶縁膜 107、110……垂直ライン 111……保護膜
的平面図、 第２図（Ａ）〜（Ｅ）は、各々そのＡ−Ａ線断面図、Ｂ
−Ｂ線断面図、Ｃ−Ｃ線断面図、Ｄ−Ｄ線断面図および
Ｅ−Ｅ線断面図、 第３図は、本実施例の等価回路図、 第４図は、本実施例により構成した撮像装置の一例を示
す概略的回路図、 第５図は、上記撮像装置の動作を概略的に説明するため
のタイミングチャート、 第６図は、カラーフィルタの構成図、 第７図は、従来の光電変換装置における光電変換セルの
一例の模式的断面図、 第８図（Ａ）は、上記光電変換セルの等価回路図、第８
図（Ｂ）は、その動作を説明するための電圧波形図であ
る。 １……ｎ型シリコン基板 ２……n-領域 ３……ｐベース領域 ４……n+エミッタ領域 ７……ゲート酸化膜 ８……ゲート電極 101……酸化膜 102……キャパシタ電極 103……LOCOS酸化膜 104、105……エミッタ電極 106、108……層間絶縁膜 107、110……垂直ライン 111……保護膜
Claims (1)
- 【請求項１】光励起により発生したキャリアを蓄積する
半導体領域を有する光電変換セルが複数個配列された光
電変換装置において、 隣接する光電変換セル間の分離領域に、前記半導体領域
の電位を制御するための溝型キャパシタと、前記光電変
換セルの各半導体領域の電位を一定にするための前記溝
型キャパシタに電気的に接続されたゲート電極と該半導
体領域を各々主電極領域として有する絶縁ゲート型トラ
ンジスタと、を構成したことを特徴とする光電変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62165528A JP2589312B2 (ja) | 1987-07-03 | 1987-07-03 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62165528A JP2589312B2 (ja) | 1987-07-03 | 1987-07-03 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6410664A JPS6410664A (en) | 1989-01-13 |
| JP2589312B2 true JP2589312B2 (ja) | 1997-03-12 |
Family
ID=15814104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62165528A Expired - Fee Related JP2589312B2 (ja) | 1987-07-03 | 1987-07-03 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2589312B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3720036B2 (ja) * | 2002-10-11 | 2005-11-24 | 岩手東芝エレクトロニクス株式会社 | Ｃｍｏｓイメージセンサ |
| DK3229958T3 (da) * | 2014-12-08 | 2020-11-30 | Berkeley Lights Inc | Mikrofluidanordning, der omfatter laterale/vertikale transistorstrukturer, samt fremgangsmåde til fremstilling og anvendelse heraf |
| JPWO2017169882A1 (ja) | 2016-03-31 | 2019-02-14 | ソニー株式会社 | 撮像素子、撮像素子の製造方法、及び、電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123172A (ja) * | 1984-11-20 | 1986-06-11 | Olympus Optical Co Ltd | 固体撮像装置 |
| JPS61133660A (ja) * | 1984-12-03 | 1986-06-20 | Olympus Optical Co Ltd | 固体イメ−ジセンサ |
-
1987
- 1987-07-03 JP JP62165528A patent/JP2589312B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6410664A (en) | 1989-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835404A (en) | Photoelectric converting apparatus with a switching circuit and a resetting circuit for reading and resetting a plurality of lines sensors | |
| US5119202A (en) | Scan circuit with bootstrap drive | |
| JPH0340996B2 (ja) | ||
| EP1115245B1 (en) | Solid state imaging device and driving method thereof | |
| US4450464A (en) | Solid state area imaging apparatus having a charge transfer arrangement | |
| JPH0444466B2 (ja) | ||
| JPH084129B2 (ja) | 光電変換装置 | |
| JPH0447515B2 (ja) | ||
| JP2589312B2 (ja) | 光電変換装置 | |
| JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
| JPS63186466A (ja) | 光電変換装置 | |
| JP3579251B2 (ja) | 固体撮像装置 | |
| JP2635966B2 (ja) | 撮像装置 | |
| JP2741703B2 (ja) | 光電変換装置 | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| JP2559407B2 (ja) | 走査回路 | |
| JPS63278269A (ja) | 光電変換装置 | |
| JP3363528B2 (ja) | 光電変換装置及びその駆動方法 | |
| JPH0697408A (ja) | 光電変換装置及びその製造方法 | |
| JPH07120769B2 (ja) | 光電変換装置 | |
| JPH084130B2 (ja) | 光電変換装置 | |
| JPH0736615B2 (ja) | 光電変換装置 | |
| JPH0523550B2 (ja) | ||
| JPS628670A (ja) | 固体撮像装置 | |
| JPH0658949B2 (ja) | 半導体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |