JPS628670A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS628670A JPS628670A JP60146712A JP14671285A JPS628670A JP S628670 A JPS628670 A JP S628670A JP 60146712 A JP60146712 A JP 60146712A JP 14671285 A JP14671285 A JP 14671285A JP S628670 A JPS628670 A JP S628670A
- Authority
- JP
- Japan
- Prior art keywords
- line
- transistor
- gate
- sit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ｅ電誘導トランジスタを用いた固体撮像装置
に関するものである。
に関するものである。
従来、固体撮像装置としてはＭＯＳ トランジスタを使
用したもの、或いはＣ０Ｄ（電荷結合デバイス）を使用
したものが一般的である。しかし、ＭＯＳトランジスタ
を使用したものは、出力は号が微弱であり、信号対雑音
比が悪く、光感度も低いと云う欠点があり、またＣＯＤ
を用いたものは電荷転送時に電荷の損失があり、製造も
困難である等の欠点がある。これらの欠点を解消するも
のとして、例えば本願人の出願に係る特開昭５８−１０
５６７２号に開示されているような、各画素に静電誘導
トランジスタＣ以後ＳＩＴと称する１を備えた固体撮像
装置が提案されている。さらに本発明者等は、上記出願
の発明を改良した固体撮像装置も種々考案しており、こ
のうちの１つの例を第６閃につき説明する。
用したもの、或いはＣ０Ｄ（電荷結合デバイス）を使用
したものが一般的である。しかし、ＭＯＳトランジスタ
を使用したものは、出力は号が微弱であり、信号対雑音
比が悪く、光感度も低いと云う欠点があり、またＣＯＤ
を用いたものは電荷転送時に電荷の損失があり、製造も
困難である等の欠点がある。これらの欠点を解消するも
のとして、例えば本願人の出願に係る特開昭５８−１０
５６７２号に開示されているような、各画素に静電誘導
トランジスタＣ以後ＳＩＴと称する１を備えた固体撮像
装置が提案されている。さらに本発明者等は、上記出願
の発明を改良した固体撮像装置も種々考案しており、こ
のうちの１つの例を第６閃につき説明する。
第６図ＡはＳＩＴにより固体撮像装置を構成する一画累
の構造図であり、第６図Ｂは固体撮像装置の回路構成図
である。
の構造図であり、第６図Ｂは固体撮像装置の回路構成図
である。
第６１ＮＡにおいて、ＳＩＴのドレインとして作用する
ｎ＋シリコン基板ｌ上にはチャネル領域となるｎ−エピ
タキシャル層２が堆積されている。このエピタキシャル
＃２には浅いｎ＋ソース領域３が形成されており、この
ソース領域３はエピタキシャル層２内でｐ＋アゲート域
４によって囲まれている。ゲート領域４上にはＭＯＳキ
ャパシタ５が形成されており、このキャパシタ５を介し
てパルスが供給される。ゲート領域４が逆バイアスされ
ると、このゲート領域の外側には空乏層が形成される。
ｎ＋シリコン基板ｌ上にはチャネル領域となるｎ−エピ
タキシャル層２が堆積されている。このエピタキシャル
＃２には浅いｎ＋ソース領域３が形成されており、この
ソース領域３はエピタキシャル層２内でｐ＋アゲート域
４によって囲まれている。ゲート領域４上にはＭＯＳキ
ャパシタ５が形成されており、このキャパシタ５を介し
てパルスが供給される。ゲート領域４が逆バイアスされ
ると、このゲート領域の外側には空乏層が形成される。
この空乏層の個所に光が入射して正孔−電子対が生成さ
れると、電子はソース３及びドレイン領域１に掃き出さ
れ、正孔はゲート領域４に蓄積されるようになる。この
ためにゲート亀位が上昇し、ドレインとソースとの間の
電流は上記電圧変化により変調され、光に依存して増幅
された、＠号が得られる。なお、第６図Ａにおける６は
各画素を分離するための分離領域である。
れると、電子はソース３及びドレイン領域１に掃き出さ
れ、正孔はゲート領域４に蓄積されるようになる。この
ためにゲート亀位が上昇し、ドレインとソースとの間の
電流は上記電圧変化により変調され、光に依存して増幅
された、＠号が得られる。なお、第６図Ａにおける６は
各画素を分離するための分離領域である。
第６図Ｂにおいて、Ｎｏ−１１，１０−１２。
−−−−−１０−２１、１０−２２、−−−−−１０−
４４は、それぞれ第６図Ａに示した構造を有している画
素な構成するＳＩＴであり、こ＼では説明の便宜上これ
らのＳ Ｉ Ｔｔ−４行４列に縦横に配列した例を示し
ている。縦に配列されるＳＩＴの各ソースは列ライン１
１−１ 、１１−２ 、−−−−−１１−４に共通゛に
接続されており、これらの列ラインは水平選択スイッチ
を構成するトランジスタＩ Ｉｌｌ −１、１ａ −２
、−−−−−１３−４を介してビデオライン１４に接続
されている。水平選択スイ゛ンチ用のトランジスタ１
ａ −１、１３，−２、−−一−−１３−４の各ゲート
は水平走査回路１５に接続されており、これらの各ゲー
トには水平走査パルスφ 、φ 、−一一一一φ８．が
加えられる。一方、Ｓｌ ８２ 横に配列されるＳＩＴのゲートはキャパシタ２介して行
ライン１２−１ 、１２−２ 、−−−−−１２−４に
それぞれ接続されており、これらの各行ラインは垂直走
査回路１６に接続されて、垂直走査パルスφＧｌ ’φ
Ｇ２ ’−−−−−φＧ、を上記横に配列されるＳＩＴ
のゲートに印加する。
４４は、それぞれ第６図Ａに示した構造を有している画
素な構成するＳＩＴであり、こ＼では説明の便宜上これ
らのＳ Ｉ Ｔｔ−４行４列に縦横に配列した例を示し
ている。縦に配列されるＳＩＴの各ソースは列ライン１
１−１ 、１１−２ 、−−−−−１１−４に共通゛に
接続されており、これらの列ラインは水平選択スイッチ
を構成するトランジスタＩ Ｉｌｌ −１、１ａ −２
、−−−−−１３−４を介してビデオライン１４に接続
されている。水平選択スイ゛ンチ用のトランジスタ１
ａ −１、１３，−２、−−一−−１３−４の各ゲート
は水平走査回路１５に接続されており、これらの各ゲー
トには水平走査パルスφ 、φ 、−一一一一φ８．が
加えられる。一方、Ｓｌ ８２ 横に配列されるＳＩＴのゲートはキャパシタ２介して行
ライン１２−１ 、１２−２ 、−−−−−１２−４に
それぞれ接続されており、これらの各行ラインは垂直走
査回路１６に接続されて、垂直走査パルスφＧｌ ’φ
Ｇ２ ’−−−−−φＧ、を上記横に配列されるＳＩＴ
のゲートに印加する。
垂直走査パルスが成る行ラインに印加されることにより
画素行が選択され、水平走査パルスにより画累列が選択
されると、交点の画素のは号が読み出される。このよう
にして、水平・垂直走査パルスが順次出力されることに
より各画素が順次走査されて１画面分のは号が得られる
。
画素行が選択され、水平走査パルスにより画累列が選択
されると、交点の画素のは号が読み出される。このよう
にして、水平・垂直走査パルスが順次出力されることに
より各画素が順次走査されて１画面分のは号が得られる
。
以上説明した従来の固体撮像装置は、例えば１００Ｘ１
００画素程度の小規模のアレイでは良好に動作するが、
さらに画素数を増加させる場合にはつぎのような欠点を
有することを確めた。即ち、各画業で光により発生され
る電荷はキャパシタ５に蓄積され、この場合キャパシタ
の値が小さいほどゲートに大きな電位変化が持たらされ
、感度が向上するも、列ライン１１−１．１１−２゜増
大し、こ−で浮遊キャパシタの値と各画素のキャパシタ
の値との比がＳＩＴの増幅率よりも大きくなると、ＳＩ
Ｔの増幅作用による出力増大効果が消失されてしまう。
００画素程度の小規模のアレイでは良好に動作するが、
さらに画素数を増加させる場合にはつぎのような欠点を
有することを確めた。即ち、各画業で光により発生され
る電荷はキャパシタ５に蓄積され、この場合キャパシタ
の値が小さいほどゲートに大きな電位変化が持たらされ
、感度が向上するも、列ライン１１−１．１１−２゜増
大し、こ−で浮遊キャパシタの値と各画素のキャパシタ
の値との比がＳＩＴの増幅率よりも大きくなると、ＳＩ
Ｔの増幅作用による出力増大効果が消失されてしまう。
従って、電子カメう、或いは高品位テレビジョン等に要
求される１００ＯＸ１０００個以上の画業数を有する固
体撮像装置については浮遊キャパシタの値が増大し、−
万、高密度化が要求されるために各画業のＳＩＴの寸法
を小さくするため増幅率も低下する頻回にあるから、結
果的にＳＩＴの出力が小さいものになってしまう。従っ
て、従来の構成で１００ＯＸ１００Ｏ個以上の画素数を
有し、光感度も優れた固体撮像装置を実現することは困
難であった。
求される１００ＯＸ１０００個以上の画業数を有する固
体撮像装置については浮遊キャパシタの値が増大し、−
万、高密度化が要求されるために各画業のＳＩＴの寸法
を小さくするため増幅率も低下する頻回にあるから、結
果的にＳＩＴの出力が小さいものになってしまう。従っ
て、従来の構成で１００ＯＸ１００Ｏ個以上の画素数を
有し、光感度も優れた固体撮像装置を実現することは困
難であった。
本発明は上述したような欠点を除去し、極めて多数の画
を数を有し、光感度も優れた高性能で高密度な固体撮像
装置を提供することを目的とする。
を数を有し、光感度も優れた高性能で高密度な固体撮像
装置を提供することを目的とする。
〔問題点を解決す名ための手段および作用〕上記目的達
成のために、本発明は複数本の行ラインと、何数本の列
ラインと、これらの列ラインにソース電極が接続された
静電誘導トランジスタと、これらの静電誘導トランジス
タのグー１ト電極と前記行ラインとの間に接続されたキ
ャパシタと、前記列ラインにゲートが接続されたライン
増幅トランジスタとを具え、前記静電誘導トランジスタ
と前記キャパシタとから成る画素にて光電荷信号が増幅
されて、これらの信号が前記列ラインに出力された後に
前記ライン増幅トランジスタにより再度増幅されて出力
が読み出されるようにしたものである。
成のために、本発明は複数本の行ラインと、何数本の列
ラインと、これらの列ラインにソース電極が接続された
静電誘導トランジスタと、これらの静電誘導トランジス
タのグー１ト電極と前記行ラインとの間に接続されたキ
ャパシタと、前記列ラインにゲートが接続されたライン
増幅トランジスタとを具え、前記静電誘導トランジスタ
と前記キャパシタとから成る画素にて光電荷信号が増幅
されて、これらの信号が前記列ラインに出力された後に
前記ライン増幅トランジスタにより再度増幅されて出力
が読み出されるようにしたものである。
第１図は本発明の第１実施例企示す回路構成図であり、
本例では説明の便宜上４行４列のアレイとして示してあ
り、また前記第６図Ｂに示した従来の回路横殴と同様な
作用？ｉ−成す電子には同一の参照番号を付して示しで
ある。前記第６図Ａと同一構造を有している各画素を構
成する静電誘導トランジスタ（ＳＩＴｌｌｏ−１１＋１
０−１２゜−−一−−１０−１４、１０−２１、Ｉ Ｑ
−２２。
本例では説明の便宜上４行４列のアレイとして示してあ
り、また前記第６図Ｂに示した従来の回路横殴と同様な
作用？ｉ−成す電子には同一の参照番号を付して示しで
ある。前記第６図Ａと同一構造を有している各画素を構
成する静電誘導トランジスタ（ＳＩＴｌｌｏ−１１＋１
０−１２゜−−一−−１０−１４、１０−２１、Ｉ Ｑ
−２２。
−−−−−１０−２４、−−−−−１０−４４ハｖ ）
’） ックス状に縦横に配列し、縦に配列するＳＩＴ
の客ソースは列ライン１１−１ 、１１−２ 、−−−
−−１１−４に共通に接続し、横に配列するＳＩＴのケ
ー）Ｇｔキャパシタを介して行ライン１２−１゜１２−
２ 、−−−−−１２−４にそれぞれ接続する。
’） ックス状に縦横に配列し、縦に配列するＳＩＴ
の客ソースは列ライン１１−１ 、１１−２ 、−−−
−−１１−４に共通に接続し、横に配列するＳＩＴのケ
ー）Ｇｔキャパシタを介して行ライン１２−１゜１２−
２ 、−−−−−１２−４にそれぞれ接続する。
列ライン１１−１ 、１１−２ 、−−−−−１１−４
はＳＩＴから成るライン増幅トランジスタ１７−１ 。
はＳＩＴから成るライン増幅トランジスタ１７−１ 。
１７−２ 、−−−−−１７−４のゲートにそれぞれ接
続シ、コレラノライン増幅トランジスタのソースは水平
選択スイッチを構成するトランジスタ１８ −１ 、
１３−２ 、−−−−−１８−４を介してビデオライン
１４に接続する。水平選択スイッチ用のトランジスタ１
３−１ 、１３−２ 、−−−−−１８−４の各ゲート
は水平走査回路１５に接続し、前記各ゲートには水平走
査パルスφ 、φ −−−一−φ８゜を印加する。行ラ
イン１２−１ 、 ｌ ２−２ 、−−−−−１２−４
は垂直走査回路１６に接続し、これらの行ラインには垂
直走”６パルスφＧ□、φＧ２ ’ −＝”−φＧ、を
印加する。列フィン１１−１．１１−２゜−−−−−１
１−４の前記ライン増幅トランジスタ１７−１ 、１７
−２ 、−−−−−１７−４に接続する側とは反対側の
端部は、それぞれリセツ）トランジスタ１８−１ 、１
８−２ 、−−−−−１８−４を介して接地し、これら
のリセットトランジスタの各ゲートには共通にリセット
パルスφＲ３を印加する。
続シ、コレラノライン増幅トランジスタのソースは水平
選択スイッチを構成するトランジスタ１８ −１ 、
１３−２ 、−−−−−１８−４を介してビデオライン
１４に接続する。水平選択スイッチ用のトランジスタ１
３−１ 、１３−２ 、−−−−−１８−４の各ゲート
は水平走査回路１５に接続し、前記各ゲートには水平走
査パルスφ 、φ −−−一−φ８゜を印加する。行ラ
イン１２−１ 、 ｌ ２−２ 、−−−−−１２−４
は垂直走査回路１６に接続し、これらの行ラインには垂
直走”６パルスφＧ□、φＧ２ ’ −＝”−φＧ、を
印加する。列フィン１１−１．１１−２゜−−−−−１
１−４の前記ライン増幅トランジスタ１７−１ 、１７
−２ 、−−−−−１７−４に接続する側とは反対側の
端部は、それぞれリセツ）トランジスタ１８−１ 、１
８−２ 、−−−−−１８−４を介して接地し、これら
のリセットトランジスタの各ゲートには共通にリセット
パルスφＲ３を印加する。
画業を構成する５ＩＴＩＯ−１１，１０−１２。
−−−−−１０−４４及びライン増幅トランジスタを構
成するＳ Ｉ Ｔ １７−１ 、１７−２ 、−−−−
−１７−４の各ドレインはすべてシリコン基板１（第６
図Ａ）により形成し、これらのドレインは電源ＶＤに共
通に接続する。
成するＳ Ｉ Ｔ １７−１ 、１７−２ 、−−−−
−１７−４の各ドレインはすべてシリコン基板１（第６
図Ａ）により形成し、これらのドレインは電源ＶＤに共
通に接続する。
第２図は画業を構成する各ＳＩＴのソース又はゲートに
加えるパルスのタイミングを示す波形向である。ゲート
選択（垂直走査）パルスφＧは２種類の高レベルｖＲＤ
及びｖＲ８を有するパルスであり、各ラインの水平走査
期間ｔＵの間は読み出しレベルｖＲＤの値をとり、それ
に続く水平ブランキング期間ｔＢＬにはリセットレベル
ｖＲ８となる。ソース選択（水平走査）パルスφ８は各
水平走査期間ごとに高レベルとなり、横に並ぶ画業を順
次走査する。リセットパルスφＲ３は各水平ブランキン
グ期間ごとに高レベルとなるパルスであり、は号が読み
出された画業のリセット作用を行なう。
加えるパルスのタイミングを示す波形向である。ゲート
選択（垂直走査）パルスφＧは２種類の高レベルｖＲＤ
及びｖＲ８を有するパルスであり、各ラインの水平走査
期間ｔＵの間は読み出しレベルｖＲＤの値をとり、それ
に続く水平ブランキング期間ｔＢＬにはリセットレベル
ｖＲ８となる。ソース選択（水平走査）パルスφ８は各
水平走査期間ごとに高レベルとなり、横に並ぶ画業を順
次走査する。リセットパルスφＲ３は各水平ブランキン
グ期間ごとに高レベルとなるパルスであり、は号が読み
出された画業のリセット作用を行なう。
つぎに第１及び２図を参照して本発明による固体撮像装
置の動作を説明する。先ず、画業を構成する５ＩＴ１０
−１１に注目するに、パルスφＧ０がリセット電圧レベ
ルｖＲ８となるときには、リセ・ントハルスφＲ３が高
レベルとなるので、リセットトランジスタ１８−１はタ
ーン・オンし、この際５ＩＴＩＯ−１１のソースはＯＶ
となっている。
置の動作を説明する。先ず、画業を構成する５ＩＴ１０
−１１に注目するに、パルスφＧ０がリセット電圧レベ
ルｖＲ８となるときには、リセ・ントハルスφＲ３が高
レベルとなるので、リセットトランジスタ１８−１はタ
ーン・オンし、この際５ＩＴＩＯ−１１のソースはＯＶ
となっている。
行ライン１２−１には正電圧ｖＲ８がかがっているため
、５ＩＴＩＯ−１１のゲート−ソース間には電流が生じ
、ゲートは電位φ３にクランプされる。
、５ＩＴＩＯ−１１のゲート−ソース間には電流が生じ
、ゲートは電位φ３にクランプされる。
この電位φＢはゲート−ソース間ダイオードのビルトイ
ン電圧であ゛る。従って、ゲートに接続されたキャパシ
タは電圧【ｖＲ６−φ３）に充電される。
ン電圧であ゛る。従って、ゲートに接続されたキャパシ
タは電圧【ｖＲ６−φ３）に充電される。
つぎにゲート選択パルスφＧ□がｏｖに低下すると、キ
ャパシタの電圧が保持されるため、ゲート電位は低下し
、ゲートは逆バイアス状態となる。
ャパシタの電圧が保持されるため、ゲート電位は低下し
、ゲートは逆バイアス状態となる。
この状態でゲート近傍に光が入射すると、この光により
生成された電子−正孔対のうち正孔がゲートに蓄積され
る。このためゲート電位は光量に応じて上昇する。
生成された電子−正孔対のうち正孔がゲートに蓄積され
る。このためゲート電位は光量に応じて上昇する。
ｌフレーム周期捗、ゲート選択パルスφＧ工が読み出し
レベルｖＲＤに上昇すると、それにつれてゲート電位も
上昇し、行ライン１２−１が選択された状態となる。こ
のため、列ライン１１−１の電位は５ＩＴ（画素＋１０
−１１のゲート電位に応じて上昇する。同様に、列ライ
ン１１−２．１１−３．１１−４の電位もそれぞれ５Ｉ
ＴＩＯ−１２，１０−１３，１０−１４のゲート電位に
応じて上昇し、各画素の光量に対応した信号が列ライン
に田方され、これらの信号がライン増幅トランジスタ１
７−１ 、１７−２ 、−−−−−１７−４のゲートに
伝送される。こくでソースｉｌｌ択パルスφ８□が高レ
ベルとなると、水平選択スイッチを成すトランジスタ１
３−１がターン・オンし、ライン増幅トランジスタ１７
−１の電流がビデオライン１４を介して負荷抵抗ＲＬに
流れ、列ライン１１−１の電位、即ち５ＩａＴ１０−１
１の信号が得られる。こ−で、５ＩＴＩＯ−１１の信号
はライン増幅トランジスタ１７−１により再度増幅され
るので、大きなものとなる。
レベルｖＲＤに上昇すると、それにつれてゲート電位も
上昇し、行ライン１２−１が選択された状態となる。こ
のため、列ライン１１−１の電位は５ＩＴ（画素＋１０
−１１のゲート電位に応じて上昇する。同様に、列ライ
ン１１−２．１１−３．１１−４の電位もそれぞれ５Ｉ
ＴＩＯ−１２，１０−１３，１０−１４のゲート電位に
応じて上昇し、各画素の光量に対応した信号が列ライン
に田方され、これらの信号がライン増幅トランジスタ１
７−１ 、１７−２ 、−−−−−１７−４のゲートに
伝送される。こくでソースｉｌｌ択パルスφ８□が高レ
ベルとなると、水平選択スイッチを成すトランジスタ１
３−１がターン・オンし、ライン増幅トランジスタ１７
−１の電流がビデオライン１４を介して負荷抵抗ＲＬに
流れ、列ライン１１−１の電位、即ち５ＩａＴ１０−１
１の信号が得られる。こ−で、５ＩＴＩＯ−１１の信号
はライン増幅トランジスタ１７−１により再度増幅され
るので、大きなものとなる。
続いてソース選択パルスφ 、φ 、φ が順次高レベ
ルとなることにより、同様にして５ＩＴ１０−１２．１
０−１３．１０−１４の信号が順次読み出される。この
後ゲート選択パルスφＧ０がリセット電圧レベルｖＲ８
となるとともに、リセットパルスφＲ３が高レベルとな
ることにより、列ライン１１−１ 、１１−２ 、−−
−−−１１−４の電位ハスぺ−（ＯＶとなり、また５Ｅ
ＴＩＯ−１１。
ルとなることにより、同様にして５ＩＴ１０−１２．１
０−１３．１０−１４の信号が順次読み出される。この
後ゲート選択パルスφＧ０がリセット電圧レベルｖＲ８
となるとともに、リセットパルスφＲ３が高レベルとな
ることにより、列ライン１１−１ 、１１−２ 、−−
−−−１１−４の電位ハスぺ−（ＯＶとなり、また５Ｅ
ＴＩＯ−１１。
１０−１２ 、−−一−−１０−’１４のゲートもすべ
て電位φＢにクランプされ、リセットされる。
て電位φＢにクランプされ、リセットされる。
ついでゲート選択パルスφＧ２が電圧レベルｖＲＤに上
昇するため、行ライン１２−２が選択される。
昇するため、行ライン１２−２が選択される。
これがため、５ＩＴＩＯ−２１，１０−２２。
Ｎｏ−２８，１０−２４のゲート電位に対応して列ライ
ン１１−１．１１−２．１１−３．１１−４の電位がそ
れぞれ上昇する。続いてソース選択パ／にスφ 、φ
、φ 、φ が舶次高レベルと８１ ８２
Ｂ：１ ８４なることにより５ＩＴＩＯ
−２１，１０−２２。
ン１１−１．１１−２．１１−３．１１−４の電位がそ
れぞれ上昇する。続いてソース選択パ／にスφ 、φ
、φ 、φ が舶次高レベルと８１ ８２
Ｂ：１ ８４なることにより５ＩＴＩＯ
−２１，１０−２２。
１０−２３．１０−２４のは号が順次読み出される。以
下同様にして各画業の信号読み出し、リセット、光電荷
の蓄積が順次行なわれて一画面の信号が得られるように
なる。こ−一で、各画業のキャパシタに蓄積された光電
荷信号は、先ず各画業のＳＩＴにより増幅されてから列
ラインに供給され、続いてライン増幅トランジスタによ
り増幅されてビデオラインを介して出力部にて読み出さ
れることになる。
下同様にして各画業の信号読み出し、リセット、光電荷
の蓄積が順次行なわれて一画面の信号が得られるように
なる。こ−一で、各画業のキャパシタに蓄積された光電
荷信号は、先ず各画業のＳＩＴにより増幅されてから列
ラインに供給され、続いてライン増幅トランジスタによ
り増幅されてビデオラインを介して出力部にて読み出さ
れることになる。
従って、上述した第１実施例によれば、各画素のキャパ
シタの容量値に比較して、列ライン１１−１ 、１１−
２ 、−−−−−１１−４或いはビデオライン１４等に
おける浮遊キャパシタの容量値が大きい場合でも、各画
業のキャパシタに蓄積される光電荷信号を２段階にて増
幅するために大きい出力を得ることができる。また、ラ
イン増幅トランジスタ１ ？ −１、１７、２、−−−
−−１７−４は、縦方向には大きさの制限を受けないた
め、高密度化した場合でも十分大きい増幅率を持たせる
ように設計することができる。なお、ライン増幅トラン
ジスタ１７−１ 、１７−２、−−−−−１７−４を構
成するＳＩＴは各画業を構成する５ＩＴＩＱ−１１、１
０−１２、−−一−−１０−４４と全く同じ工程で製造
することができる。
シタの容量値に比較して、列ライン１１−１ 、１１−
２ 、−−−−−１１−４或いはビデオライン１４等に
おける浮遊キャパシタの容量値が大きい場合でも、各画
業のキャパシタに蓄積される光電荷信号を２段階にて増
幅するために大きい出力を得ることができる。また、ラ
イン増幅トランジスタ１ ？ −１、１７、２、−−−
−−１７−４は、縦方向には大きさの制限を受けないた
め、高密度化した場合でも十分大きい増幅率を持たせる
ように設計することができる。なお、ライン増幅トラン
ジスタ１７−１ 、１７−２、−−−−−１７−４を構
成するＳＩＴは各画業を構成する５ＩＴＩＱ−１１、１
０−１２、−−一−−１０−４４と全く同じ工程で製造
することができる。
第３図は本発明の第２の実施例を示す回路ｍ成図であり
、こ＼に第１図と同様な作用を成す素子には同一参照番
号を付け、その説明は省略する。
、こ＼に第１図と同様な作用を成す素子には同一参照番
号を付け、その説明は省略する。
前記第１実施例ではライン増幅トランジスタ１７−１．
１７−２．１７−３．１７−４としてＳＩ’［’を用い
たが、本実施例ではこれらのライン増幅トランジスタを
ＭＯＳトランジスタにより構成する。
１７−２．１７−３．１７−４としてＳＩ’［’を用い
たが、本実施例ではこれらのライン増幅トランジスタを
ＭＯＳトランジスタにより構成する。
ライン増幅トランジスタ１７−１〜１７−４の各ドレイ
ンは表面より電極を介して配線し１１！Ｌ源ｖＤＤに共
通に接続する。動作は第２図に示すパルスタイミングに
より前記第１−施例と同様の動作をする。ゲート選択パ
ルスφＧ０が電圧レベルｖＲＤとなることにより行ライ
ン１２−１が選択され、各画素を構成する５ｘｒｉｏ−
ｕｘ 、１０−１２ 。
ンは表面より電極を介して配線し１１！Ｌ源ｖＤＤに共
通に接続する。動作は第２図に示すパルスタイミングに
より前記第１−施例と同様の動作をする。ゲート選択パ
ルスφＧ０が電圧レベルｖＲＤとなることにより行ライ
ン１２−１が選択され、各画素を構成する５ｘｒｉｏ−
ｕｘ 、１０−１２ 。
−−−−−１０，−１４のゲート電位に応じて列ライン
１１−１の電位が上昇する。続いてソース選択パルスφ
８□が高レベルとなることにより水平選択スイッチを構
成するトランジスタ１３−１がターン・オンし、ライン
増幅トランジスタ１７−１は列ライン１１−１に接続さ
れたＭＯＳゲート電位の上昇に応じた電流を負荷抵抗Ｒ
Ｉ、に出力し、従って５ＩＴＩＯ−１１の画票信号が読
み出される。
１１−１の電位が上昇する。続いてソース選択パルスφ
８□が高レベルとなることにより水平選択スイッチを構
成するトランジスタ１３−１がターン・オンし、ライン
増幅トランジスタ１７−１は列ライン１１−１に接続さ
れたＭＯＳゲート電位の上昇に応じた電流を負荷抵抗Ｒ
Ｉ、に出力し、従って５ＩＴＩＯ−１１の画票信号が読
み出される。
以下同様にして５ＩＴＩＯ−１２，１０−１８。
Ｎｏ−１４の信号が順次読み出され、続く水平ブランキ
ング期間にリセットパルスφＲ３が高レベルとなること
により５ＩＴｌＯデ１１．．１Ｇ−１２，。
ング期間にリセットパルスφＲ３が高レベルとなること
により５ＩＴｌＯデ１１．．１Ｇ−１２，。
−−−−−１０−１４及び列ライン１１−１．１１−２
、−−一−−１１−４のリセットが行なわれる。以下同
様にして５ＩＴＩＯ−２１，１０−２２。
、−−一−−１１−４のリセットが行なわれる。以下同
様にして５ＩＴＩＯ−２１，１０−２２。
−−−−−１０−８１、１０−３２、−−−−−１０−
４４の各画素のは号読み出し、す、セットが行なわれ一
画面の信号が得られる。
４４の各画素のは号読み出し、す、セットが行なわれ一
画面の信号が得られる。
ライン増幅トランジスタにＭｏ８ トランジスタを用い
た場合の固体撮像装置の回路構成としては、第８図に示
した以外に梱々の変形が可能である。
た場合の固体撮像装置の回路構成としては、第８図に示
した以外に梱々の変形が可能である。
第４図Ａ、Ｂ、Ｃ及びＤはそれらの変形例の一部分を示
したものであり、こ＼に第３図と同様な作用を成す素子
には同一参照番号を付して示しである０ 第４ＦＡＡはライン増幅トランジスタ１７−１ 。
したものであり、こ＼に第３図と同様な作用を成す素子
には同一参照番号を付して示しである０ 第４ＦＡＡはライン増幅トランジスタ１７−１ 。
１７−２−−−−−１７）各ドレインヲ′ｉｔ源ｖＤＤ
テなく、水平走査回路の出力φ８□、φ８□−一−−−
に接続したものであり、このようにすれば電源ｖＤＤの
配線が不要となる。
テなく、水平走査回路の出力φ８□、φ８□−一−−−
に接続したものであり、このようにすれば電源ｖＤＤの
配線が不要となる。
＃！４図Ｂはライン増幅トランジスタ１７−１ 。
１ ？ −２−−−−一のドレインへの電源ｖＤＤの接
続をオン・オフするものであり、ライン増幅トランジス
タ１ ？ −１、１７−２−−−−一のソースは共通に
負荷抵抗ＲＩ、に接続し、これらのライン増幅トランジ
スタのドレインと水平選択スイッチ用トランジスタ１
ａ −１、１８−２、−一−−−との接続点には、これ
らの接続点をリセットさせるためにＭＯＳトランジスタ
１９−１ 、１９−２−−−−一を接続する。Ｍｏ８
トランジスタ１９−１ 、１９−２−−−−−ｊのゲー
トには、第５図に示すように、ソース選択パルスφ８□
、φ８４ ＝−ｍ−が低レベル状態にある期間中これら
のトランジスタ１９−１．１９−２−一一一一をターン
・オンさせるためのパルスφＨを供給する。
続をオン・オフするものであり、ライン増幅トランジス
タ１ ？ −１、１７−２−−−−一のソースは共通に
負荷抵抗ＲＩ、に接続し、これらのライン増幅トランジ
スタのドレインと水平選択スイッチ用トランジスタ１
ａ −１、１８−２、−一−−−との接続点には、これ
らの接続点をリセットさせるためにＭＯＳトランジスタ
１９−１ 、１９−２−−−−一を接続する。Ｍｏ８
トランジスタ１９−１ 、１９−２−−−−−ｊのゲー
トには、第５図に示すように、ソース選択パルスφ８□
、φ８４ ＝−ｍ−が低レベル状態にある期間中これら
のトランジスタ１９−１．１９−２−一一一一をターン
・オンさせるためのパルスφＨを供給する。
第４図Ｏ゛は列ライン１１−１ 、１１−２ 、−−−
−−とライン増幅トランジスタ１７−１．１７−１−一
一一一のゲートとの接続をオン・オフするものであり、
ライン増幅トランジスタ１７−１．１７．−２、−！−
のドレインと水平選択スイッチ用トランジスタ１３−１
、１３−２、−−−ｍ−との接続点には、これらの接
続点をリセットさせるためにＭｏ３トランジスタ１９−
１．１９−２、−−−−−を接続する。これらのＭｏ３
トランジスタのゲートには第５図に示すようにソース
選択パルスφ８□。
−−とライン増幅トランジスタ１７−１．１７−１−一
一一一のゲートとの接続をオン・オフするものであり、
ライン増幅トランジスタ１７−１．１７．−２、−！−
のドレインと水平選択スイッチ用トランジスタ１３−１
、１３−２、−−−ｍ−との接続点には、これらの接
続点をリセットさせるためにＭｏ３トランジスタ１９−
１．１９−２、−−−−−を接続する。これらのＭｏ３
トランジスタのゲートには第５図に示すようにソース
選択パルスφ８□。
φＢ２−−−−−が低レベル状態にある期間中に、これ
らのＭＯＳトランジスタ１９−１．１９−２゜−一一一
一をターン・オンさせるためのパルスφＨを供給する。
らのＭＯＳトランジスタ１９−１．１９−２゜−一一一
一をターン・オンさせるためのパルスφＨを供給する。
第４図りは水平選択スイッチ用トランジスタ１３−１
、１ ａ −２、−−−−一によって選択された各列ラ
インｌ １−１ 、１１−２ 、−−−ｍ−の電位を単
一のライン増幅トランジスタ１７で増幅しようとするも
のである。列選択ライン２０には、このラインをリセッ
トさせるためにＭｏ３ トランジスタ１９を接続する。
、１ ａ −２、−−−−一によって選択された各列ラ
インｌ １−１ 、１１−２ 、−−−ｍ−の電位を単
一のライン増幅トランジスタ１７で増幅しようとするも
のである。列選択ライン２０には、このラインをリセッ
トさせるためにＭｏ３ トランジスタ１９を接続する。
このＭｏ８ ）ランラスタ１９ノケートニは第５図に示
すようにソース選択パルスφ 、φ Ｉ’−””−が低
レベル状態にある期間中にこのＭｏ８ トランジスタ１
９をターン・オンさせるためのパルスφＨを供給する。
すようにソース選択パルスφ 、φ Ｉ’−””−が低
レベル状態にある期間中にこのＭｏ８ トランジスタ１
９をターン・オンさせるためのパルスφＨを供給する。
以上述べたように、本発明によればライン増幅トランジ
スタを用いることにより各画業の光量に対応した信号を
２段階にて増幅するようにするため、１０．００Ｘ１０
００個以上の画素数でも良好な特性を有する高感度で、
しかも高密度の固体撮像装置を実現することができる。
スタを用いることにより各画業の光量に対応した信号を
２段階にて増幅するようにするため、１０．００Ｘ１０
００個以上の画素数でも良好な特性を有する高感度で、
しかも高密度の固体撮像装置を実現することができる。
さらに本発明による固体撮像装置は、従来と全く同一の
工程を用いて製造することができ、製造の困短性或いは
コストアップ等分生じないで済む。
工程を用いて製造することができ、製造の困短性或いは
コストアップ等分生じないで済む。
第１図は本発明による固体撮像装置の第１実施例を示す
回路構成図； 第２図は第１図の第１実施例の動作を説明するための信
号波形図； 第８図は同じく本発明による固体撮像装置の第２実施例
を示す回路構成図； 第４図Ａ、Ｂ、Ｃ及びＤは第８図の＠２実施例の種々の
変形例を示す回路構成図； 第５図は第３及び第４図の実施例の動作を説明するため
の信号波形図； 第６図Ａ及びＢは従来の固体撮像装置を構成するーＬｌ
ｉＩＹ素の構造交及び固体撮像装置の回路ＷＩｔ成図で
ある。 １・・・シリコン基板 ２・・・エビキシャル層８
・・・ソース領域 ４・・・ゲート領域５・・・
キャパシタ ６・・・分離領域１０−１１．１０
−１２．−一−１０−４４・・・ＳＩＴ （画素）１１
−１．１１−２．１１−３．１１−４・・・列ライン１
２−１．１２−２．１２−８．１２−４ ・・・行ライ
ン１’ｌ−１，１３−２，１３−３，１３−４−・・水
平選択スイッチ、用トランジスタ １４・・・ヒテオライン １５・・・水平走査回路
１６・・・垂直走査回路 １７、１７−１．１７−２．−−−１７−４・・・ライ
ン増幅トランジスタ １８−１．１８−２．−−−１８−４・・・リセットト
ランジスタＩＪ １９−Ｉｓ １９−２ ・・・ＭＯＳ
） ７ ン’Ｊ Ｘ タ２０・・・列選択ライン 特許出願人 オリンパス光学工業株式会社第４図 Ａ
回路構成図； 第２図は第１図の第１実施例の動作を説明するための信
号波形図； 第８図は同じく本発明による固体撮像装置の第２実施例
を示す回路構成図； 第４図Ａ、Ｂ、Ｃ及びＤは第８図の＠２実施例の種々の
変形例を示す回路構成図； 第５図は第３及び第４図の実施例の動作を説明するため
の信号波形図； 第６図Ａ及びＢは従来の固体撮像装置を構成するーＬｌ
ｉＩＹ素の構造交及び固体撮像装置の回路ＷＩｔ成図で
ある。 １・・・シリコン基板 ２・・・エビキシャル層８
・・・ソース領域 ４・・・ゲート領域５・・・
キャパシタ ６・・・分離領域１０−１１．１０
−１２．−一−１０−４４・・・ＳＩＴ （画素）１１
−１．１１−２．１１−３．１１−４・・・列ライン１
２−１．１２−２．１２−８．１２−４ ・・・行ライ
ン１’ｌ−１，１３−２，１３−３，１３−４−・・水
平選択スイッチ、用トランジスタ １４・・・ヒテオライン １５・・・水平走査回路
１６・・・垂直走査回路 １７、１７−１．１７−２．−−−１７−４・・・ライ
ン増幅トランジスタ １８−１．１８−２．−−−１８−４・・・リセットト
ランジスタＩＪ １９−Ｉｓ １９−２ ・・・ＭＯＳ
） ７ ン’Ｊ Ｘ タ２０・・・列選択ライン 特許出願人 オリンパス光学工業株式会社第４図 Ａ
Claims (1)
- 【特許請求の範囲】 １、複数本の行ラインと、複数本の列ラインと、これら
の列ラインにソース電極が接続された静電誘導トランジ
スタと、これらの静電誘導トランジスタのゲート電極と
前記行ラインとの間に接続されたキャパシタと、前記列
ラインにゲートが接続されたライン増幅トランジスタと
を具え、前記静電誘導トランジスタと前記キャパシタと
から成る画素にて光電荷信号が増幅されて、これらの信
号が前記列ラインに出力された後に前記ライン増幅トラ
ンジスタにより再度増幅されて出力が読み出されるよう
にしたことを特徴とする固体撮像装置。 ２、前記ライン増幅トランジスタを静電誘導トランジス
タとしたことを特徴とする特許請求の範囲第１項に記載
の固体撮像装置。 ３、前記ライン増幅トランジスタをＭＯＳトランジスタ
としたことを特徴とする特許請求の範囲第１項に記載の
固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146712A JPS628670A (ja) | 1985-07-05 | 1985-07-05 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146712A JPS628670A (ja) | 1985-07-05 | 1985-07-05 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628670A true JPS628670A (ja) | 1987-01-16 |
Family
ID=15413832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60146712A Pending JPS628670A (ja) | 1985-07-05 | 1985-07-05 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628670A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8887870B2 (en) | 2007-06-29 | 2014-11-18 | Aisin Aw Co., Ltd. | Breather device of automatic transmission |
-
1985
- 1985-07-05 JP JP60146712A patent/JPS628670A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8887870B2 (en) | 2007-06-29 | 2014-11-18 | Aisin Aw Co., Ltd. | Breather device of automatic transmission |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4962412A (en) | Photoelectric conversion apparatus without isolation regions | |
| EP0757476B1 (en) | Solid state image pickup apparatus | |
| US4117514A (en) | Solid state imaging device | |
| EP0039177B1 (en) | A solid-state imaging device | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| Oda et al. | A 1920 (H)* 1035 (V) pixel high-definition CCD image sensor | |
| US5748232A (en) | Image sensor and driving method for the same | |
| JPS60229368A (ja) | 固体撮像装置 | |
| US4862487A (en) | Solid-state imaging device | |
| JPS628670A (ja) | 固体撮像装置 | |
| JPH0831992B2 (ja) | 固体撮像装置 | |
| JP2004087898A (ja) | 画像信号読み出し回路 | |
| JP2880011B2 (ja) | 固体撮像装置 | |
| JPH06326928A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP2500438B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH0574992B2 (ja) | ||
| JP2630492B2 (ja) | 固体撮像装置 | |
| JP2753895B2 (ja) | 固体撮像装置 | |
| KR850000366B1 (ko) | 고체촬상소자 | |
| JP2768324B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH05291552A (ja) | 固体撮像装置 | |
| JPS59108465A (ja) | 固体撮像素子 | |
| JPS61127277A (ja) | 固体撮像装置 | |
| JPH05183820A (ja) | Ｃｃｄ型固体撮像素子 | |
| JPH0618266B2 (ja) | 固体撮像素子 |