DE2144235A1 - Verzögerungsanordnung - Google Patents

Description

PHN.5115.

Dr. Herbert Scholl

r»!entanw»lt

Anme'dar: · μ ι, ι j

AkfcNo.; pHN- 5115

Anmeldung νοβι 1, Sept. 1971
Verzögerungsanordnung.

Die Erfindung betrifft eine Anordnung zum Verzögern einer Reihe von Signalaustastungen eines elektrischen Signals, mit einer Reihe von Stufen, die je eine erste und eine zweite Kapazität enthalten, die mittels der Hauptstrombahn eines Transistors miteinander verbunden sind, wobei die zweite Kapazität jeder Stufe die erste Kapazität der darauffolgenden Stufe bildet, wobei der Eingangselektrodenkreis des Transistors die erste Kapazität und der Ausgangaelektrodenkreis des Transistors die zweite Kapazität enthält, während eine Schaltspannungsquelle zwischen der Steuerelektrode des Transistors und dem von dem Singangselektrodenkreis des Transistors abgewandten Anschluss der ersten Kapazität anschlieasbar ist. Bei einer bekannten Anordnung dieser Art, wie beschrieben in der deutschen Patentschrift 1920077» ist der Traneistor ein Feldeffekt-Transistor. Die Feldeffekt-Transistoren sind gruppenweise miteinander verbunden, wobei sie Knotenpunkte bilden,

BAD ORIGINAL 2098U/1692

- 2 - ' PHN.5115·

denen Schaltsignale zugeführt werden, die in der Reihenfolge der Ordnungszahl der Knotenpunkte ansteigend phasenverschoben sind.

Hierbei tritt, wie gefunden wurde, das Problem auf, dass bei der Anwendung einer grosaen Anzahl von Stufen in der vorstehend beschriebenen Anordnung eine gute Wirkungsweise daduroh gestört wird, dass in jeder Stufe der Anordnung eine geringe Degradation von Signalsprüngen auftritt. Hiermit wird gemeint, dass dann, wenn das 3ingangssignal beispielsweise von 0 Volt auf V Volt springt, das Ausgangssignal am Ausgang der Anordnung von 0 Volt auf (V -6 ) Volt springt, wobei ■' die Pehlspannung ist. Behält das Eingangssignal danach den Wert von V Volt, so nimmt das Ausgangssignal auch diesen Wert an® Der arwahnte Effekt hat einen eehr nachteiligen Einfluss auf die Prequenskennlinie der Anordnung.

Die Erfindung bezweokt, das oben erwähn se Problem zu lösen und ist dadurch gekennzeichnet, dass die Singangselektrode δ-- gjjsistors in wenigstens einer Anzahl von Stufen über die Haupts . - Λ^; eines zweiten Transistors mit der ersten Kapazität verbunden ist.

Die Erfindung beruht auf der Erkenntnis, dass die oben beschriebene Signaldegradation eine Folge der Tatsache ist, dass die Schwellenspannung eines Transistors von dem übertragenen Signalwert ÄV abhängt. Bei der Verwendung einer verhältnismSssig kleinen Anzahl von Stufen wird der Effekt nur wenig stören, bei der Verwendung eine? grossen Anzahl von Stufen jedoch, beispielsweise einigen Hundart, wird er stark stören. Der Effekt tritt besondere stark auf, wenn für die Transistoren Feldeffekt-Transistoren verwendet werden. Der Grund hierfür ist, dass einerseits eine elektrostatische RUokwirkung von der Abfluaselektrode über das Substrat auf den Kanal zwischen der Quellelektrode und der Abfluaselektrode des verwendeten Feldeffekt-Transistor erfolgt

2098U/16Q2

BAD ORiGfNAL

- 3 - PHN.5115.

und andererseits, dass die Länge des Kanals im geringen Masse von der Spannung auf der Abflusselektrode abhängt. Bei Feldeffekt-Transistoren mit einem hochohmigen Substrat ist die elektrostatische Rückwirkung dominant, während bei Feldeffekt-Transistoren mit einem niederohraigen Substrat der zweite Effekt dominant ist.

Die Erfindung wird nunmehr anhand einiger in den Zeichnungen dargestellter AusfQhrungsbeispiele näher erläutert. 3s zeigen

Fig. 1 die bekannte Anordnung«

Fig. 2 die an verschiedenen Punkten in den bekannten Anordnungen auftretenden Spannungen als Funktion der Zeit,

Fig. 3 ein AusfUhrungsbeispiel der erfindungsgemässen Verzögerungsanordnung,

Fig. 4 eine Draufsicht auf ein integriertes AusfUhrungsbeispiel entsprechend Fig. 3»

Fig. 5 einen Querschnitt längs der Linie I in Fig. 4. In der bekannten Verzögerungsanordnung nach Fig. 1 sind

die Hauptstrombahnen der Feldeffekt-Transistoren T_Q, T₁, ... T in Reihe geschaltet. Die Kapazität C₀ ist zwischen der Abflusselektrode und der Torelektrode des Transistors T_Q vorgesehen. Die Kapazität C ist zwischen der Abflusselektrode und der Torelektrode des Transistors T₁ vorgesehen. Die Kapazität C ist zwischen der Abflusselektrode und der Torelektrode des Transistors T vorgesehen. Die Torelektrode des Transistora T₁ ist mit dem Ausgang S₂ der Schaltspannungsquelle S_ verbunden· Die Torelektrode des Transistors T_n und T sind mit dem

υ η

Ausgang S^ der Schaltspannungsquelle S_Q verbunden. Die Diode D ist

einerseits mit der Abfluseelektrode des Transistors T und anderer-

seits mit dem Ausgang Sp der Schaltepannungsquelle S_Q verbunden. la Zuflueselektrcde des Transistors T_Q Ist ober die Reihenschaltung

2098U/ 1692

- 4 - PHN.5115.

des Widerstandes R_Q, der Eingangsspannungsquelle V. und der Gleichspannungaquelle B₁ mit einem Punkt konstanten Potentials verbunden.

Die Wirkungsweise der bekannten Anordnung wird anhand von Fig. 2 beschrieben. In Fig. 2a bzw. Fig. 2b sind die an den Ausgängen S₂ und S₁ auftretenden Spannungen als Funktion der Zeit dargestellt. Es sind symmetrische Reohteckspannungen mit einem Maximum von 0 Volt und einem Minimum von -B Volt. Während der Zeit, dass die Spannung am Punkt S₁ in bezug auf Erde negativ ist, wird Information betreffs der Grosse des Eingangssignals V. zur Kapazität C-. weiterfe gegeben, nach Fig. 2b somit während der Zeitintervalle T2, T4, T6 und T 8. Im Zeitintervall X2 ist das Eingangssignal V. klein, während ee im Zeitintervall "T4 usw. gross ist. Im Zeitintervall τ 2 fliesst ein Strom duroh den Transistor T„, der ungefähr gleich V./R- Ampere ist. Hierbei ist V. die Grosse des Eingangssignals im beschriebenen Seitintervall T2 und R₀ der Widerstandswert des Widerstandes R» aus Fig. Dieser Strom lässt die Spannung an der Abflusselektrode des Transistors T um eine Summe 4 V. zunehmen; siehe Fig. 2d. Im Zeitintervall τ 3 wird die Kapazität C_Q über den Transistor T₁ entladen, bis die Spannung an dieser Kapazität gleich -(E -V,) Volt ist, worin V, die Schwellenspannung des Transistors T₁ ist, wobei die Grosse der Schwellenspannung durch den Signalwert AV₁ bestimmt wird. Im Zeitintervall τ 4 wird der Kapazität C_Q über den Transistor T_Q mehr Ladung zugeführt, wodurch die Spannung an der Abflusselektrode des Transistors T_Q um eine Summe AV₂ Volt ansteigt} siehe Fig. 2d. Im Zeitintervall T 5 wird die Kapazität C_Q über den Transistor T₁ entladen, bis die Spannung an dieser Kapazität gleioh -(E - V«_d) Volt ist, worin V'_d die zum Signalwert AV gehörige Sohwellenspannung des Transistors T₁ ist. Bs hat sich herausgestellt, dass die zum Signalwert AVp gehörige Schwellenspannung V¹,

2098U/1 692

- 5 - PHN.5115.

um eine Summe von δ Volt grosser ist als die zum Signalwert 4V₁ gehörige Schwellenspannung V,. Dies bedeutet, dass die im Zeitintervall T5 auftretende Spannungssenkung an der Kapazität C_Q gleich (ΔV₂ -6) Volt ist anstelle von ^V₂ Volt. In dem Moment, dass das Zeitintervall T" 6 beginnt, ist die Spannung an der Abflusselektrode des Transistors T_ gleich <f-(2E - V_d ) + 6j Volt; siehe Fig. 2d. Am Ende des erwähnten Zeitintervalle ist die Spannung an der Abflusselektrode des Traneitors T_Q gleioh f-(2E - V_d) +5+ AV₂? Volt. Im erwähnten Zeitintervall ist die Spannungssenkung an der Kapazität C_Q somit gleich AV₂ Volt.

Im Zeitintervall T3 wird die Kapazität C₁ über den

Transistor T₁ aufgeladen, bis die Spannung an diaser Kapazität um eine Summe von AV₁ Volt gestiegen ist; siehe Fig. 2c. Im Zeitintervall Γ4 wird die Kapazität C₁ über den Transistor T₂ entladen, bis die Spannung an dieser Kapazität gleich -(E -V^) Volt ist, worin V, die zum Signalwert ^V₁ gehörige Schwellenspannung des Transistors T₂ ist. Im Zeitintervall T5 wird die Kapazität C₁ Ober den Transistor T₁ aufgeladen. Hierbei ist der Spannungsanstieg an der Kapazität C₁ gleich der Spannungasenkung an der Kapazität C_Q in dem beschriebenen Zeitintervall. Der erwähnte Spannungsanstieg ist somit gleich (AV₂ -6) Volt. Im Zeitintervall τ6 wird die Kapazität C₁ über den Transistor T₂ entladen, bis die Spannung an dieser Kapazität gleich -(E - V"_d) Volt geworden ist, worin V"_d die zum Signalwert (AV₂ - ά) gehörige Sohwellenspannung des Transistor« T₂ iat. Da J sehr viel kleiner ist ala A V₂ gilt mit einer sehr guten Annäherung, dass V"_d « V'_d. Dies bedeutet, dass die Spannungseenkung an der Kapazität C₁ im Zeitintervall T 6 gleioh ( AV₂ - 2 ei) Volt nein wird anstelle von AV₂ Volt, was es hätte sein müssen. äline einfache Berechnung zeigt, dass die der Spannungssenkung von (AV₂ -ζ) Volt an der Kapazität C_Q im Zeitintervall τ 5 entsprechende Spannungasenkung

2098U/1692

- 6 - PHN.5115.

an der Kapazität C aus dem kapazitiven Speicher nach Fig. 1 gleich - η.<5) Volt sein wird, worin η die Ordnungszahl der Kapazität C

ist. Diea trifft jedoch nur dann zu, wenn n.ö in bezug auf AV_? klein ist. Wenn η.δ vergleichbar wird mit .4V₂, wenn η somit gross gewählt wird, ist die entsprechende Spannungasenkung gleich (1 - (S)" Volt. Wenn n.S jedooh mit dem Signalwert Av„ vergleichbar wird, werden auch Effekte zweiter und drit+er Orrirurg auftreten. Dies bedeutet, dass im Gegensatz zu den in Fig. 2d und 2c behandelter Beispielen, wo r.ur ein Signalwert unkorrekt war (siehe in Fig. 2d Intervall f5 und in Pig. 2c ψ Intervall T6), so sind zwei oder mehr aufeinanderfolgends Signalwerte unkorrekt, wie in Fig. 2f sohematisch dargestellt ist. In diesen Figuren sind die Signalwerte in den Intervallen ti und χ-τα+2 unkorrekt. Im Intervall fm ist der Signalwert gleioh (AV₂ - £**) Volt κηά im Intervall Tm+2 ist der Signalwert gleich (AV₂ -O₀₂) Volt, arst im Intervall Av₂ ist der Signalwert korrekt und gleich A^o Volt.

In Fig. 3 ist die erf indungsgemSsse Verzögerunge ar ο rdr. ■■? dargestellt. Sie enthält die Transistoren T_Q, T₁₀, T₁, T₁₁, T₂, T₁₂ ν ■: T,, deren Hauptstrombahnen miteinander in Reihe geschaltet sind. Die Kapazitäten C_Q, C₁, C₂ und C, sind zwischen der Abflusselektrode und der Torelektrode der betreffenden Transistoren T_Q, T₁, T₂ und T, vorgesehen. Die Zuflusselektrode des Tranaistors T_Q ist über die Reihenschaltung eines Widerstandes R_Q und einer Signalspannungsquelle V. mit einem Punkt konatanten Potentiale verbunden. Die Torelektroden der Traneietoren T_Q und T₂ sind mit dem Ausgang S₁ der Schaltspanrmngsquelle S₀ verbunden, während die Torelektroden der Transietoren T₁ und T, mit dem Ausgang S₂ der Sohaltapannungequelle S_Q verbunden sind. Die Torelektroden der Tranaietoren T₁₀, T₁₁ und T₁₂ sind mit einem Punkt konatanten Potentiale verbunden. Die Abfluaaelektrode dea

209814/1682

BAD ORIGINAL

- 7 - PEN.5115.

2UA235

Transistors T, ist mit der Kathode der Halbleiterdiode D, verbunden, während die Anode dieser Diode mit dem Ausgang S₁ der Sohaltapannungequelle S₀ verbunden iat.

Die Schwellenspannung V, beispielsweise des Tranaistora T._Q ist nun bestimmend für die Bezugsspannung an der Kapazität C„. Diese Bezugsspannung ist gleich -(E - V,). Volt. Die erwähnte Schwellenspannung ν. hängt von der Spannung an der Abflusselektrode des Transistors T₁₀ während der Ladungsübertragung zwischen den Kapazitäten C- und C₁ ab. Während dieser Ladungsübertragung ist die Spannung an der Torelektrode des Transietors T. gleich -2ß Volt, so dass die Spannung an der Abfluseelektrode dea Transistors T₁ gleich -(2B -V₁) Volt ist, worin V₁ die Schwellenspannung des Transistors T₁ ist. Die zuletzt erwähnte Schwellenspannung ist abhängig von der Spannung an der Abflusselektrode dea Transistors T₁ während der erwähnten Ladungsübertragung. Wenn die Amplitude der weitergeschobenen Signalaustastungen nacheinander gleich Av₁ und Δ V₂ Volt iat, wobei ÄV_?» &V^_f so ist die Sohwellenspannung V₁ während der TJebertragung der Signalaustastung AVp ^um eine Summe δ höher als die Schwellenspannung, wie diese während der Uebertragung der SignalauBtastung A^-V₁ war. Dies bedeutet, dass die Spannung an der Abflusselektrode des Transistors T_1n um dieselbe Summe höher sein wird. Da 6 klein ist, bedeutet diea, dass die Aenderung in der Schwellenapannung V, des Tranaiators T₁₀ viele Male kleiner ist als 6 Volt. Hierdurch ist die Aenderung in der Bezugsspannung -(E - V,) Volt über der Kapazität C_Q infolge dee auftretenden Signalsprungs auch viele Male kleiner.

Die nun im Bezugapegel der Kapazität C₁ auftretenden Aenderungen werden durch die zwischen der Abflusselektrode und der Torelektrode des Tranaiatora T₁₀ vorhandene Streukapazität C bestimmt.

2098U/1692

- 8 - 55

Wie im obigen erläutert, ist die Schwellenspannung V₁ des Transistors T₁ während der Uebertragung der Signalaustastung ^Vp um eine Summe ό höher ala es die Schwellenspannung während der Uebertragung der Signalaustastung AV₁ war. Es tritt somit ein Ladungaverlust während der Uebertragung der Signalauatastung ÄV_? auf. Dieser Ladungsverlust wird in der Streukapazität C gespeichert und ist gleich S.C Coulomb. Diesen Ladungsverlust kann man somit dadurch beträchtlich einschränken, dass die Kapazität C sehr klein gemacht wird; er kann daher um Faktoren kleiner sein als derjenige Ladungsverlust, der dann-auftreten würde, ψ wenn der Transistor T₁₀ nicht vorhanden wäre. Der entsprechende Ladungsverlust wäre dann gleich C.6 Coulomb, worin C die Grosse der Kapazität C ist. Sine einfache Berechnung zeigt, dass die Impulsreaktion durch das Anbringen des Transistors T₁₀ und die Verkleinerung der Kapazität C um einen Paktor C /C gegenüber derjenigen Impulsreaktion verbessert wird, die bei der Verzb'gerungaanordnung nach Fig. 1 auftritt.

Die Halbleitervorrichtung nach den Fig. 4 und 5 enthält ein Substrat 50, das aus Isoliermaterial bestehen kann, das mit einem oder mehreren Oberflächengebieten aus Halbleitermaterial versehen ist. oder das, wie im betreffenden Ausführungsbeispiel, beispielsweise selbst aua Halbleitermaterial bestehen kann. In dem Oberflächengebiet des Substrats 50 sind Reihen von Halbleiterzonen 48, 49, 50 und 58 vorgesehen. Die Zonen bilden einerseits mit den Zonen 48 und andererseits mit den Zonen 49 Feldeffekt-Transistoren. So bildet die Zone 51 mit der Zone 49 in Höhe der Schnittlinie I in Fig. 4 den zweiten FeIdeffekt-Traneietor aus einer Speioherstufe, die gemäes der Erfindung zwisohen der ersten Kapazität und der Zuflusaelektrode dee ersten FeIdeffekt-Transietors aus der beschriebenen Speicheretufe vorgesehen ist. Hierbei wird dieser erste Feldeffekt-Transistor gebildet, und zwar

209814/1692

- 9 - PHN.5115.

durch die Zonen 49 und 58. Die erste Kapazität wird durch die Kapazität zwischen der Oberfläohenzone 51 und der Metallbahn 53 gebildet, die duroh eine die Halbleiteroberfläche bedeckende Isolierschicht 55 voneinander getrennt sind. Die zweite Kapazität aus der beschriebenen Speioherstufe wird durch die Kapazität zwischen der Torelektrode des ersten Feldeffekt-Transistors und der Oberflächenzone 58 gebildet, die durch die Isolierschicht 55 voneinander getrennt sind. Die Oberflächenzone 51 bildet sowohl die Zuflusselektrode des ersten Transistors aus der beschriebenen Stufe sowie die Abflusselektrode des ersten Feldeffekt-Transistors aus der vorhergehenden Speicherstufe, wobei dieser erste Transistor durch die Zonen 51 und 48 gebildet wird. Die Oberflächenzone 58 bildet sowohl die Abfluaselektrode des ersten Feldeffekt-Transistors aus der beschriebenen Speicherstufe als auch die Zuflusselektrode des zweiten Feldeffekt-Transistors aus der darauffolgenden Speicherstufe, wobei dieser zweite Feldeffekt-Transistor durch die Zonen 58 und 48 gebildet wird. Die Torelektroden der zweiten Feldeffekt-Transistoren aus jeder Speicherstufe sind mit der Metallbahn 57 verbunden. Die Torelektroden der Transistoren, gebildet durch die Zonen und 49, sind mit der Metallbahn 59 verbunden, während die Torelektroden der Feldeffekt-Transistoren, die durch die Zonen 58 und 59 gebildet werden, mit der Metallbahn 54 verbunden sind. Die Metallbahnen gehören zu den elektrischen Eingängen der Steuersignale, die über diese Metallbahnen zugeführt werden können.

Die Halbleitervorrichtung nach den Fig. 4 und 5 kann völlig auf die in der Halbleiterteohnik übliohe Weise hergestellt werden. Das Substrat 50 besteht beispielsweise aus n-Typ-Silizium. Mit den übliohen Photomaakierunga- und Diffuaionstechniken können danach di« n-Typ-Zonen 48, 49, 51 und 58 vorgesehen werden, die die jeweiligen

209814/1692

- 10 - PHN.5115.

2U4235

Abmessungen von (24 - 28)yum und (130 - 68)/um aufweisen.

Die Breite der Kanalzonen 56 und 60 beträgt beispielsweise 12/um. Die p-n-Uebergänge zwischen den p-Zonen und das Substrat erstrecken sich beispielsweise bia zu einer Tiefe von ungefähr 2 bis 3/um von der Halbleiteroberfläche aus. Die Isolierschicht 55 besteht beispielsweise aus Siliziumoxyd und/oder Siliziumnitrit und ist unter den Torelektroden 59t 54 und 57 innerhalb der Linien 52 und 59 in Fig. beispielsweise 0,1 bis 0,2/Um dick. Ausserhalb der erwähnten Linien iat die Isolierschicht 55 vorzugsweise dicker, beispielsweise 1 /um.

Zur Verhinderung einer unerwünschten Kanalbildung kann man ferner auch Kanalunterbrecher vorsehen, beispielsweise diffundierte Kanalunterbrecher. Die Leitbahnen 53 und 54 sind beispielsweise 115/um breit, während die Breite der Leitbahn 57 gleich 26/um ist. Sie bestehen beispielsweise aus Al oder einem anderen geeigneten HJlektrodenmet^rial und sind beispielsweise 0,3/um dick. Die Halbleitervorrichtung kann auf bekannte Weise in eine übliche Hülle montiert werden.

In der Verzögerungsanordnung naoh Fig. 3 und 4 werden

drei Leitbahnen angewendet. Es ist jedoch auch möglich, die Verzögerungs anordnung mit vier Leitbahnen zu bestücken. Hierzu werden dann beispielsweise (siehe Fig. 3) die Torelektroden der Transistoren T_Q und T₂ mit einer ersten Leitbahn, die Torelektroden der Transistoren T₁ und T mit einer zweiten Leitbahn, die Torelektroden der Transistoren T₁₀ und T mit einer dritten Leitbahn und die Torelektrode des Transistors T₁₁ mit einer vierten Leitbahn verbunden. Zwischen der ersten und der vierten Leitbahn wird eine Gleichapannungsquelle angeschlossen. Ebenso wird zwischen der zweiten und dritten Leitbahn eine Gleichepannungsquelle angeschlossen. Die erste und die zweite Leitbahn werden beispielsweise jeweila mit dem Ausgang S₁ und dem Auegang S₂ der Schaltepannungsquelle in Fig. 3 verbunden.

209814/1692

-11- PHN.5115.

Ferner ist es möglich, die Torelektroden der Transistoren T^Q, T₁₁ und T₁₂ anstelle mit der Spannungsquelle 3, siehe Fig.3» mit der Torelektrode des ihr vorhergehenden Transistors zu verbinden. Dies kann beispielsweise in dem Halbleiterkörper nach Fig. 4 und 5 verwirklicht werden, indem die Leitbahnen 54 und 57 miteinander verbunden werden. Dies hat den Vorteil, dass die Streukapazitäten zwischen der Abflusselektrode und der Torelektrode der Transistoren T_1Of T.. und T₁₂ verringert werden können, wodurch die Impuls reaktion ebenfalls verbessert wird. Ausserdem sind nun nur zwei Leitbabi.en erforderlich, wodurch die erforderliche Oberfläche pro Speichereinkeit verkleinert werden kann. Ausserdem ist keine zusätzliche Gleichspannungsquelle 3 mehr erforderlich.

3s wird einleuchten, dass die Erfindung sich nicht auf die vorgegebenen Beispiele beschränkt und dass für den Fachmann im llahmen der drfindung viele Abwandlungen möglich sind. So können sowohl Feldeffekt-Transistoren mit einer η-Typ- als auch nit einer p-Typ-Kanalzone angewendet werden. Auch können sowohl Feldeffekt-Transistoren vom Bereicherungstyp als auch vom Verarmungstyp verwendet werden. Ferner kann auf vorteilhafte Weise niederohmiges Substrat, beispielsweise 1 Sj₁' angewendet und die Kanallänge etwas grosser gewählt werden. Diese beiden Massnahmen haben zur Folge, dass die Rückwirkung noch weiter herabgesetzt werden kann. Ferner kann die in Fig. 3 beschriebene Schaltung beispielsweise vorteilhaft zur Verwirklichung eines Filters für elektrische Signale angewendet werden. Auoh können in Kombination mit dem beschriebenen Speioher übliche Bin- und Ausgangekreise angewendet werden. Ferner können zwei oder mehrere der erwähnten Speicher mit gemeinsamen Eingängen und/oder Ausgängen parallel geschaltet werden.

20981 kl 1 692

BAD ORIGINAL

Claims (3)

- 12 - PHN.5115. 2U4235 PATJSNTANSPRÜECHfi ι

1./ Anordnung zum Verzögern einer Reihe von Signalaustastungen eines elektrischen Signals, mit einer Reihe von Stufen, die je eine erste Kapazität und eine zweite Kapazität enthalten, die mittels der Hauptstrombahn eines Transistors miteinander verbunden sind, wobei die zweite Kapazität jeder Stufe die erste KapazitSt der darauffolgenden Stufe bildet, wobei der Eingangeelektrodenkreis des Transistors die erste Kapazität und der Ausgangselektrodenkreis des Transistors die zweite Kapazität enthält, während eine Schaltspannungsquelle zwischen " der Steuerelektrode des Transistors und dem von dem Eingangselektrodenkreis des Tranaistors abgewandten Anschluss der ersten Kapazität ansohliessbar ist, daduroh gekennzeichnet, dass die Eingangselektrode des Traneistors in wenigetene einer Anzahl von Stufen ober die Hauptstrombahn eines zweiten Transistors mit der ersten Kapazität verbunden ist.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Steuerelektrode des zweiten Transistors in wenigstens einer Anzahl von Stufen mit einem Funkt konstanten Potentials verbunden ist.

3. Anordnung naoh Anspruch 1 oder 2, daduroh gekennzeichnet, dass die Steuerelektrode des zweiten Transistors in wenigstens einer

Anzahl von Stufen mit der Steuerelektrode des Transistors verbunden

ist.

4· Anordnung naoh Anspruch 1,2 oder 5, daduroh gekennzeichnet, dass sie wenigstens teilweise in einen Halbleiterkörper integriert ist.

BAD ORIGINAL

2098U/ 1692