DE2144235B2 - Verzögerungsanordnung - Google Patents

Description

die zweite Kapazität enthält, während eine Schalt- Die Erfindung beruht auf der Erkenntnis, daß die Spannungsquelle zwischen der Steuerelektrode des oben beschriebene Signaldegradation eine Folge der Transistors und dem von dem Eingangselektroden- 15 Tatsache ist, daß die Schwellenspannung eines Trankreis des Transistors abgewandten Anschluß der sistors von dem übertragenen Signalwert AV abhängt, ersten Kapazität anschließbar ist,dadurchge- Bei der Verwendung einer verhältnismäßig kleinen kennzeichnet, daß db Eingangsilektrode Anzahl von Stufen wird der Effekt nur wenig stören; des Transistors in wenigstens einer Anzahl von bei der Verwendung einer großen Anzahl von Stufen Stufen über die Hauptstrombahn eines zweiten 20 jedoch, beispielsweise einigen Hundert, wird er stark Transistors mit der ersten Kapazität verbunden stören. Der Effekt tritt besonders stark auf, wenn für ist. die Transistoren Feldeffekt-Transistoren verwendet

2. Anordnung nach Anspruch 1, dadurch ge- werden. Der Grand hierfür ist, daß einerseits eine kennzeichnet, daß die Steuerelektrode des zwei- elektrostatische Rückwirkung von der Abflußelekten Transistors in wenigstens einer Anzahl von 25 trode über das Substrat auf den Kanal zwischen der Stufen mit einem Punkt konstanten Potentials Quellelektrode und der Abflußelektrode des verwenverbunden ist. deten Feldeffekt-Transistors erfolgt und andererseits,

3. Anordnung nach Anspruch 1 oder 2, da- daß die Länge des Kanals im geringen Maße von der durch gekennzeichnet, daß die Steuerelektrode Spannung auf der Abflußelektrode abhängt. Bei FeIddes zweiten Transistors in wenigstens einer An- 30 effeki-Transistoren mit einem hochohmigen Substrat zahl von Stufen mit der Steuerelektrode des Tran- ist die elektrostatische Rückwirkung dominant, wähsistors verbunden ist. rend bei Feldeffekt-Transistoren mit einem nieder-

4. Anordnung nach Anspruch 1, 2 oder 3, da- ohmigen Substrat der zweite Effekt dominant ist.
durch gekennzeichnet, daß sie wenigstens teil- Die Erfindung wird nunmehr an Hand einiger in weise in einem Halbleiterkörper integriert ist. 35 den Zeichnungen dargestellter Ausführungsbeispiele

näher erläutert. Es zeigt

F i g. 1 die bekannte Anordnung,

F i g. 2 die an verschiedenen Punkten in den bekannten Anordnungen auftretenden Spannungen als

Die Erfindung betrifft eine Anordnung zum Ver- 40 Funktion der Zeit,

zögern elektrischer Impulse mit einer Reihe von Fig. 3 ein Ausführungsbeispiel der erfindungs-Stufen, die je erne erste und eine zweite Kapazität gemäßen Verzögerungsanordnung,
enthalten, die mittels der Hauptstrombahn eines F i g. 4 eine Draufsicht auf ein integriertes Aus-Transistors miteinander verbunden sind, wobei die führungsbeispiel entsprechend F i g. 3,
zweite Kapazität jeder Stufe die eiste Kapazität der 45 F i g. 5 einen Querschnitt der Linie I in F i g. 4.
darauffolgenden Stufe bildet, wobei der Eingangs- In der bekannten Verzögerungsanordnung nach elektrodenkreis des Transistors die erste Kapazität Fig. 1 sind die Hauptstrombahnen der Feldeffekt- und der Ausgangselektrodenkreis des Transistors die Transistoren T₀, T₁ ... T_n in Reihe geschaltet. Die zweite Kapazität enthält, während eine Schaltspan- Kapazität C₀ ist zwischen der Abflußelektrode und nungsquelle zwischen der Steuerelektrode des Tran- 50 der Torelektrode des Transistors T₀ vorgesehen. Die sistors und dem von dem Eingangselektrodenkreis des Kapazität C₁ ist zwischen der Abflußelektrode und Transistors abgewandten Anschluß der ersten Kapa- der Torelektrode des Transistors T₁ vorgesehen. Die zität anschließbar ist. Bei einer bekannten Anord- Kapazität C_n ist zwischen der Abflußelektrode und nung dieser Art, wie beschrieben in der DT-OS der Torelektrode des Transistors T_n vorgesehen. Die 077, ist der Transistor ein Feldeffekt-Transistor. 55 Torelektrode des Transistors T₁ ist mit dem Aus-Die Feldeffekt-Transistoren sind gruppenweise mit- gang S₂ der Schaltspannungsquelle S₀ verbunden, einander verbunden, wobei sie Knotenpunkte bilden, Die Torelektrode des Transistors T₀ und T_n sind mit denen Schaltsignale zugeführt werden, die in der dem Ausgang S₁ der Schaltspannungsquelle S₀ verReihenfolge der Ordnungszahl der Knotenpunkte an- bunden. Die Diode D_n ist einerseits mit der Abflußsteigend phasenverschoben sind. 60 elektrode des Transistors T_n und andererseits mit dem

Hierbei tritt, wie gefunden wurde, das Problem auf, Ausgang S₂ der Schaltspannungsquelle S₀ verbunden, daß bei der Anwendung einer großen Anzahl von Stu- Die Zuflußelektrode des Transistors T₀ ist über die fen in der vorstehend beschriebenen Anordnung eine Reihenschaltung des Widerstandes R₀, der Eingangsgute Wirkungsweise dadurch gestört wird, daß in jeder Spannungsquelle V₁ und der Gleichspannungsquelle E₁ Stufe der Anordnung eine geringe Amplitudenminde- 65 mit einem Punkt konstanten Potentials verbunden,
rung von Signalsprüngen auftritt. Hiermit wird ge- Die Wirkungsweise der bekannten Anordnung wird meint, daß dann, wenn das Eingangssignal beispiels- an Hand von F i g. 2 beschrieben. In F i g. 2 a bzw. 2 b weise von 0 Volt auf V Volt springt, das Ausgangs- sind die an den Ausgängen S₂ und S₁ auftretenden

3 4

Spannungen als Funktion der Zeit dargestellt. Es sind gehörige Schwellenwertspannung des Transistors T₂ symmetrische Rechteckspannungen mit einem Maxi- ist. Da d sehr viel kleiner isi als Δ V₂^ gilt mit einer mum von 0 Volt und einem Minimum von — E Volt. sehr guten Annäherung, daß V"_d = V'_d ist. Dies be-Während der Zeit, daß die Spannung am Punkt S₁ in deutet, daß die Spannungssenkung an der Kapazität bezug auf Erde negativ ist, wird Information betreffs 5 C₁ im Zeitintervall τ 6 gleich (A K₂- 2 6) Volt sein der Größe des Eingangssignals K, zur Kapazität C₀ wird an Stelle von J K₂ Voit, was es hätte sein musweitergegeben, nach F ig. 2b somit während der Zeit- sen. Eine einfache Berechnung zeigt, daß die der Intervalle τ 2, τ 4, τ 6 und τ 8. Im Zeitintervall ist Spannungssenkung von (JK₂-O)VoIt an der Kapadas Eingangssignal K₁- klein, während es im Zeit- zität C₀ im Zeitintervall τ 5 entsprechende Spannungsintervall τ 4 usw. groß ist. Im Zeitintervall τ 2 fließt xo Senkung an der Kapazität C_n aus dem kapazitiven ein Strom durch den Transistor T₀, der ungefähr Speicher nach Fig. 1 gleich (J K₂-n-O)VoIt sein gleich VjR₀ Ampere ist. Hierbei ist K₁- die Größe des wird, worin η die Ordnungszahl der Kapazität C_n ist. Eingangssignals im beschriebenen Zeitintervall τ 2 und Dies trifft jedoch nur dann zu, wenn n-ö in bezug R der Widerstandswert des Widerstandes R₀ aus auf J K, klein isL Wenn η ■ δ vergleichbar wird mit F i g. 1. Dieser Strom läßt die Spannung an der Ab- 15 J K.„ wenn η somit groß gewählt wird, ist die entfli,3elektrode des Transistors T₀ um eine Summe J K₁ sprechende Spannungssenkung gleich (1 —<5)" Volt, zunehmen; siehe Fig. 2d. Im Zeitintervall τ3 wird Wenn n-ö jedoch mit dem Signalwert J K, vergleicndie Kapazität C₀ über den Transistor T₁ entladen, bis bar wird, werden auch Effekte zweiter und dritter die Spannung an dieser Kapazität gleich -(E-V_d) Ordnung auftreten. Dies bedeutet, daß im Gegensatz Volt' ist, worin V_d die Schwelleaspannung des ao zu den in Fig.2d und 2c behandelten Beispielen, Transistors T₁ ist, wobei die Größe der Schwel- wo nur ein Signalwert unkorrekt war (siehe inbig.ia lenspannung durch den Signalwert JK₁ bestimmt Intervall t5 und in Fig. 2c Intervall τ6), so sind wird. Im Zeitintervall τ4 wird der Kapazität C₀ zwei oder mehr aufeinanderfolgende Signalwerte über den Transistor T₀ mehr Ladung zugeführt, unkorrekt, wie in F i g. 2 f schematisch dargestellt ist. wodurch die Spannung an der Abflußelcktrode a₅ In diesen Figuren sind die Signalwerte in den Interdes Transistors T₀ um eine Summe AV₂ Volt an- vallen im und im +2 unkorrekt. Im Intervall τ/η steigt; siehe Fig. 2d. Im Zeitintervall τ5 wird die ist der Signalwert gleich (JK₂-O₁₁) volt und im Kapazität C₀ über den Transistor T₁ entladen, bis die Intervall τ m + 2 ist der Signalwert gleich (J K₂ d₂₂) Spannung an dieser Kapazität gleich -(E- V'_d) Volt Volt. Erst im Intervall A K₂ ist der Signalwert korreKt ist, worin V'_d die zum Signalwert J V₂ gehörige 30 und gleich J K₂ Volt.

Schwellenspannung des Transistors T₁ ist. Es aat sich In F i g. 3 ist die erfindungsgemäße Verzogerungs-

herausgestellt, daß die zum Signalwert J K₂ gehörige anordnung dargestellt. Sie enthalt die Iransisto-Schwellenspannung V'_d um eine Summe von ö Volt ren T₀, T₁₀, T₁, T_n, T₂, T₁₂ und T₃, deren nauptgrößer ist als die zum Signalwert J K₁ gehörige strombahnen miteinander in Reihe geschaltet sind. Schwellenspannung V_d. Dies bedeutet, daß die im 35 Die Kapazitäten C₀, C₁, C₂ und C₃ sind zwischen der Zeitintervall τ 5 auftretende Spannungssenkung an Abflußelektrode und der Torelektrode der betreuender Kapazität C₀ gleich (JK₂-O)VoIt ist an Stelle den Transistoren T₀, T₁, T₂ uud T₃ vorgesehen, uie von J K., Volt. In dem Moment, daß das Zeitinter- Zuflußelektrode des Transistors T₀ ist über die Keivall τ 6 beginnt, ist die Spannung an der Abflußelek- henschaltung eines Widerstandes R₀ und einer signaitrode des Transistors T₀ gleich 40 Spannungsquelle K₁- mit einem Punkt konstanten

Potentials verbunden. Die Torelektroden der Tran-

{- (2E- V_d) +-A)VoIt; sistorenT₀ und T₂ sind mit dem Ausgang S₁ der

siehe Fig. 2d. Am Ende des erwähnten Zeitinter- SchaltspannungsquelleS₀ verbunden, während die valls ist die Spannung an der Abflußelektrode des Torelektroden der Transistoren T₁ und I₃ mit aem Transistors T₀ gleich 45 Ausgang S₂ der Schaltspannungsquelle S₀ verbunden

⁰ sind Die Torelektroden der Transistoren T₁₀, T_n

{ - (2E - Va) + ö + J K₂) Voit. _{und Γ}β sind mit} einem Punkt konstanten Potentials

Im erwähnten Zeitintervall ist die Spannungssenkung verbunden. Die Abflußelektrode des Transistors T₃ an der Kapazität C₀ somit gleich J K₂ Volt. ist mit der Kathode der Halbleiterdiode D. verbun-

Im Zeitintervall τ 3 wird die Kapazität C₁ über 50 den, während die Anode dieser Diode mit dem Ausden Transistor T₁ aufgeladen, bis die Spannung an gang S₁ der Schaltspannungsquelle S verbunden ist. dieser Kapazität um eine Summe von Δ V₁ Volt ge- Die Schwellenspannung V_d beispielsweise des Transtiegen ist; siehe Fig. 2c. Im Zeitintervall τ4 wird sistors T₁₀ ist nun bestimmend fur die Bezugsspandie Kapazität C₁ über den Transistor T₂ entladen, bis nung an der Kapazität C₀. ^Diesf ®f ^uf ^™S f die Spannung an dieser Kapazität gleich -(E-V_d) ₅₅ gleich -(E-V_d) Volt. Die erwähnte S^weUeiHpan-VoIt ist, worin V_d die zum Signalwert J K₁ gehörige nung V_d hängt von der Spannung an der Abflußelek Schwellenspannung des Transistors T₂ ist. Im Zeit- trode des Transistors T₁₀ wahrend der Ladungsuber Intervall τ 5 wird die Kapazität C₁ über den Tran- tragung zwischen den Kapazitäten C₀ ^d C ab sistor T₁ aufgeladen. Hierbei ist der Spannungs- Während dieser Ladungsübertragung ist die Span anstieg an der Kapazität C₁ gleich der Spannungs- 60 nung an der Torelektrode des Xranasto« Γ, gwdi Senkung an der Kapazität C₀ in dem beschriebenen -2EVoIt so daß die Spannung an der Abflußelek Zeitintervall. Der erwähnte Spannungsanstieg ist so- trode des Tr_3nSiStOrST₁ gleich -^f-V,) Volt ist, mit gleich (JK₂-O)VoIt. Im Zeitintervall r6 wird worin K₁ die Schwellenspannung des Transistors T die Kapazität C₁ über den Transistor T₂ entladen, ist. Die zuletzt erwähnte Schwellenspannung ist ab bis die Spannung an dieser Kapazität gleich 6₅ hängig von der Spannung an der AMußelektrode

^{y 6} ro _{des Trans}j_stors τ während der erwähnten Ladungs-

-(E-K",,) Volt übertragung. Wenn die Amplitude der weiterge-

geworden ist, worin V"_d die zum Signalwert (J K₂-O) schobenen Signalaustastungen nacheinander gleich

A V₁ und A V₂ Volt ist, wobei AV₂^-A V₁, so ist die aus der vorhergehenden Speicherstufe, wobei dieser Schwellenspannung V₁ während der Übertragung der erste Transistor durch die Zonen Sl und 48 gebildet Signalaustastung A V₂ um eine Summe ö höher als die wird. Die Oberflächenzone 58 bildet sowohl die Ab-Schwellenspannung, wie diese während der Über- flußelektrode des ersten Feldeffekt-Transistors aus tragung der Signalaustastung A V₁ war. Dies bedeutet, 5 der beschriebenen Speicherstufe als auch die Zuflußdaß die Spannung an der Abflußelektrode des Tran- elektrode des zweiten Feldeffekt-Transistors aus der sistors T₁₀ um dieselbe Summe höher sein wird. Da darauffolgenden Speicherstufe, wobei dieser zweite (5 klein ist, bedeutet dies, daß die Änderung in der Feldeffekt-Transistor durch die Zonen 58 und 48 Schwellenspannung V_d des Transistors T₁₀ viele Male gebildet wird. Die Torelektroden der zweiten Feldkleiner ist als δ Volt. Hierdurch ist die Änderung io effekt-Transistoren aus jeder Speicherstufe sind mit in der Bezugsspannung — (E- V_d) Volt über der der Metallbahn 57 verbunden. Die Torelektroden Kapazität C₀ infolge des auftretenden Signalsprungs der Transistoren, gebildet durch die Zonen 51 und auch viele Male kleiner. 49, sind mit der Metallbahn 59 verbunden, während Die nun im Bezugspegel der Kapazität C₁ auftre- die Torelektroden der Feldeffekt-Transistoren, die tenden Änderungen werden durch die zwischen der 15 durch die Zonen 58 und 59 gebildet werden, mit Abflußelektrode und der Torelektrode des Tran- der Metallbahn 54 verbunden sind. Die Metallbahnen sistors T₁₀ vorhandene Streukapazität C_n bestimmt. gehören zu den elektrischen Eingängen der Steuer-Wie im obigen erläutert, ist die Schwellenspan- signale, die über diese Metallbahnen zugeführt wernung V₁ des Transistors T₁ während der Übertragung den können.

der Signalaustastung A V₂ um eine Summe <5 höher ao Die Halbleitervorrichtung nach den F i g. 4 und 5 als es die Schwelle^pannung während der Übertra- kann völlig auf die in der Halbleitertechnik übliche gung der Signalaustastung Λ V_x war. Es tritt somit ein Weise hergestellt werden. Das Substrat 50 besteht Ladungsverlust während der Übertragung der Signal- beispielsweise aus n-Typ-Silizium. Mit den üblichen austastung A V₂ auf. Dieser Ladungsverlust wird in Photomaskierungs- und Diffusionstechniken können der Streukapazität C_n gespeichert und ist gleich d-C_r 25 danach die n-Typ-Zonen 48, 49, 51 und 58 vorge-Coulomb. Diesen Ladungsverlust kann man somit sehen werden, die die jeweiligen Abmessungen von dadurch beträchtlich einschränken, daß die Kapa- 24 bis 28 μΐη und 130 bis 68 μτη aufweisen,
zität C_n sehr klein gemacht wird; er kann daher um Die Breite uer Kanalzonen 56 und 60 beträgt beiFaktoren kleiner sein als derjenige Ladungsverlust, spielsweise 12 μπι. Die p-n-Übergänge zwischen den der dann auftreten würde, wenn der Transistor T₁₀ 30 p-Zonen und das Substrat erstrecken sich beispielsnicht vorhanden wäre. Der entsprechende Ladungs- weise bis zu einer Tiefe von ungefähr 2 bis 3 μΐη von verlust wäre dann gleich C- Λ Coulomb, worin C die der Halbleiteroberfläche aus. Die Isolierschicht 55 Größe der Kapazität C₀ ist. Eine einfache Berechnung besteht beispielsweise aus Siliziumoxyd und/oder zeigt, daß die Impulsreaktion durch das Anbringen Siliziumnitrit und ist unter den Torelektroden 59. 54 des Transistors T₁₀ und die Verkleinerung der Kapa- 35 und 57 innerhalb der Linien 52 und 59 in F i g. 4 zität C₁, um einen Faktor C_nIC gegenüber derjenigen beispielsweise 0,1 bis 0,2 μΐη dick. Außerhalb der er-Impulsreaktion verbessert wird, die bei der Verzöge- wähnten Linien ist die Isolierschicht 55 vorzugsweise rungsanordnung nach F i g. 1 auftritt. dicker, beispielsweise 1 μΐη.

Die Halbleitervorrichtung nach den Fig.4 und 5 Zur Verhinderung einer unerwünschten Kanalbil-

enthä't ein Substrat 50, das aus Isoliermaterial be- 40 dung kann man ferner auch Kanalunterbrecher \or-

stehen kann, das mit einem oder mehreren Ober- sehen, beispielsweise diffundierte Kanalunterbrcchcr

flächengebieten aus Halbleitermaterial versehen ist Die Leitbahnen 53 und 54 sind beispielsweise 115 ιτπ

oder das, wie im betreffenden Ausführungsbeispiel, breit, während die Breite der Leitbahn 57 gleich

beispielsweise selbst aus Halbleitermaterial bestehen 26 μΐη ist. Sie bestehen beispielsweise aus Al odci

kann. In dem Oberflächengebiet des Substrats 50 45 einem anderen geeigneten Elektrodenmaterial und

sind Reihen von Halbleiterzonen 48, 49, 50 und 58 sind beispielsweise 0,3 μΐη dick. Die Halbleitend:

vorgesehen. Die Zonen bilden einerseits mit den richtung kann auf bekannte Weise in eine übliche

Zonen 48 und andererseits mit den Zonen 49 Feld- Hülle montiert werden.

effekt-Transistoren. So bildet die Zone 51 mit der In der Verzögerungsanordnung nach Fig. 3 und -'-

Zone 49 in Höhe der Schnittlinie I in F i g. 4 den 50 werden drei Leitbahnen angewendet. Es ist jedoch

zweiten Feldeffekt-Transistor aus einer Speicherstufe, auch möglich, die Verzögerungsanordnung mit vier

die gemäß der Erfindung zwischen der ersten Kapa- Leitbahnen zu bestücken. Hierzu werden *dann bei-

zität und der Zuflußelektrode des ersten Feldeffekt- spielsweise (siehe F i g. 3) die Torelektroden der

Transistors aus der beschriebenen Speicherstufe vor- Transistoren T₀ und T₂ mit einer ersten Leitbahn,

gesehen ist. Hierbei wird dieser erste Feldeffekt- 55 die Torelektroden der Transistoren T₁ und T., mit

Transistor gebildet, und zwar durch die Zonen 49 einer zweiten Leitbahn, die Torelektroden der Tran-

und 58. Die erste Kapazität wird durch die Kapazität sistoren T₁₀ und T₁₂ mit einer dritten Leitbahn und

zwischen der Oberflächenzone 51 und der Metallbahn die Torelektrode des Transistors T_n mit einer vierten

53 gebildet, die durch eine die Halbleiteroberfläche Leitbahn verbunden. Zwischen der ersten und der

bedeckende Isolierschicht 55 voneinander getrennt 60 vierten Leitbahn wird eine Gleichspannungsquelle

sind. Die zweite Kapazität aus der beschriebenen angeschlossen. Ebenso wird zwischen der zweiten und

i, Speicherstufe wird durch die Kapazität zwischen der dritten Leitbahn eine Gleichspannungsquelle ange-

f; Torelektrode des ersten Feldeffekt-Transistors und schlossen. Die erste und die zweite Leitbahn werden

der Oberflächenzone 58 gebildet, die durch die Iso- beispielsweise jeweils mit dem Ausgang S₁ und dem

lierschdcht 55 voneinander getrennt sind. Die Ober- 65 Ausgang S₂ der Schaltspannungsquelle S₀ in Fi g. 3

flächeinzone 51 bildet sowohl die Zuflußelektrode des verbunden'

ersten Transistors aus der beschriebenen Stufe sowie Ferner ist es möglich, die Torelektroden der Tran-

die Abflußelektrode des ersten Feldeffekt-Transistors sistoren T₁₀, T₁₁ und T₁* an Stelle mit der Spannungs-

quelle E (siehe F i g. 3), mit der Torelektrode des ihr vorhergehenden Transistors zu verbinden. Dies kann beispielsweise in dem Halbleiterkörper nach F i g. 4 und 5 verwirklicht werden, indem die Leitbahnen 54 und 57 miteinander verbunden werden. Dies hat den Vorteil, daß die Streukapazitäten zwischen der Abflußelektrode und der Torelektrode der Transistoren T₁₀, T₁₁ und T₁₂ verringert werden können, wodurch die Impulsreaktion ebenfalls verbessert wird. Außerdem sind nun nur zwei Leitbahnen erforderlich, wodurch die erforderliche Oberfläche pro Speichereinheit verkleinert werden kann. Außerdem ist keine zusätzliche Gleichspannungsquelle £ mehr erforderlich.

Es wird einleuchten, daß die Erfindung sich nicht auf die vorgegebenen Beispiele beschränkt und daß für den Fachmann im Rahmen der Erfindung viele Abwandlungen möglich sind. So können sowohl Feldeffekt-Transistoren mit einer η-Typ- als auch mit einer p-Typ-Kanalzone angewendet werden. Auch können sowohl Feldeffekt-Transistoren vom Bereicherungstyp als auch vom Verarmungstyp verwendet werden. Ferner kann auf vorteilhafte Weise niederohmiges Substrat, beispielsweise Iß, angewendet und die Kanallänge etwas größer gewählt werden. Diese beiden Maßnahmen haben zur Folge, daß die Rückwirkung noch weiter herabgesetzt werden kann. Ferner kann die in F i g. 3 beschriebene Schaltung beispielsweise vorteilhaft zur Verwirklichung eines Filters für elektrische Signale angewendet werden. Auch können in Kombination mit dem beschriebenen Speicher übliche Ein- und Ausgangskreise angewendet werden. Ferner können zwei oder mehrere der erwähnten Speicher mit gemeinsamen Eingängen und/oder Ausgängen parallel geschaltet werden.

Hierzu 1 Blatt Zeichnungen

409529/389

Claims (1)

signal am Ausgang der Anordnung von 0 Volt (V— ö) Patentansprüche: Volt springt, wobei δ die Fehlspannung ist. Behält das Eingangssignal danach den Wert von FVoIt, so

1. Anordnung zum Verzögern elektrischer Im- nimmt das Ausgangssignal auch diesen Wert an. Der pulse, mit einer Reihe von Stufen, die je eine erste 5 erwähnte Effekt hat einen sehr nachteiligen Einfluß Kapazität und eine zweite Kapazität enthalten, auf die Frequenzkennlinie der Anordnung.

die mittels der Hauptstrombahn eines Transistors Die Erfindung bezweckt, das obenerwähnte Pro-

miteinander verbunden sind, wobei die zweite Ka- blem zu lösen und ist dadurch gekennzeichnet, daß

pazität jeder Stufe die erste Kapazität der darauf- die Eingangselektrode des Transistors in wenigstens

folgenden Stufe bildet, wobei der Eingangselek- io einer Anzahl von Stufen über die Hauptstrombahn

trodenkreis des Transistors die erste Kapazität eines zweiten Transistors mit der ersten Kapazität

und der Ausgangselektrodenkreis des Transistors verbunden ist.