DE2620973A1

DE2620973A1 - Halbleiterschaltungsanordnung zur fet-substratvorspannungserzeugung

Info

Publication number: DE2620973A1
Application number: DE19762620973
Authority: DE
Inventors: Dominic Patrick Spampinato; Lewis Madison Terman
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1975-06-30
Filing date: 1976-05-12
Publication date: 1977-01-27
Also published as: IT1063327B; FR2316800A1; FR2316800B1; JPS525281A

Description

Böblingen, den 10. Mai 1976 mö/se

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: YO 974 061

Halbleiterschaltungsanordnung zur FET-Substratvorspannungserzeugung

Die Erfindung betrifft eine Halbleiterschaltungsanordnung zur Erzeugung einer regelbaren Substratvorspannung für in einem Halbleitersubstrat (Chip) integrierte FET-Schaltkreise mittels Ladungsinjektion in das Substrat,

Es ist bekannt, daß die Substratvorspannung einen unmittelbaren Einfluß auf die Schwellenspannung von Feldeffekttransistoren hat. Da die FET-Schwellenspannung ihrerseits eine sehr wichtige Betriebsgröße für FET-Schaltkreise darstellt, sind auf dem genannten technischen Gebiet auch bereits zahlreiche Lösungen bekannt.. So zeigt die Literaturstelle im IBM Technical Disclosure Bulletin., Band 11, Nr. 10, Mars 1969, auf Seite 121S eine Anordnung zur Erzeugung einer negativen Substratvorspannung für FET-Schaltkreise, ohne daß eine separate negative Spannungsquelle erforderlich ist. Vielmehr wird die negative Substratvorspannung aus einer ohnehin vorhandenen positiven Betriebsspannung über eine besondere kapazitive Aufladeschaltung mit mehreren weiteren Bauelementen abgeleitet. In der US-Patentschrift 3 60S 414 ist darüber hinaus je ©ine stabilisierende Regelung für die Substratvorspannungen der einseinen Chips unter Einsatz vofi Rückkopplungskonzepten gezeigt« Mit !ähnlicher Problematik sind ferner z.B.

609884/0716

die DT-OS- 24 22 653 sowie die US-Patentschrift 3 794 862 befaßt, wobei letztere einen Chip-internen Ladungsinjektionsmechanismus zur Substratvorspannungserzeugung benutzt und weitere Maßnahmen zum Festhalten eines vorbestimmbaren Spannungspegels vorsieht,

Aufgabe der Erfindung ist es, eine demgegenüber insbesondere im integrierten Aufbau sowie in der Betriebsweise weiter verbesserte Lösung des Problems der Erzeugung einer möglichst gut regelbaren Substratvorspannung für FET-Schaltkreise anzugeben« Zur Lösung dieser Aufgabe sieht die Erfindung die in den Patentansprüchen gekennzeichnete Lösung vor.

Zusammengefaßt erlaubt die Erfindung, im Rahmen einer auf mehrere separate Halbleitersubstrate verteilten integrierten FET-Schaltung jeweils einfach und flächensparend zu integrierende und zu betreibende Substratvorspannungsschaltungen auszubilden, über die unvermeidliche Schwellenspannungsabweichungen der verschiedenen Halbleitersubsträte aneinander angeglichen gehalten werden können«

Eie Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.

Es zeigen:

FIr₅ 1£, eine schematiscfoe Darstellung eines Ausführungsbeispiels für eine Halbleiterschaltung mit einer verbesserten Substratvorspannungsanordnung nach der Erfindung;

Pie:, 1E die Darstellung der Spannungsverläufe für die

beiden in Pig, IA gezeigten Steuersignale;

Fig. 1C eine schematische Darstellung einer gegenüber

YO 974 061

809884 /071

Fig, 1A abgewandelten Ausführungsform; Fign, 2 u. 3A weitere Ausführungsbeispiele der Erfindung;

Fig. 3B Spannungsverläufe zum Betrieb der in Fig. 3A

dargestellten Schaltung;

Fig, 4 eine Darstellung der Schwellenspannungsänderung

in Abhängigkeit von der Substratspannung;

Fign. 5A und 5B Spannungsverläufe für bestimmte Betriebsweisen

der Erfindung;

Fig, 6A ein noch weiter verbessertes Ausführungsbeispiel

der Erfindung und

Fig, 6B zu Fig, 6A gehörige Spannungsverläufe.

Die vorliegende Erfindung wird im Zusammenhang mit den unter den Bezeichnungen CCD- und MOSFET-Technologie bekannten Schaltkonzepten beschrieben, worunter sog, ladungsgekoppelte bzw, Isolierschicht-Feldeffekttransistor-Techniken zu verstehen sind. Diese Konzepte und ihre Technologien sind in der Fachliteratur so ausreichend behandelt, daß eine nähere Erläuterung hier nicht mehr ' gegeben zu werden braucht.

Fig. 1A zeigt schematisch eine ausschnittsweise Querschnittsdar- ; stellung durch ein Halbleiterchip,bzw, Substrat 1. Es soll davon

ausgegangen werden, daß jedes von mehreren solchen Halbleitersu- j

bstraten mit einer Vielzahl von MOS-Feldeffektelementen ausge- i

stattet ist, z,B, dem MOSFET 2, !

Auf dem Substrat 1 ist zusätzlich ein MOSFET-Ladungspumpschaltkreis 3 vorgesehen, der ein Diffusionsgebiet 4 sowie isoliert angeordnete Gate- bzw, Steuer- oder Phasen-Elektroden für φ1- und i (|>2-Signale enthält. Mit dem Bezugszeichen 5 ist ein FET-Kanalgebiejt

YO 974 061

609884/0718

unter der Phasenplatte für <f>1 und mit dem Bezugszeichen 6 ist eine CCD (charge coupled device)-Potentialmulde (Verarmungsgebiet) unterhalb der Phasenplatte für φ 2 angedeutet.

Es ist davon auszugehen, daß bei vielen derartigen Halbleiterchips aus demselben Halbleitermaterial die einzelnen relativ zueinander dennoch ziemlich unterschiedliche Eigenschaften aufweisen können, weil Abweichungen des spezifischen Widerstandswertes des Substratbereichs, der Oxidladung, der Oxiddicke sowie andere Einflüsse während der Herstellung nicht ausgeschlossen werden können. Legt man deshalb dieselbe Substratvorspannung an jedes von mehreren solchen Chips, werden aus den genannten Gründen verschiedene Schwellenspannungen von Chip zu Chip daraus resultieren. Werden die Schwellenspannungen nicht in irgendeiner Weise stabilisiert bzw, angeglichen, müssen die auf allen Chips realisierten Halbleiterschaltungen so ausgelegt sein, daß sie die maximal möglichen Schwellenspannungsabweichungen berücksichtigen. Die verbesserte Substratvorspannungsschaltung nach der vorliegenden Erfindung sieht zur Lösung dieser Problematik vor, daß unterschied*- liehe Spannungen an die verschiedenen Substrate angelegt werden, um im wesentlichen dieselben Schwellenspannungswerte für die Schaltelemente auf jedem der Halbleiterchips zu erzielen.

Die Erfindung bedient sich dazu des Ladungspumpprinzips, um eine solche Substratspannung zu erzeugen, und regelt diese j Spannung dann so, daß die in dem betreffenden Substrat er- ; zeugten Feldeffekttransistoren hinsichtlich ihrer Schwellenspannung auf einen vorbestimmten Wert fixiert werden, der von Chip zu Chip gleich bleibt. Aus den Fign. 1A und 1B geht hervor, j daß das Diffusionsgebiet 4 auf Massepotential liegt und das i Substrat potentialmäßig nicht fixiert, d.h. schwimmend (floating) ! ist. Die in Fig. 1B gezeigten Impulse werden an die Phasen-Elektroden für φ1 und φ2 angelegt. Die an ©1 angelegte Spannung V,-

YO 974 061

609884/0716

entspricht im wesentlichen der gewünschten oder vorbestimmten Schwellenspannung V . Die beiden Impulsspannungen treten mehr oder weniger gleichzeitig auf, wann genau (absolut), ist nicht wichtig, solange der Leckstrom aus dem Verarmungsgebiet 6 vernachlässigbar ist. Andernfalls wird Va- als erstes eingeschaltet. Es ist weiter festzuhalten, daß die Spannung V ~ etwas größer ist als V,-« Wie bereits gesagt wurde, ist V₁₁ im wesentlichen

φι φ l

gleich dem für den MOSFET 3 gewünschten Schwellenspannungswert V_T, wogegen V,₂ einen höheren Wert aufweist. Mit dem Anlegen der genannten Spannungen an φ1 und φ 2 wird unter der Elektrode φ1 ein Kanal 5 und unter der Elektrode φ2 eine CCD-Verarmungszone bzw. Potentialmulde 6 erzeugt. Die CCD-Ladung fließt dann vom auf Massepotential liegenden Dotierungs- bzw. Diffusionsgebiet 4 durch den Kanal 5 an der Elektrode φ] vorbei in das CCD-Gebiet 6 und füllt dieses bis zum Potential des Diffusionsgebietes 4 auf. Für ein p-Substrat sowie η-Kanal MOSFET-Elemente 3 nach Fig. 1A handelt es sich dabei um eine negative Ladung. Dann wird die Spannung V.^ abgeschaltet (Beseitigung des Kanals 5), gefolgt vom Abschalten der Spannung Va₂, ^A^^s Folge davon fällt das CCD-Verarmungsgebiet 6 unter der Elektrode φ2 (nicht notwendig vollständig) zusammen, wobei die negative Ladung in das Substrat 1 injiziert wird. Dadurch wird dessen Potential herabgesetzt und ein demzufolge negativeres Substratpotential erhalten. In dem Maße, wie sich dieser Einschalt- und Ausschaltzyklus wiederholt, baut sich im Substrat 1 eine negative Spannung auf_f wodurch sich infolge des Substrat- oder Rück-Gate-Vorspannungseffektes die Schwellenspannung des Kanals 5 unter der φ1 Elektrode erhöht. Geht man von vernachlässigbar kleinen Substratleckströmen aus ^ fließt solange ein Strom in das Substrat, bis die Schwellenspannung unter der φ1-Elektrode gerade gleich ist mit der Spannung V.-, die an der φ1-Elektrode angelegt ist. Diese verbesserte Substratvorspannungsschaltung kann genauso gut auch mit einem Diffusionsgebiet 10 unter d@r $2-El@ktrode ausgeführt werden, wie in Fig, 1C dargestellt ist.

YO 974 061

609884/0718

Damit leistet die verbesserte Schaltung sowohl die Erzeugung einer Substratvorspannung, ohne daß eine separate Substratspannungsquelle vorgesehen zu werden braucht, als auch regelt sie gleichzeitig automatisch diese Substratspannung, um eine bestimmte, für die MOSFET-Elernente 3 geltende Schwellenspannung auf dem betreffenden Halbleiterplättchen vorzusehen, wobei praktisch davon ausgegangen werden kann, daß die Schwellenspannungen der auf demselben Chip hergestellten MOSFET-Elemente nur außerordentlich geringe Abweichungen voneinander aufweisen. Soweit demnach die Schwellenspannung des Kanals 5 unter der φ1-Elektrode repräsentativ ist, weisen alle MOSFET-Elemente auf dem Chip dieselbe Schwellenspannung auf, so daß auch die von Chip zu Chip ansonsten zu erwartenden Schwellenspannungsabweichungen auf diese Weise leicht beseitigt werden können. Natürlich wird dazu die an die φ1-Elektrode anzulegende Spannung relativ genau geregelt zugeführt, um etwa dadurch bewirkte Schwellenspannungsverschiebungen zu begrenzen .

Der dem Substrat zugeführte Strom muß den Substratleckstrom übersteigen, bis er in ausreichendem Maße durch die zunehmende Schwellenspannung V_n, begrenzt wird. Je größer dieser Strom anfänglich ist, desto besser ist es (abgesehen von selbstverständlichen Grenzen}.

In den Fign. 1L· uns! 1C sind zwar überlappende Elektroden φ1 und φ2 gezeigt_r wird jedoch zur Herstellung des FET-Chips eine Technologie mit einem Metall-Gate benutzt (Einlagen-Metallisierung), können die Elektroden φΐ und φ2 separat unter Vorsehung eines dazwischen angeordneten Diffusuionsgebietes 11 vorgesehen werden, wie das ir. Fig, 2 gezeigt ist.

In Fig. 2 ist ein einfaches mit drei Phasenelektroden ausgestattete£ Ausführungsbeispiel der Erfindung dargestellt,, bei dem die Schwellenspannung ν_ψ nicht als Impulsspannung vorgesehen ist,

YO 974 061

609884/071S

wie das anhand der Spannung V^₁ in Fig. 1 der Fall war. Statt dessen ist die Bezugsschwellenspannung V_T eine an die dritte Elektrode 7 angelegte Gleichspannung, wobei an die Phasenelektroden φ1 bzw. φ2 die in Fig. 3B gezeigten Spannungsverlaufe V,^ bzw. V.2 in der im Zusammenhang mit Fig. 1A erläuterten Weise angelegt sind.

In Fig. 4 ist für zwei Substratdotierungen dargestellt, wie sich die Schwellenspannung V„, eines Feldeffekttransistors in Abhängigkeit von der Substratspannung ändert.

Um beim Abbau der Potentialmulde 6 unter der (j>2-Elektrode einen Ladungsabfluß in dem CCD-Verarmungsgebiet zu verhindern (über den MOSFET 3 zum auf Massepotential liegenden Diffusionsgebiet 4) ₍ ist es unter bestimmten Bedingungen nötig, daß die Spannung V-, wie in Fig. 5A gezeigt, von einem negativen Potential (zumindest so negativ wie die Substratspannung) ausgeht. Die übrige Arbeitsweise ist dann wie oben beschrieben. Ist ein vollständiger Zusammenfall (Abbau) der CCD-Potentialmulde unter der Elektrode <j>2 erwünscht, muß V,_o einen negativsten Spannungswert von mindestens

Φ*
etwa dem Substratpotential aufweisen,

Fig. 6A zeigt eine verbesserte Anordnung, in der die Benutzung einer Spannung V.- mit negativen Anteilen nicht erforderlich ist, um das Ladungsverlustproblem zu lösen. Hier wird ein drittes Diffusionsgebiet 8 im Substrat 1 mit einem isolierten Gate 9 verbunden und an die Phasen-Elektroden φ1 bzw. φ2 die in Fig. 6B jeweils dargestellte Spannung angelegt. Die Kombination eines Diffusionsgebietes 8 zusammen mit dem isolierten Gate 9 bildet ein

Element, das lediglich einen Ladungsfluß in einer Richtung zuläßt. Negative Ladung kann vom Diffusionsgebiet 11 zum Gebiet 8 fließen, nicht aber in der entgegengesetzten Richtung, wenn man annimmt, daß der MOSFET mit dem Diffusionsgebiet 3 als Source und dem isolierten Gate 9 vom Anreicherungstyp ist (d.h. bei einer Spannung von 0 Volt zwischen Source und Gate nichtleitend ist) ,
YO 974 061

609884/071S

Obwohl die Ausführungsbeispiele mit einem p-Substrat und n-Diffusionsgebieten beschrieben worden sind, können entgegengesetzte Leitfähigkeiten bei entsprechender Vertauschung der Spannungspolaritäten in gleicher Weise benutzt werden. Schließlich ist festzuhalten, daß die Elektroden für die Steuersignale sowie die Gates in den Zeichnungen nur schematisch angedeutet sind, in Wirklichkeit sind sie vom Substrat durch eine geeignete Oxidschicht in bekannter Weise isoliert. Soweit schließlich z.B. das Diffusionsgebiet 4 in Fig. 1A und entsprechende Diffusionen in den anderen Figuren an Massepotential liegen, ist die Erfindung nicht notwendig darauf beschränkt.

YO 974 061

SQ9384/Q?

Claims

- 9 PATENTANSPRÜCHE

Halbleiterschaltungsanordnung zur Erzeugung einer regel- *~-^ baren Substratvorspannung für in einem Halbleitersubstrat (Chip) integrierte FET-Schaltkreise mittels Ladungsinjektion in das Substrat, dadurch gekennzeichnet, daß ein erstes Dotierungsgebiet von gegenüber dem Substrat entgegengesetztem Leitfähigkeitstyp sowie daran angrenzend auf dem Substrat mindestens je eine isoliert angeordnete erste und zweite Elektrode vorgesehen ist, daß das Substrat potentialmäßig nicht festgehalten, d,h, schwimmend ist, während das Dotierungsgebiet auf festem Potential liegt, und daß an die ersten und zweiten Elektroden Impulsspannungsquellen angeschlossen sind, aus denen die erste Elektrode mit einer Spannung etwa in der Größe der angestrebten Schwellenspannung und die zweite Elektrode mit einer demgegenüber höheren Spannung beaufschlagt werden derart, daß bei einer Abweichung der tatsächlichen von der angestrebten Schwellenspannung Ladungen in das Substrat injiziert werden„
2. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Elektrode zwischen dem Dotierungsgebiet und der zweiten Elektrode angeordnet ist.
3. Halbleiterschaltungsanordnung nach Anspruch 1 oder 2_P dadurch gekennzeichnet, daß ein zweites Dotierungsgebiet von gegenüber dem Substrat entgegengesetztem Leitfäiiigkeitstyp im Substrat unterhalb der zweiten Elektrode vorgesehen ist.
4. Halbleiterschaltungsanordnung naci« einem der vorhergehenden Ansprüche, dadurch gekennzeichnet_ff daß dia Impulsspannungsquellen unipolare Impulse liefern„

YO 974 061

609884/071 I
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die an die erste Elektrode angeschlossene Impulsspannungsquelle bipolare Impulse liefert.
6. Halbleiterschaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein zweites Dotierungsgebiet im Bereich zwischen der ersten und zweiten Elektrode angeordnet ist.
7. Halbleiterschaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß ein drittes Dotierungsgebiet zwischen dem zweiten Dotierungsgebiet und der zweiten Elektrode sowie eine dritte isolierte Elektrode zwischen dem zweiten und dritten Dotierungsgebiet vorgesehen ist, und daß die dritte Elektrode mit dem dritten Diffusionsgebiet elektrisch gekoppelt ist.
8. Halbleiterschaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die elektrische Kopplung als direkte Kurzschlußverbindung ausgeführt ist.
5« Halbleiterschaltungsanordnung insbesondere in Verbindung mit einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen dem ersten Dotierungsgebiet einerseits und der ersten und zweiten Elektrode andererseits eine weitere isoliert über dem Substrat angeordnete Tor-Elektrode vorgesehen ist, an die eine Gleichspannung etwa in Größe der angestrebten Schwellenspannung angeschlossen ist, und daß die nachfolgende erste und zweite Elektrode an eine erste bzw. zweite Impulsspannungsquelle angeschlossen sind, wobei die zweite Elektrode mit einer gegenüber der ersten Elektrode höheren Spannung beaufschlagt wird*
10. Verwendung der Ealbleiterschaltungsanordnung ηεοΐι einem der vorhergehenden Ansprüche zur automat!sehen FST-Schwel-

Ϊ0 974 061

609884/071 §

lenspannungseinstellung von über mehrere separate Halbleitersubstrate verteilten Schaltungsteilen einer integrierten FET-Schaltung.

YO 974 061

S0988A/071S

Leerse ite