JP3635681B2 - バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 - Google Patents
バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 Download PDFInfo
- Publication number
- JP3635681B2 JP3635681B2 JP16431094A JP16431094A JP3635681B2 JP 3635681 B2 JP3635681 B2 JP 3635681B2 JP 16431094 A JP16431094 A JP 16431094A JP 16431094 A JP16431094 A JP 16431094A JP 3635681 B2 JP3635681 B2 JP 3635681B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- voltage
- gate
- charge
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000001514 detection method Methods 0.000 title claims description 35
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 description 45
- 239000000758 substrate Substances 0.000 description 36
- 229910052581 Si3N4 Inorganic materials 0.000 description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 108091006146 Channels Proteins 0.000 description 28
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 238000010586 diagram Methods 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- -1 metal oxide nitride Chemical class 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
- H01L27/0222—Charge pumping, substrate bias generation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
- H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
- H03F3/345—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0021—Modifications of threshold
- H03K19/0027—Modifications of threshold in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Description
【０００１】
【産業上の利用分野】
本発明は、ＭＩＳ素子（ＭＩＳＦＥＴ、ＣＣＤ構造を含む）を用いたバイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法に関する。
【０００２】
更に詳しく述べるならば、
本発明は、アナログ的に出力バイアスを設定できるバイアス回路の調整方法に関する。
本発明は、ＣＣＤを用いた電荷転送装置に関する。
本発明は、固体撮像装置等に用いられる電荷検出装置とその調整方法に関する。
【０００３】
【従来の技術】
ＣＣＤ固体撮像素子の撮像領域は、ｎ型半導体基板を例にとると、このｎ型半導体基板にｐ型のウエル領域が形成され、更にこのウエル領域の表面にｎ型の光電変換部、即ち受光部が形成され、この受光部が複数マトリック状に配列されて構成されている。
【０００４】
このようなＣＣＤ固体撮像素子において、光の入射によって受光部に蓄積される信号電荷ｅの許容量、いわゆる受光部の取り扱い電荷量は、図２３のポテンシャル分布図に示すように、ｐ型のウエル領域で構成されるオーバーフローバリアＯＦＢのポテンシャル障壁φa の高さで決定される。即ち、受光部に蓄積される信号電荷ｅが取り扱い電荷量を越えた場合、その越えた分の電荷がオーバーフローバリアのポテンシャル障壁φa を越えてオーバーフロードレインＯＦＤを構成するｎ型基板に掃き捨てられる。
【０００５】
この受光部の取り扱い電荷量、つまりオーバーフローバリアＯＦＢのポテンシャル障壁φa の高さは、オーバーフロードレインとなる基板に印加するバイアス電圧、即ちいわゆる基板電圧Ｖsub によって制御している。しかし、この構造は、デバイスの製造ばらつきのために、オーバーフローバリアＯＦＢのポテンシャル障壁φa の高さが破線で示すようにばらつきが多く、デバイス毎に異なる基板電圧Ｖsub Ｖsub′を設定する必要がある。
【０００６】
また、ＣＣＤ固体撮像素子では、図２２に示すように、水平転送レジスタ１の後段に水平出力ゲート部ＨＯＧを介して電荷電圧変換するためのフローティングディフージョン領域ＦＤが設けられ、更にフローティングディフージョン領域ＦＤに転送された信号電荷を１画素毎にリセットするためのリセットゲート部２及びリセットドレイン領域３が設けられている。
【０００７】
水平転送レジスタ１は、例えばｐ型のウエル領域２の表面に形成したｎ型の転送チャネル領域５上にゲート絶縁膜を介して複数の転送電極６〔６Ａ，６Ｂ〕が形成され、互に接続された隣り合う２つの転送電極６Ａ及び６Ｂを１組として、１つ置きの組の転送電極６〔６Ａ，６Ｂ〕と、他の１つ置きの転送電極６〔６Ａ，６Ｂ〕とに、夫々２相の水平駆動パルスφＨ1 及びφＨ2 が印加されて構成される。なお、各第２の転送電極６Ｂ下の転送チャネル領域５に例えばｐ型領域７がイオン注入で形成され、第１の転送電極６Ａをストレージ電極とするストレージ部と、第２の転送電極６Ｂをトランスファ電極とするトランスファ部とを有する転送部が形成される。
【０００８】
水平出力ゲート部ＨＯＧは、ゲート絶縁膜を介してゲート電極８が形成されて成り、このゲート電極８に接地電位が印加される。フローティングディフージョン領域ＦＤは、例えばｎ型半導体領域で形成され、電荷検出回路９に接続される。ｔ1 は出力端子である。リセットドレイン領域３は例えばｎ型半導体領域で形成され、リセットドレイン領域３にはリセット電圧ＶRD、例えは電源電圧ＶDDが印加される。
リセットゲート部２は、ゲート絶縁膜を介してゲート電極１０が形成されて成り、このゲート電極にリセットパルスφRGが印加される。
【０００９】
近年のＣＣＤ固体撮像素子では、水平転送レジスタ１に駆動パルスφＨ1 ，φＨ2 を印加するための駆動回路、リセットパルスφRGを印加するための駆動回路は、タイミングジェネレータに内蔵されるようになり、且つ低消費電力化のために、パルス振幅が下げられている。
【００１０】
このような場合、リセットパルスφRGにおいてはその動作点がリセット電圧ＶRDである電源電圧ＶDDによって決まるため、図２２に示すリセットゲート部２下のポテンシャルのばらつき（破線図示）が問題となる。この対策として例えばデバイス毎にリセットパルスφRGのＤＣバイアス値を所望の値に設定する必要がある。このリセットパルスφRGのＤＣバイアス値の設定は、従来、外部回路（いわゆるバイアス回路）で行われていたり、内蔵型にしてもフェーズカット方式でデジタル的にしか設定できていない。
【００１１】
また、固体撮像素子として増幅型固体撮像素子が知られている。この増幅型固体撮像素子は、光電変換により得られたホール（信号電荷）をｎチャネルＭＯＳトランジスタ（画素トランジスタ）のｐ型ウエル領域に蓄積しておき、このｐ型ウエル領域における電位変動（すなわち、バックゲートの電位変化）に基づくチャネル電流の変化を画素信号として出力するようにしている。ここでは、ｐ型基板上にｎ型ウエル領域が形成され、このｎ型ウエル領域に上述の電荷が蓄積されるｐ型のウエル領域が形成される。この増幅固体撮像素子においても、基板電圧の設定が必要となる。
【００１２】
一方、ゲート絶縁膜にＳｉＮ膜を利用し、ポテンシャル制御して記憶するものとして紫外線消去型のＲＯＭが知られている。このＲＯＭは、図２４に示すように、ｐ型領域１１の表面にｎ型のソース領域１２及びドレイン領域１３を形成し、両領域１２及び１３間上にシリコン酸化膜１４及びシリコン窒化膜１５からなるゲート絶縁膜１６を介して、例えば多結晶シリコンのゲート電極１７を形成して成り、シリコン窒化膜１５中にエレクトロンやホールを蓄積しメモリ効果を出すよう構成されている。しかし、このＲＯＭはデジタルのオン・オフ設定のみで、ＳｉＮとゲート電極が接すると、注入エレクトロンｅがゲートへリークしやすいためアナログ的なＤＣバイアス制御ではない。
【００１３】
【発明が解決しようとする課題】
ＣＣＤ固体撮像素子は、いわゆるＭＩＳ素子のポテンシャルを利用した製品であるが、そのポテンシャル制御は難しく、製造ばらつきが大きい。従来はそのポテンシャルばらつきを外部から印加するバイアス値を制御して回避している。これに対して、本発明者は、ポテンシャルのばらつきを、測定し、選別的に、強制的に調整させることを発想した。ＭＩＳ素子で後から動作点を変えるものに、前述したＲＯＭが知られているが、しかし、これはオン／オフのデジタル動作であってアナログ的にポテンシャル調整することはできない。
【００１４】
本発明は、上述の点に鑑み、新規なＭＩＳ素子を用いて固体撮像装置等に適用可能な電荷転送装置、電荷検出装置とその調整方法を提供するものである。
本発明は、上記ＭＩＳ素子を用いて、固体撮像装置等のバイアス値の設定に適用可能なバイアス回路の調整方法を提供するものである。
【００１７】
【課題を解決するための手段】
本発明に係るバイアス回路の調整方法は、第１の電位と第２の電位との間に直列接続された負荷及びＭＩＳＦＥＴを有し、負荷とＭＩＳＦＥＴとの接点よりバイアス電圧を得るようにしたバイアス回路の調整方法において、バイアス回路の出力電圧を検出し、所望の電圧値と比較する工程と、出力電圧と前記所望の電圧値とのずれに応じてＭＩＳＦＥＴのゲートに電圧を印加することによって所定量の電荷をゲート絶縁膜中に注入する工程とを有する。
【００１８】
本発明に係る電荷転送装置は、電荷転送部と、電荷転送部より転送された電荷を蓄積する浮遊容量と、浮遊容量の電位を所定電位にリセットするリセットトランジスタと、リセットトランジスタの制御電極に供給するバイアス電圧を発生するバイアス回路とを備え、バイアス回路は第１の電位と第２の電位との間に直列接続された負荷及びＭＩＳＦＥＴを有し、負荷とＭＩＳＦＥＴとの接点よりバイアス電圧を得るようにされ、ＭＩＳＦＥＴのゲート絶縁膜にはしきい値電圧を調整する電荷が注入されてなる構成とする。
【００２２】
本発明に係る電荷検出装置は、信号電荷を蓄積する浮遊容量と、浮遊容量に蓄えられた電荷を検出する検出回路と、浮遊容量の電位を所定電位にリセットするリセット用ＭＩＳＦＥＴとを備え、リセット用ＭＩＳＦＥＴのゲート絶縁膜にゲート部下のポテンシャルの基準値とのずれを補う所定量の電荷が注入された構成とする。
【００２３】
本発明に係る電荷検出装置は、上記電荷検出装置において、リセット用ＭＩＳＦＥＴのゲート絶縁膜が酸化膜、窒化膜、酸化膜の順に積層された多層構造を有した構成とする。
【００２４】
本発明に係る電荷検出装置の調整方法は、信号電荷を蓄積する浮遊容量と、浮遊容量に蓄えられた電荷を検出する検出回路と、浮遊容量の電位を所定電位にリセットするリセット用ＭＩＳＦＥＴとを備えた電荷検出装置の調整方法において、電荷検出装置からの画像出力の波形に応じてＭＩＳＦＥＴのゲートに電圧を印加することによって所定量の電荷をゲート絶縁膜中に注入する工程を有する。
【００３４】
【作用】
本発明のバイアス回路の調整方法においては、バイアス回路の出力電圧を検出し、所望の電圧値と比較し、出力電圧と所望の電圧値とのずれに応じてＭＩＳＦＥＴのゲートに電圧を印加して所定量の電荷をゲート絶縁膜中に注入するので、適正な出力電圧になるまで電荷を注入することで出力バイアス電圧の調整が図られる。
【００３５】
本発明の電荷転送装置においては、リセットトランジスタの制御電極に供給するバイアス電圧を、上記バイアス回路、即ち第１の電位と第２の電位との間に直列接続された負荷及びＭＩＳＦＥＴを有し、負荷とＭＩＳＦＥＴとの接点よりバイアス電圧を得るようにされ、ＭＩＳＦＥＴのゲート絶縁膜にしきい値電圧を調整する電荷が注入されてなるバイアス回路より発生させることにより、リセットトランジスタに対して所望のチャネルポテンシャルを設定することができ、リセット動作を適正に行うことができる。
【００３９】
本発明の電荷検出装置においては、リセット用ＭＩＳＦＥＴのゲート絶縁膜にゲート部下のポテンシャルの基準値とのずれを補う所定量の電荷が注入されることにより、リセット用ＭＩＳＦＥＴのポテンシャルの調整が可能になり、ポテンシャルを所望の値に設定することができる。この電荷検出装置は固体撮像装置に適用して好適である。
【００４０】
本発明の電荷検出装置においては、上記電荷検出装置において、リセット用ＭＩＳＦＥＴのゲート絶縁膜を、酸化膜、窒化膜、酸化膜の順に積層された多層構造とすることにより、この窒化膜に注入された電荷は上下の酸化膜に挟まれ、通常の駆動電圧ではその障壁を超えることがなく、永久に保持されるから、リセット用ＭＩＳＦＥＴのポテンシャルを所望の値に設定でき、リセット動作が適正に行われる。
【００４１】
本発明の電荷検出装置の調整方法においては、電荷検出装置からの画像出力の波形に応じてリセット用ＭＩＳＦＥＴのゲートに電圧を印加して所定量の電荷をゲート絶縁膜中に注入するので、適正な波形になるまで電荷量を注入することデリセット用ＭＩＳＦＥＴのゲート部下のポテンシャル調整が図られる。
【００４９】
【実施例】
以下、図面を参照して本発明の実施例を説明する。
【００５０】
先ず、本発明に係る金属（電極）−絶縁体−半導体構造を有する素子、いわゆるＭＩＳ素子の実施例を示す。本例のＭＩＳ素子は、ゲート絶縁膜、特に、そのうちの窒化膜中へのエレクトロンやホール等の電荷の蓄積量をアナログ的に制御することで、ゲート下のポテンシャル、ないし、しきい値電圧Ｖthを、アナログ的に設定できるように構成するものである。
【００５１】
図１は、本発明に係るＭＩＳ素子をＭＩＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）に例をとって示す。本例のＭＩＳＦＥＴ２１は、第１導電型（例えばｎ型又はｐ型）の半導体領域（半導体ウエル、半導体基体等）２２の主面に第２導電型（ｐ型又はｎ型）のソース領域２３及びドレイン領域２４を形成し、半導体領域２２のソース領域２３及びドレイン領域２４間に対応する主面上に、酸化膜例えばシリコン酸化膜（ＳｉＯ2 ）２６、窒化膜例えばシリコン窒化膜（ＳｉＮ）２７及び酸化膜例えばシリコン酸化膜（ＳｉＯ2 ）２８をこの順に積層してなる３層構造のゲート絶縁膜２５を形成し、このゲート絶縁膜２５上に例えば多結晶シリコンからなるゲート電極３０を、ソース領域２３及びドレイン領域２４上に夫々ソース電極３１及びドレイン電極３２を、夫々形成して構成する。
【００５２】
このいわゆるＭＯＮＯＳ（metal oxide nitride oxide semiconductor)構造のＭＩＳＦＥＴ２１においては、ゲート絶縁膜２５のシリコン窒化膜２７中へエレクトロンを蓄積すれば、ゲート電圧ＶG に一定の負電位のオフセットを加えたのと同等となり例えばｎチャネル型であれば、ゲート下のポテンシャルがいわゆるエンハンスメントの方向（ポテンシャルが浅くなる方向）に、ｐチャネル型であればディプレッション（ポテンシャルが深くなる方向）に動く結果となる。逆にゲート絶縁膜２５のシリコン窒化膜２７中へホールを蓄積すれば、ゲート電圧ＶG に一定の正電位のオフセットを加えたのと同等となり、例えばｎチャネル型であれば、ゲート下のポテンシャルがいわゆるディプレッションにの方向に、ｐチャネル型であればエンハンスメントの方向に動くことになる。
【００５３】
例えば、図２に示すようにＭＯＮＯＳ構造のｎチャネルＭＩＳＦＥＴ２１Ｎとした場合には、ゲート電極３０とその直下のチャネル領域との間に高電圧を与え、一例として、ソース電圧ＶS 及びドレイン電圧ＶD を共に０Ｖとし（但し、ｐ型半導体領域２２は接地されている）、ゲート電極３０に＋（正）の高いゲート電圧（通常の駆動電圧より高い電圧）ＶG を一定時間与えると、或る一定量のエレクトロンｅがソース領域２３及びドレイン領域２４を構成するｎ+ 層からシリコン窒化膜２７中に注入される。このエレクトロンｅの注入量は、ゲート電極３０への印加電圧ＶG や、印加時間に依存し、これら印加電圧、印加時間を制御すれば、所望の量のエレクトロンｅを注入することができる。即ち、ポテンシャルがエンハンスメントの方向に動き、所望のポテンシャル、或いはしきい値電圧Ｖthが得られる。
逆にこのｎチャネルＭＩＳＦＥＴ２１Ｎのゲート電極３０に、−（負）の高いゲート電圧ＶG を印加した場合、ゲート近傍にｐ型のホール供給源があれば、之からホールｈがシリコン窒化膜２７中に注入され、ポテンシャルはディプレッションの方向に動く。
【００５４】
また、例えば図３に示すように、ＭＯＮＯＳ構造のｐチャネルＭＩＳＦＥＴ２１Ｐとした場合には、同様にゲート電極３０とそのチャネル領域との間に高電圧を与え、一例としてソース電圧ＶS 及びドレイン電圧ＶD を共に０Ｖにし（但し、ｎ型半導体領域２２は所定の正電圧が印加されている）、ゲート電極３０に−（負）の高いゲート電圧ＶG （通常の駆動電圧より高い電圧）を印加すれば、ソース領域２３及びドレイン領域２４を構成するｐ+ 層からホールｈが同様にゲート絶縁膜２５のシリコン窒化膜２７中へ注入され、ポテンシャルがエンハンスメントの方向に動き、所望のポテンシャル、或いはしきい値電圧Ｖthが得られる。このｐチャネルＭＩＳＦＥＴ２１Ｐでも、逆に、ゲート電極３０に、＋（正）の高いゲート電圧ＶG を印加した場合、ゲート近傍にｎ型のエレクトロン供給源があれば、之からエレクトロンｅがシリコン窒化膜２７中に注入され、ポテンシャルはディプレッションの方向に動く。
【００５５】
シリコン窒化膜２７中に一度注入されたエレクトロンやホールの電荷は、シリコン窒化膜２７の上下のシリコン酸化膜２６及び２８によって挟まれており、逃げにくく、通常の駆動電圧では、その障壁を超えることなく、永久にシリコン窒化膜２７中に保持される。
【００５６】
かかる構成のＭＩＳＦＥＴ２１によれば、そのゲート絶縁膜２５のシリコン窒化膜２７に注入する電荷量を制御することにより、チャネルポテンシャルないししきい値電圧Ｖthをアナログ的に設定することができる。このＭＩＳＦＥＴ２１はアナログＭＩＳＦＥＴとしアナログ回路等に用いることが可能となる。
【００５７】
上述したポテンシャル、或いはしきい値電圧をアナログ的に設定できるＭＯＮＯＳ構造のＭＩＳ素子は、ＭＩＳＦＥＴの他、アナログ用メモリ素子、所望の値の出力バイアスを得るバイアス回路等に応用できる。
【００５８】
また、上述のＭＯＮＯＳ構造のＭＩＳ素子は、固体撮像装置、電荷転送装置又は電荷検出装置におけるリセットゲート部、あるいはＣＣＤ転送レジスタの転送部に応用できる。
【００５９】
更には、固体撮像装置、電荷転送装置、電荷検出装置における基板電圧の設定、リセットゲートバイアスの設定等に応用できる。
【００６０】
図４〜図６は、本発明に係るＣＣＤ固体撮像素子の一例を示す。本例は、特に、上記ＭＩＳ素子、即ちＭＯＮＯＳ構造を用いてリセットゲート部のポテンシャルを制御するようにしたものである。
【００６１】
同図は、インターライン転送方式のＣＣＤ固体撮像素子に適用した場合である。なお、このＣＣＤ固体撮像素子は飽和電荷を基板方向に、即ち縦方向に掃き捨てる所謂縦型オーバーフロー構造となっている。
【００６２】
このＣＣＤ固体撮像素子４１は、画素となる複数の受光部４２がマトリックス状に配列され、各受光部列の一側にＣＣＤ構造の垂直転送レジスタ４３が設けられた撮像領域４４と、各垂直転送レジスタ４３の終段が接続されたＣＣＤ構造の水平転送レジスタ４５と、水平転送レジスタ４５の出力側に接続された出力回路、即ち電荷検出回路４６とを備えて成る。
【００６３】
撮像領域４４では、図５に示すように、第１導電型例えばｎ型のシリコン半導体基板４８上の第２導電型即ちｐ型の第１のウエル領域４９内に、受光部４２を構成するｎ型の不純物拡散領域５０と、垂直転送レジスタ４３を構成するｎ型の転送チャネル領域５１と、ｐ型のチャネル領域５２が形成され、上記ｎ型の不純物拡散領域５０上にｐ型の正電荷蓄積領域５３が、ｎ型の転送チャネル領域５１の直下に第２のｐ型ウエル領域５４が夫々形成されている。
【００６４】
ここでｎ型の不純物拡散領域５０とｐ型ウエル領域４９とのｐｎ接合によるフォトダイオードＰＤによって受光部（光電変換部）４２が構成される。垂直転送レジスタ４３を構成する転送チャネル領域５１、チャネルストップ領域５２及び読み出しゲート部４７上にわたって、シリコン酸化膜（ＳｉＯ2 ）５６、シリコン窒化膜（Ｓｉ3 Ｎ4 ）５７及びシリコン酸化膜（ＳｉＯ2 ）５８が順次積層されてなる３層構造のゲート絶縁膜５９が形成され、このゲート絶縁膜５９上に例えば１層目及び２層目の多結晶シリコンからなる複数の転送電極６１が転送方向に向って配列形成され、転送チャネル領域５１、ゲート絶縁膜５９及び転送電極６１により垂直転送レジスタ４３が構成される。
【００６５】
垂直転送レジスタ４３は例えば４相の垂直駆動パルスφＶ1 ，φＶ2 ，φＶ3 及びφＶ4 にて駆動される。
【００６６】
一方、水平転送レジスタ４５は、図６に示すように、ｎ型の転送チャネル領域５１上に、上記と同様のシリコン酸化膜（ＳｉＯ2 ）５６、シリコン窒化膜（Ｓｉ3 Ｎ4 ）５７及びシリコン酸化膜（ＳｉＯ2 ）５８からなる３層構造のゲート絶縁膜５９を介して、１層目の多結晶シリコン膜からなる第１の転送電極６５Ａと２層目の多結晶シリコン膜からなる第２の転送電極６５Ｂが転送方向に沿って交互に複数配列して構成される。
【００６７】
この水平転送レジスタ４５では、互に接続された隣り合う２つの転送電極６５Ａ及び６５Ｂを１組として１つ置きの組の転送電極６５〔６５Ａ，６５Ｂ〕と、他の１つ置きの組の転送電極６５〔６５Ａ，６５Ｂ〕とに夫々２相の水平駆動パルスφＨ1 ，φＨ2 が印加される。各第２の転送電極６５Ｂ下の転送チャネル領域５１には、第２導電型即ちｐ型の半導体領域６６が例えば不純物のイオン注入で形成され、これによって、第１の転送電極６５Ａをストレージ電極とするストレージ部と、第２の転送電極６５Ｂをトランスファ電極とするトランスファ部を有する転送部が形成される。
ゲート絶縁膜５９においては、通常動作中に多結晶シリコン電極からシリコン窒化膜５７への電荷の注入がシリコン酸化膜５８によって阻止され、ポテンシャル変動が生じない。
【００６８】
水平転送レジスタ４５の最終段の転送部の後にはゲート絶縁膜５９を介して例えば２層目の多結晶シリコン膜からなるゲート電極６７を形成してなる水平出力ゲート部ＨＯＧが形成される。水平出力ゲート部ＨＯＧには固定の出力ゲート電圧、例えばグランド電位（ＧＮＤ）が印加される。この水平出力ゲート部ＨＯＧの後段には、電荷検出装置８０が形成される。この電荷検出装置８０は、水平出力ゲート部ＨＯＧに隣接して信号電荷を蓄積するｎ型半導体領域からなるフローティングディフージョン領域ＦＤと、さらにこのフローティングディフージョン領域ＦＤに隣接してフローティングディフージョン領域ＦＤの蓄積信号電荷をリセットするためのリセットゲート部８２とリセットドレイン領域８１と、フローティングディフージョン領域ＦＤに接続されてこのフローティングディフージョン領域ＦＤに蓄積された信号電荷を検出する出力回路（検出回路）４６とを有して構成される。ｔ2 は出力端子である。
リセットドレイン領域８１はｎ型半導体層で形成され、之にリセット電圧ＶRD（例えば電源電圧ＶDD）が印加される。リセットゲート部８２にはリセットパルスφRGが印加される。
【００６９】
しかして、本例においては、特に、リセットゲート部８２を、ｐ型ウエル４９上に垂直、水平転送レジスタ４３，４５のゲート絶縁膜５９と同時に形成したシリコン酸化膜（ＳｉＯ2 ）５６、シリコン窒化膜（Ｓｉ3 Ｎ4 ）５７及びシリコン酸化膜（ＳｉＯ2 ）５８を順次積層してなる３層構造のゲート絶縁膜８４を介して、例えば多結晶シリコン膜によるゲート電極８５を形成して構成する。即ち、このリセットゲート部８２では、上述したＭＯＮＯＳ構造のＭＩＳ素子として構成される。ここでは、このリセットゲート部とフローティングディフージョン領域及びリセットドレイン領域とによってＭＯＮＯＳ構造のＭＩＳ素子即ちＭＩＳＦＥＴが構成される。
【００７０】
このＣＣＤ固体撮像素子４１では、各受光部４２において受光量に応じて光電変換された信号電荷が垂直転送レジスタ４３に読み出され、垂直転送レジスタ４３内を転送して水平転送レジスタ４５に転送される。水平転送レジスタ４５に転送された信号電荷は、１画素分毎、フローティングディフージョン領域ＦＤに転送され、出力回路４６を通じて電荷電圧変換されて端子ｔ2 よりＣＣＤ出力として読み出される。
【００７１】
１画素の信号電荷が読み出された後、リセットゲート部８２にリセットパルスφRGが印加されることにより、フローティングディフージョン領域ＦＤの信号電荷がリセットゲート部８２を通じてリセットドレイン領域８１に掃き捨てられ、フローティングディフージョン領域ＦＤのポテンシャルがリセットドレイン領域８１の電位にリセットされる。
【００７２】
しかして、本実施例のＣＣＤ固体撮像素子４１において、図７の調整前のポテンシャル分布８９で示すように、製造ばらつきによってリセットゲート部８２下のポテンシャルφm が深くなった場合には、次のようにしてポテンシャル調整を行う。
【００７３】
即ち、リセットゲート部８２下のポテンシャルφm （＝φm1）を検出し、このポテンシャルφm1を基準値φm2（即ち設定すべきポテンシャルの値）と比較する。
【００７４】
そして、基準値φm2とのずれを補う量の電荷をゲート絶縁膜８４のシリコン窒化膜５７に注入する。即ち、リセットドレイン領域８１のリセット電圧ＶRDを０Ｖとし、リセットゲート部８２のゲート電極８５に、ずれ量に応じて設定された所要の＋（正）の高電圧ＶRDを所要時間印加し、ゲート絶縁膜８４のシリコン窒化膜５７に基準値φm2とのずれを補う量のエレクトロンを注入し、蓄積する。
【００７５】
実際は、画像出力の波形を観察しながら、適正な波形になるまで電荷量を注入する。
【００７６】
このシリコン窒化膜５７に蓄積されたエレクトロンにより、リセットゲート部８２下のポテンシャルを、製造直後（調整前）のポテンシャルφm1より調整後のポテンシャル分布９０で示すように、エンハンスメントの方向、従って浅くなる方向に動かすことができ、正常なポテンシャルφm2に調整することができる。
【００７７】
ここで、リセットドレインの端子及びリセットゲート部の端子は外部に導出されている端子であるため、静電気で、上述のようなポテンシャル変動が発生することは避けねばならない。通常、これらの外部端子には、高電圧が印加されないように保護素子（例えばダイオード、トランジスタ等）が付加されている。この保護素子が付加された状態ではポテンシャル調整はできない。
【００７８】
そこで、ポテンシャル調整する時のみ、保護素子を切り離したり、その耐圧を高くして保護素子の動作を止め、ポテンシャル調整を可能とさせる。ポテンシャル調整後は、再び保護素子を接続する等して保護素子を動作させ、以後、調整値がずれないようにする。
【００７９】
具体例として、図７に示すように、同一半導体ウエハ上に、撮像素子本体と共に、例えば１対の直列接続されたダイオードＰＤからなり、１端を電源電圧ＶDDに接続し、他端を接地し、両ダイオードＰＤの接続中点を外部導出端子８７に接続されるようにした保護素子８６を形成し、ウエハ状態では、リセットゲート部８２のゲート電極８５に接続されている外部導出端子８７と保護素子８６とを切り離した状態にして置く。ウエハ状態での検査時にリセットゲート部８２下のポテンシャルφm を調整し、組立て時に、外部導出端子８７と保護素子８６とをワイヤボンディング８８で接続する。これにより出荷後に、外部導出端子８５に静電気が印加されても、保護素子８６によってリセットゲート部８２に静電気が印加されることはなく、出荷後の故障が防止できる。
【００８０】
図４〜図７に示すＣＣＤ固体撮像素子４１によれば、シリコン酸化膜５６、シリコン窒化膜５７及びシリコン酸化膜５８の３層からなるゲート絶縁膜８４を有したいわゆるＭＯＮＯＳ構造のリセットゲート部８２を構成し、そのゲート絶縁膜８４のシリコン窒化膜５７中へアナログ的に所望量の電荷を注入し蓄積することにより、リセットゲート部８２下のポテンシャルφm をアナログ的に調整することができる。
従って、従来のＣＣＤ固体撮像素子完成後に、外部回路等でポテンシャル調整するのに比べて完成後のポテンシャルの無調整化が可能となり、且つ低消費電力化のためのリセットパルスφRGの低振幅化を図ることができる。
【００８１】
一方、ＣＣＤ固体撮像素子において、基板電圧Ｖsub の設定は、基板構造がｐｎ接合を有しており、ＭＩＳトランジスタ構造でないため、上述したリセットゲート部８２の様な直接的な調整方法は採れない。
【００８２】
かかる場合には、調整回路即ち調整用のバイアス回路を別途付加し、このバイアス回路に上述したＭＯＮＯＳ構造のＭＩＳ素子を用い、該ＭＩＳ素子のチャネルポテンシャル調整によってバイアス回路からの出力バイアス値を調整し、この出力バイアスをＣＣＤ固体撮像素子の基板４８に印加すればよい。
【００８３】
また、上例ではリセットゲート部８２下のポテンシャルφm を直接的に調整するようにしたが、間接的に調整することもできる。ポテンシャルφm のばらつきは、ゲート電極８５にかけるＤＣバイアスＶRGのばらつきと同じに考えることができるから、リセットゲート部８２のゲート電極８５にかけるＤＣバイアスＶRGを上記のバイアス回路によって制御すればよいことになる。
【００８４】
図８Ａは、かかるバイアス回路の一例を示す。このバイアス回路９１は、駆動用ＭＩＳトランジスタ９２と負荷抵抗９３とからなるソースフォロワ回路で構成される。
この駆動用ＭＩＳトランジスタ９２として、図１に示すＭＯＮＯＳ構造のＭＩＳＦＥＴ例えばｎチャネルＭＩＳＦＥＴ２１Ｎを用いる。
【００８５】
駆動用ＭＩＳトランジスタ９２のドレインは電源電圧ＶDDが印加される電源端子９６に接続され、負荷抵抗９３の他端はグランド（ＧＮＤ）に接続され、ソース側より出力端子ｔ3 が導出される。
そして、特定ゲートバイアスが印加されるように、駆動用ＭＩＳトランジスタ９２のゲートが抵抗Ｒ1 を介してドレイン（電源）に接続される。
【００８６】
また、図８Ｂのバイアス回路９１′の例では、特定ゲートバイアスが印加されるように、駆動用ＭＩＳＦＥＴトランジスタ９２′のゲートが抵抗Ｒ1 ′を介してグランド（ＧＮＤ）に接続される。
図８Ａと図８Ｂは抵抗Ｒ1 ，Ｒ1 ′の接続が異なる以外は、同じ構成である。従って、図８Ｂでは図８Ａに対応する部分に、同一符号にダッシュを付して重複説明を省略する。
【００８７】
通常、オンチップ回路では、ゲートを抵抗を介さずに直接電源やＧＮＤに接続すればよいが、高電圧を印加するときには、後述するようにドレインを０Ｖとし、ゲート端子９５に高電圧を印加するため、この高電圧を印加しても、ＭＩＳトランジスタ９２が破壊しないような抵抗Ｒ1 が必要となる。この抵抗Ｒ1 は、高電圧に耐えられればよく、多結晶シリコンによる抵抗、拡散抵抗、ＭＩＳ抵抗等を用いることができる。
【００８８】
かかるバイアス回路９１においては、駆動用ＭＩＳトランジスタ９２の初期出力（ポテンシャル）をゲート電圧ＶG ≒ソース電圧ＶS となる程度に設定して置き（即ちしきい値電圧Ｖthが０Ｖ）、またバイアス回路９１′においては、駆動用ＭＩＳトランジスタ９２′の初期出力をゲート電圧ＶG ＝０Ｖ時に電源電圧（ＶDD）となる程度に設定しておき（Ｖth≒−ＶDD）、ＶDD＝Ｖsub （又はＶRG）＝０Ｖ（即ち電源端子９６，９６′及び出力端子ｔ3 ，ｔ3 ′を０Ｖ）とし、ゲート端子９５，９５′に高電圧を印加し、駆動用ＭＩＳトランジスタ９２，９２′のゲート絶縁膜のシリコン窒化膜２７に電荷を注入し、ゲート下を所望のポテンシャルに調整する。
【００８９】
このバイアス回路９１′の出力端子ｔ3 ′に与えられる出力バイアス電圧を、ＣＣＤ固体撮像素子の基板電圧Ｖsub として基板に印加するようになす。
【００９０】
この結果、例えば基板電圧Ｖsub の値としては、電源電圧ＶDDから＋αＶの電圧まで可変可能になる。即ち、駆動用ＭＩＳトランジスタ９２′がＶth＝−ＶDDのディプレッションでいる状態であれば、出力は電源電圧ＶDDとなり、次いで、エンハンスメント方向にポテンシャル調整して行くに従い出力は下がり、完全に駆動用ＭＩＳトランジスタ９２′のＳｉ表面ポテンシャルがピンニングすれば出力は＋αＶ付近となり、ＶDD〜＋αＶ付近の範囲で可変できる。
【００９１】
また、バイアス回路９１の出力端子ｔ3 に与えられる出力バイアス電圧を、ＣＣＤ固体撮像素子のリセットゲート部のＤＣバイアスＶRGとしてリセットゲート電極に印加するようになす。
この結果、例えばリセットゲート部のＤＣバイアスＶRGの値としては、電源電圧ＶDDから０Ｖの電圧まで可変可能になる。即ち、駆動用ＭＩＳトランジスタ９２がディプレッションでオンしている状態であれば、出力は電源電圧ＶDDとなり、次いで、エンハンスメント方向にポテンシャル調整して行くに従い出力は下がり、完全に駆動用ＭＩＳトランジスタ９２がオフすれば、出力は０Ｖとなり、ＶDD〜０Ｖの範囲で可変できる。
【００９２】
なお、ソースフォロワ回路を構成する負荷９３，９３′としては、抵抗以外にも、例えば定電流源９７，９７′を用いても良い。定電流源の方が、より入出力特性のリニアリティが良くなる。
【００９３】
このような調整回路即ちバイアス回路９１，９１′をＣＣＤ固体撮像素子のチップに内蔵すると、ポテンシャル調整すべき駆動用ＭＩＳトランジスタ９２のゲート端子９５，９５′を外部に導出する必要がないため、ウエハ検査時に駆動用ＭＩＳトランジスタ９２，９２′のゲート下のポテンシャルを調整すれば、組立時あるいは組立後に保護素子をゲート端子９５，９６′に付加する必要がなくなる。
但し電源端子９６，９６′には保護素子が必要となる。
【００９４】
バイアス回路９１′では、入力ゲートが接地されるため、電源電圧が変動しても、出力が変動しにくく、Ｖsub のバイアス回路に適する。
【００９５】
上述のバイアス回路９１においては、電源電圧ＶDDが変動すれば出力バイアスもほぼ同様に変動する。基板電位Ｖsub の供給に、このバイアス回路９１を利用した場合、電源電圧ＶDDが変動したときには、基板電圧Ｖsub が変動し、これによってオーバーフローバリアの高さが変動し受光部での取り扱い電荷量が大きく変化する懼れがある。
【００９６】
之に対し、リセットゲート部８２のＤＣバイアスＶRGの調整に、このバイアス回路９１を利用した場合には、リセットドレイン電圧ＶRDとなる電源電圧ＶDDが変動したときに、バイアス回路９１の駆動用ＭＩＳトランジスタ９２のゲート電圧ＶG も変動し、ＶDDの変動と同じ変化量で出力バイアス値、従ってリセットゲートのＤＣバイアス値が変動することになり、逆に利点となる。
即ち、電源追従性が良くなり、リセットゲート部にポテンシャル調整用のＤＣバイアスを与えるためのバイアス回路としては、このソースフォロワ方式のバイアス回路９１は最適となる。
【００９７】
図９は、上記バイアス回路９１をＣＣＤ固体撮像素子のリセットゲート部８２のポテンシャル調整（即ちＤＣバイアス調整）に適用した実施例である。なお、同図において、図４〜図６に対応する部分に同一符号を付して重複説明を省略する。
【００９８】
本例のＣＣＤ固体撮像素子１０１では、図９に示すように、ＣＣＤ固体撮像素子を構成するチップ９７に上記ソースフォロワ方式のバイアス回路９１を内蔵し、その駆動用ＭＩＳトランジスタ９２のドレイン側をリセットドレイン領域８１に接続された電源端子９６に接続する。この電源端子９６を通じてリセットドレイン領域８１にはリセットドレイン電圧ＶRDとなる電源電圧ＶDDが印加される。
【００９９】
また、駆動用ＭＩＳトランジスタ９２のソース側が、リセットゲート部８２のゲート電極８５に接続されると共に、チップ９７外の外部容量９９を介してリセットパルス発生手段１００に接続される。９８は外部端子である。
なお、リセットゲート部８２では、そのゲート絶縁膜としては、ここに電荷を注入する必要はないので特別の構成とする必要はなく、上記３層構造、或は他の構成のゲート絶縁膜とすることができる。
【０１００】
この図９の実施例においては、ウエハ検査時にリセットゲート部８２下のポテンシャルφm を測定し、基準値φm2よりずれていれば、バイアス回路９１における駆動用ＭＩＳトランジスタ９２のゲート絶縁膜にそのずれを補う量の電荷を上述の方法で注入し、駆動用ＭＩＳトランジスタのチャネルポテンシャルを調整することによって、バイアス回路９１から所望の値の出力バイアス電圧が得られ、リセットゲート部にＤＣバイアスＶRGとして印加される。これによってリセットゲート部８２下のポテンシャルφm が調整される。
【０１０１】
リセットゲート電極８５には、このＤＣバイアスＶRGにリセットパルス発生手段１００からのリセットパルスの高周波成分が重畳されたリセットパルスφRGが印加される。
ポテンシャルφm の調整後は、駆動用ＭＩＳトランジスタ９２がエンハンスメントになるため、負荷電流ｉを極小にした場合、端子ｔ3 からバイアス回路９１を見て、等価的にダイオードＤを使ったロークランプ回路９８となる（図１０参照）。図１１は、この等価回路のＶ−Ｉ特性図である。もし、駆動用ＭＩＳトランジスタ９２がディプレッションだと、ダイオードにならず抵抗特性をもつため、平均値クランプ回路となってしまい、リセットパルスの振幅やデューティー比の変動によって、リセットゲート電圧が変動してしまい、フローティングディフージョンＦＤの飽和信号量不足や、リセット不良を発生する。しかし、ロークランプ回路９８であれば、パルス振幅、デューティー比の変動があっても、リセットゲートパルスのローレベルの電圧は一定となり、飽和信号量不足を生ずることがない。
【０１０２】
従って、このＣＣＤ固体撮像素子１０１によれば、電源電圧ＶDDが変動すれば、これと同じ変化量でリセットゲート部８２のポテンシャルも変動するので、電源電圧ＶDDの変動によってリセットゲート部８２下のポテンシャルとリセットドレイン領域８１との間のポテンシャル差は変動することがない。
【０１０３】
上例のバイアス回路９１では、ポテンシャルのシフト量が大きい場合、ＶG ≫ＶS となり、ゲート・ソース間電位差が大きくなり、実動作状態での耐圧が問題となってくる。また、バイアス回路９１′では、初期でＶG ≪ＶD となり、ゲート−ドレイン間電位差が大きく、同様に耐圧が問題となってくる。例えば基板電圧Ｖsub のばらつきは大きく、数Ｖのばらつきがあり調整範囲としては１０Ｖ近い値となる。
【０１０４】
この解決策の一例を図１２に示す。本例に係るバイアス回路１０２は、上述したＭＯＮＯＳ構造の駆動用ＭＩＳトランジスタ９２を直列に多数接続し（本例では３段）、最終段の駆動用ＭＩＳトランジスタのソース側に負荷抵抗９３を接続してソースフォロワ方式に構成するｔ3 は出力端子である。各段の駆動用ＭＩＳトランジスタ９２のゲート・ドレイン間には抵抗Ｒ1 が接続され、各ゲート端子９５〔９５Ａ，９５Ｂ，９５Ｃ〕が設けられる。
【０１０５】
調整時には、各段の駆動用ＭＩＳトランジスタ９２のドレイン側とＶDDと端子ｔ3 を破線で示すように接地して、各ゲート端子９５〔９５Ａ，９５Ｂ，９５Ｃ〕に所望の高電圧を印加して、夫々の駆動用ＭＩＳトランジスタ９２のチャネルポテンシャルを調整する。
【０１０６】
かかる構成のバイアス回路１０２によれば、１段当りの駆動用ＭＩＳトランジスタ９２のポテンシャルシフト量を減らし、即ち調整範囲を小さくし、合計のポテンシャルシフト量従って調整範囲を大きくすることができると同時に、実動作状態での駆動用ＭＩＳトランジスタ９２のゲート・ソース及びドレイン間の耐圧劣下を回避することができる。
【０１０７】
即ち、総ての駆動用ＭＩＳトランジスタがディプレッションでオンしている状態であれば、出力端子ｔ3 からの初めの出力は電源電圧ＶDDとなり、之よりエンハンスメント方向（ポテンシャルが浅くなる方向）にポテンシャル調整するに従い出力が下がり、完全に各駆動用ＭＩＳトランジスタ９２がオフすれば出力が０Ｖとなる。従ってＶDD〜０Ｖまで広範囲の調整が可能で且つ駆動用ＭＩＳトランジスタの耐圧問題が解決される。
【０１０８】
図８に示す駆動用ＭＩＳトランジスタ９２の１段のバイアス回路９１は、リセットゲート部のような、もともとポテンシャルのばらつきが少なく、シフト量の少ない場所に対する調整に適している。
基板電圧Ｖsub のようにばらつきが大きい場所に対する調整には、図１２の駆動用ＭＩＳトランジスタ９２を多段接続したバイアス回路１０２が適する。但し、電源変動の問題はやはり回避できない。
【０１０９】
図１３はバイアス回路の他の例を示す。本例は、広範囲に調整可能なバイアス回路である。特に、少ないシフト量で大きな出力変化が得られる増幅型に構成している。
【０１１０】
本例のバイアス回路１０５は、駆動用ＭＩＳトランジスタ１０６と負荷抵抗１０７を有し、駆動用ＭＩＳトランジスタ１０６のドレインＤが負荷抵抗１０７を介して電源電圧ＶDDが印加される電源端子１０９に接続され、そのソースＳが接地され、ゲートＧを入力としてドレインＤ側に出力端子ｔ4 を導出したインバータ回路をもって構成される。
この駆動用ＭＩＳトランジスタ１０６には、図１で示すＭＯＮＯＳ構造のＭＩＳＦＥＴ、例えばｎチャネルＭＩＳＦＥＴ２１Ｎが用いられる。
駆動用ＭＩＳトランジスタ１０６のゲート及びソース間には図８で示したＲ1 と同様の抵抗１２２が接続される。
【０１１１】
このインバータ方式のバイアス回路１０５では、初期状態で駆動用ＭＩＳトランジスタ１０６をオン状態にしておき、次いで、上例に従って、駆動用ＭＩＳトランジスタ１０６に対するポテンシャルシフトを利用して、駆動用ＭＩＳトランジスタ１０６をエンハンスメント方向にし、完全にオフ状態になるまでコントロールすれば、出力端子ｔ4 からの出力バイアスは０Ｖから電源電圧ＶDDの範囲まで変化する。従って、このバイアス回路１０５は、インバータ方式であるため、少ないポテンシャルシフト量で大きな調整範囲が得られる。但し、このバイアス回路１０５は、電源変動の影響はやはり受ける。
【０１１２】
図１４は、更に電源変動に影響されないようにしたインバータ方式のバイアス回路の他の例を示す。
【０１１３】
本例のバイアス回路１１０は、前述のインバータ方式によるバイアス回路、即ち駆動用ＭＩＳトランジスタ１０６と負荷抵抗１０７を有し、駆動用ＭＩＳトランジスタ１０６のドレインＤが負荷抵抗１０７を介して電源電圧ＶDDに接続され、そのソースＳが接地され、ゲートＧを入力とし、ドレインＤ側に出力端子ｔ4 を導出した構成に加えて、更にゲートＧに通常の印加電圧を電源電圧ＶDDからの抵抗Ｒa とＲb による抵抗分割で印加し、その分割比をインバータの利得と同等となるように構成する。駆動用ＭＩＳトランジスタ１０６は、図１で示すＭＯＮＯＳ構造のＭＩＳＦＥＴ、例えばｎチャネルＭＩＳＦＥＴ２１Ｎが用いられる。
【０１１４】
インバータのソースは直接ＧＮＤでなくとも、図１３、図１４の枠１１１内に示すようにフィードバック抵抗Ｒを通して接地してもよく、必要なゲインに応じて入れることが望ましい。適度にゲインを下げた方がポテンシャルφm 調整がしやすくなる。また、フィードバック抵抗は、多結晶シリコンによる抵抗、ＭＩＳ抵抗、拡散抵抗のどれでも良い。
負荷抵抗１０７は、ソースフォロワのときと同等、定電流源であってもよく、また、抵抗１２２，Ｒa ，Ｒb は、多結晶シリコンによる抵抗、ＭＩＳ抵抗、拡散抵抗のどれでも高電圧に耐えられればよい。
【０１１５】
このバイアス回路１１０によれば、電源電圧ＶDDが変動すると、ゲートに印加されたゲートバイアス（点ａのゲートバイアス）が電源の（１／利得）分だけ変動する。このゲートバイアスの変動分は、出力側に利得分増幅されて反転されて出てくるため、ドレイン側に加わる電源変動分が吸収されて変動分０となる。
【０１１６】
このバイアス回路１１０では、駆動用ＭＩＳトランジスタ１０６のゲートに与えられるゲートバイアスでトランジスタ１０６がオンされていれば、出力は初期段階で０Ｖとなり、そこからエレクトロン注入でエンハンスメント方向にもっていくことになり、電源電圧ＶDDまで出力を変化させることができる。
【０１１７】
このようにすれば、少ないシフト量で大きな出力変化が得られ、且つ電源変動の影響を受けることがない。従って、このバイアス回路１１０は、ＣＣＤ固体撮像素子の基板電圧Ｖsub の設定に最適な調整回路となる。
【０１１８】
図１５〜図１７はバイアス回路のさらに、他の例を示す。
図１５のバイアス回路１２５は、図１４のインバータ式バイアス回路の出力に、駆動用ＭＩＳトランジスタ１２６と負荷抵抗１２７からなるソースフォロワ回路を接続し、そのＭＩＳトランジスタ１２６のソース側より出力端子ｔ5 を導出して出力インピーダンスを下げるように構成したものである。
【０１１９】
図１６のバイアス回路１３０は、図１４のインバータ式バイアス回路の出力に、駆動用バイポーラトランジスタ１３１と負荷抵抗１３２からなるエミッタフォロワ回路を接続し、バイポーラトランジスタ１３１のエミッタ側より出力端子ｔ6 を導出して構成したものである。このバイアス回路１３０によれば、出力インピーダンスを下げると同時に、例えば固体撮像素子におけるシャッタパルス印加時の耐圧を向上させることができる。
【０１２０】
図１７のバイアス回路１４０は、図１５のバイアス回路の出力に、更に図１６で示す駆動用バイポーラトランジスタ１３１と負荷抵抗１３２からなるエミッタフォロワ回路を接続し、そのバイポーラトランジスタ１３１のエミッタ側より出力端子ｔ7 を導出して構成したものである。このバイアス回路においても最終出力段にエミッタフォロワ回路が追加されているので、出力インピーダンスを下げると同時に、シャッタパルス印加時の耐圧を向上させることができる。
【０１２１】
ここで前述したＭＩＳ素子のポテンシャルシフトを行う際の具体的な工程を説明する。
例えばｎチャネルＭＩＳ素子でポテンシャルシフトさせる場合について述べる。
前述の図２で説明したように、ソース領域２３及びドレイン領域２４の両者もしくは、いずれか一方を０Ｖにすることでチャネル表面にエレクトロンｅを充満させ、チャネル電位を０Ｖとする。この状態でゲート電極に（＋）正の高電圧ＶG を印加すると、ゲート絶縁膜２５に強い電界がかかり、シリコン表面のエレクトロンｅがシリコン酸化膜２６の障壁を超えてシリコン窒化膜２７中に入る。すなわち、シリコン酸化膜２６に加えられる電界と時間によってシリコン窒化膜２７中に入るエレクトロンｅの総量が決まる。電圧はゲート絶縁膜２５の膜厚ｄ1 の厚さに比例した量を印加する必要がある。
従って、所望のポテンシャルを得るには、印加電圧もしくは印加時間を制御する。
ポテンシャル値≒ソースフォロワ（又はインバータ）回路の出力電圧
であるため、ゲートにパルス電圧を印加して出力値を読み、判断し、くり返すことになる。
【０１２２】
ＭＯＮＯＳ構造におけるＭＩＳ素子のポテンシャルを調整する方式としては、パルス振幅変調と、パルス幅変調の２方式がある。図１８はパルス振幅変調方式を用いた場合である。前述した図８と同様に、ＭＯＮＯＳ構造のＭＩＳ素子を駆動用ＭＩＳトランジスタ９２として、この駆動用ＭＩＳトランジスタ９２と負荷抵抗９３とからなるソースフォロワ回路を構成する。
【０１２３】
先ず、図１８のステップ〔Ｉ〕でソースフォロワ回路の出力電圧Ｖout を検出する。
次に、ステップ〔II〕でこの出力電圧Ｖout を基準値（所望電圧値）と比較し、一致（即ちＶout ≦基準値）すれば、所望のポテンシャルに設定されていることになり、調整工程を停止させる。
ステップ〔II〕の比較工程で出力電圧Ｖout と基準値が不一致（即ちＶout ＞基準値）であれば、次のステップ〔III 〕でドレイン側の電源端子９６を０Ｖとし、基準値と出力電圧Ｖout の差分に比例した高電圧（即ち一定のパルス幅で振幅を変調したパルス電圧）φVGを駆動用ＭＩＳトランジスタ９２のゲートに印加し、所定量のエレクトロンをゲート絶縁膜中に注入する。
次いでステップ〔Ｉ〕に戻って再びソースフォロワ回路の出力電圧Ｖout を検出し、ステップ〔II〕でその出力電圧Ｖout と基準値とを比較する。一致するまで、この工程を繰返す。
【０１２４】
図１９は、パルス幅変調方式を用いた場合である。
図１８と同様にＭＯＮＯＳ構造のＭＩＳ素子を駆動用ＭＩＳトランジスタ９２として之と負荷抵抗９３とでソースフォロワ回路を構成する。
先ず、ステップ〔Ｉ〕でソースフォロワ回路の出力電圧Ｖout を検出する。
次に、ステップ〔II〕でこの出力電圧Ｖout を基準値（所望電圧値）と比較し、一致（即ちＶout ≦基準値の状態）すれば所望のポテンシャルに設定されていることになり、調整工程を停止させる。
ステップ〔II〕の比較工程で出力電圧Ｖout と基準値が不一致（即ちＶout ＞基準値）であれば、次のステップ〔III 〕でドレイン側の電源端子９６を０Ｖとし、ゲートに高電圧を基準値と出力電圧Ｖout の差分に比例した時間だけ、即ち一定の電圧（振幅）でパルス幅を調整したパルス電圧φVGを印加し、所定量のエレクトロンをゲート絶縁膜中に注入する。
そして、ステップ〔Ｉ〕に戻って、再びソースフォロワ回路の出力電圧Ｖout を検出し、ステップ〔II〕でその出力電圧Ｖout と基準値とを比較する。一致するまでこの工程を繰返す。
【０１２５】
このようにして、ＭＯＮＯＳ構造のＭＩＳ素子のポテンシャルを所望の値に設定することができる。
インバータ回路を用いた場合もその出力電圧を検出して同様の工程を繰返すことにより、所望のポテンシャルを設定できる。
【０１２６】
なお、上例はインターライン転送方式のＣＣＤ固体撮像素子に適用したが、フレームインターライン転送方式のＣＣＤ固体撮像素子にも適用できることは勿論である。
【０１２７】
上例ではバイアス回路をＣＣＤ固体撮像素子の基板電圧の設定、リセットゲートバイアスの設定に適用したが、その他増幅型固体撮像素子においてその基板に印加する制御電圧の設定を上記バイアス回路により行うこともできる。
【０１２８】
増幅型固体撮像素子は、光電変換により得られたホール（信号電荷）をｎチャネルＭＯＳトランジスタのｐ型ポテンシャル井戸に蓄積しておき、このｐ型ポテンシャル井戸における電位変動（いわゆるバックゲートの電位変化）によるチャネル電流の変化を画素信号として出力するようにしている。
【０１２９】
図２０は、増幅型固体撮像素子の単位画素の半導体構造を示す。この図において、１２０はｐ型基板、１２１はｎ型ウエル領域、１２２は光電変換されたホール（信号電荷）１２３を蓄積するｐ型ウエル領域である。このｐ型ウエル領域１２３にｎ型のソース領域１２４及びドレイン領域１２５が形成され、両領域１２４及び１２５間上にゲート絶縁膜を介してゲート電極１２６が形成される。この単位画素が複数マトリックス状に配され、図示せざるも、例えば単位画素のゲートが垂直走査回路よりの垂直選択線に接続され、ソースが信号線に接続される。信号線の一端部は負荷ＭＯＳトランジスタが接続され、信号線の他端は画素信号をサンプルホールドするサンプルホールド回路及びスイッチング用ＭＯＳトランジスタを介して水平信号線に接続され、各スイッチング用ＭＯＳトランジスタのゲートが水平走査回路に接続される。各単位画素のドレインが電源に接続され、電源と信号線間にリセット時のスイッチング用ＭＯＳトランジスタが接続される。
【０１３０】
単位画素のｐ型ウエル領域１２２に蓄積されたホールは、読み出し時におけるチャネル領域を制御し、これにより単位画素と負荷ＭＳトランジスタとで構成されるソースフォロワ回路におけるソース端子の電位が変化し、この電位変化が画素信号としてサンプルホールド回路を通じて水平信号線に出力される。
【０１３１】
この増幅型固体撮像素子では、図２１のポテンシャル図の実線で示すように、画素の読み出し時に、基板端子Ｓｕｂに基板電圧Ｖsub （例えば０Ｖ）が印加される。リセット時（又は電子シャッタ時）には、破線で示すように例えばゲートに読み出し時と同じゲート電圧が印加されると共に、基板端子Ｓubに所望の基板電圧Ｖsub Ｒ（例えば−６Ｖ〜−１０Ｖ程度）が印加される。ホール（信号電荷）１２３が基板１２０に排出される。このリセット時（又は電子シャッタ時）の基板電圧Ｖsub Ｒの設定にも上述したバイアス回路９１，１０２，１０５又は１１０を用いることができる。
【０１３２】
また、本発明は、複数のＭＩＳ素子よりなる半導体集積回路の各ＭＩＳ素子間のしきい値電圧のばらつきを補正する方法に適用できる。この例では、各ＭＩＳ素子を、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の順に積層された３層構造のゲート絶縁膜を有するいわゆるＭＯＮＯＳ構造に構成する。そして、各ＭＩＳ素子のチャネルポテンシャルを検出し、チャネルポテンシャルを基準値と比較する。そして、ソース及びドレインを０Ｖとし、ゲートに高電圧を印加して、そのチャネルポテンシャルと基準値とのずれを補う量の電荷を、上述と同様の電荷注入方法によってゲート絶縁膜のシリコン窒化膜中に注入し蓄積する。これによって、各ＭＩＳ素子のしきい値電圧のばらつきを補正することができる。
【０１３３】
本発明は、ＭＩＳ素子のチャネルポテンシャル調整方法に適用できる。この例においても、ＭＩＳ素子を、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の順に積層された３層構造のゲート絶縁膜を有するＭＯＮＯＳ構造に構成する。そして、このＭＩＳ素子のチャネルポテンシャルを基準値と比較し、この基準値とのずれを補う量の電荷を上記と同様の方法でＭＩＳ素子のゲート絶縁膜のシリコン窒化膜に注入する。これによって、ＭＩＳ素子のチャネルポテンシャルを調整することができる。
【０１３４】
本発明は他の実施例として、固体撮像装置、その他、等に適用されるＣＣＤ構造の電荷転送装置に適用できる。本例の電荷転送装置は、半導体基板上にゲート絶縁膜を介して転送方向に複数の転送電極を配列してなる電荷転送部と、この電荷転送部より転送された電荷を蓄積する浮遊容量即ち、１の導電型の半導体領域からなる、いわゆるフローティングディフージョン領域と、この浮遊容量の電位を所定電位にリセットするリセットトランジスタを備えている。リセットトランジスタは、所定電位が与えられる１の導電型の半導体領域からなるいわゆるリセットドレイン領域と浮遊容量間にＭＩＳ構造のリセットゲート部を形成して構成される。そして、このリセットトランジスタ、即ちそのリセットゲート部のゲート電極（制御電極）に供給するバイアス電圧を前述したバイアス回路９１，１０２，１０５又は１１０によって得るようになす。
【０１３５】
また、本発明に係るＭＩＳ素子は、ＣＣＤ構造、ＣＣＤ転送レジスタ、ＭＩＳＦＥＴ等を総称して指す。
例えばＣＣＤ転送レジスタのゲート絶縁膜をシリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の３層構造とし、そのシリコン窒化膜に電荷を蓄積して転送部下のチャネルポテンシャルを設定することもできる。
【０１３６】
上述したように、本発明の実施例によれば、ＭＩＳ素子におけるポテンシャル或はゲートバイアの値をアナログ的に細かく設定することができる。従って、例えばＣＣＤ固体撮像素子に例をとるならば、そのＣＣＤ固体撮像素子の特にリセットゲート部、基板電圧の無調整化が図られ、またリセットパルスの低振幅化が図られて低消費電力化が図られる。
【０１３７】
また、バイアス回路を用いる場合は、一部保護素子の省略も可能となる等、保護素子面で有利となる。
さらに、ソースフォロワ式のバイアス回路はＣＣＤ固体撮像素子のリセットゲート部のＤＣバイアスＶRGを得るバイアス回路に適し、インバータ式のバイアス回路は固体撮像素子の基板電圧を得るバイアス回路に適すものである。
【０１４０】
【発明の効果】
本発明に係るバイアス回路の調整方法によれば、バイアス回路の出力電圧を検出し、所望の電圧値と比較し、出力電圧と所望の電圧値とのずれに応じてＭＩＳＦＥＴのゲートに電圧を印加して所定量の電荷をゲート絶縁膜中に注入するので、出力バイアスを適正に調整することができる。
【０１４１】
本発明に係る電荷転送装置によれば、その浮遊容量の電位をリセットするリセットトランジスタの制御電極に供給するバイアス電圧を、上記バイアス回路により発生させることにより、所望のバイアス電圧を供給することができ、適正なリセット動作を行わせることができる。
【０１４３】
本発明に係る電荷検出装置によれば、信号電荷を蓄積する浮遊容量の電位をリセットするリセット用ＭＩＳＦＥＴに対してそのゲート絶縁膜、特に酸化膜、窒化膜、酸化膜の多層構造のゲート絶縁膜にゲート部下のポテンシャルの基準値とのずれを補う電荷を注入することにより、ゲート下のポテンシャルをアナログ的に適正な値に設定することができる。従って、固体撮像素子等の電荷検出装置に適用して好適ならしめる。
【０１４４】
本発明に係る電荷検出装置の調整方法によれば、電荷検出装置からの画像出力の波形に応じてリセット用ＭＩＳＦＥＴのゲートに電圧を印加して所定量の電荷をゲート絶縁膜中に注入するので、リセット用ＭＩＳＦＥＴのゲート下のポテンシャルを適正に調整するころができる。
【図面の簡単な説明】
【図１】本発明に係るＭＩＳ素子の実施例を示す構成図である。
【図２】本発明に係るｎチャネルＭＩＳ素子の場合のポテンシャルシフト動作の説明図である。
【図３】本発明に係るｐチャネルＭＩＳ素子の場合のポテンシャルシフト動作の説明図である。
【図４】本発明に係るＣＣＤ固体撮像素子の一例を示す概略的構成図である。
【図５】図４のＡ−Ａ線上の断面図である。
【図６】図４のＢ−Ｂ線上の断面図である。
【図７】リセットゲート部でのポテンシャル調整の説明に供するポテンシャル分布を含む説明図である。
【図８】Ａ 本発明に係るソースフォロワ方式のバイアス回路の一例を示す回路図である。
Ｂ 本発明に係るソースフォロワ方式のバイアス回路の他の例を示す回路図である。
【図９】図８のバイアス回路を用いた本発明に係るＣＣＤ固体撮像素子の要部の構成図である。
【図１０】本発明の説明に供する回路説明図である。
【図１１】図１０の等価回路におけるＶ−Ｉ特性図である。
【図１２】本発明に係る多段構成のバイアス回路の一例を示す回路図である。
【図１３】本発明に係るインバータ方式のバイアス回路の一例を示す回路図である。
【図１４】本発明に係るインバータ方式のバイアス回路の他の例を示す回路図である。
【図１５】本発明に係るバイアス回路の他の例を示す回路図である。
【図１６】本発明に係るバイアス回路の他の例を示す回路図である。
【図１７】本発明に係るバイアス回路の他の例を示す回路図である。
【図１８】本発明に係るＭＩＳ素子のポテンシャルシフトを行う方法の一例を示すフローチャートである。
【図１９】本発明に係るＭＩＳ素子のポテンシャルシフトを行う方法の他の例を示すフローチャートである。
【図２０】増幅型固体撮像素子の画素ＭＯＳトランジスタの例を示す断面図である。
【図２１】増幅型固体撮像素子の読み出し時及びリセット時のポテンシャル分布図である。
【図２２】従来のＣＣＤ固体撮像素子の説明に供する要部の構成図である。
【図２３】Ａ 従来のＣＣＤ固体撮像素子の説明に供する受光を含む基板方向のポテンシャル図である。
Ｂ 調整後のポテンシャル図である。
【図２４】従来の紫外線消去型ＲＯＭの断面図である。
【符号の説明】
２１ ＭＩＳ素子
２２ 第１導電型領域
２３ 第２導電型ソース領域
２４ 第２導電型ドレイン領域
２５ ゲート絶縁膜
２６ シリコン酸化膜
２７ シリコン窒化膜
２８ シリコン酸化膜
３０ ゲート電極
４１ ＣＣＤ固体撮像素子
４２ 受光部
４３ 垂直転送レジスタ
４４ 撮像領域
４５ 水平転送レジスタ
４６ 出力回路（電荷検出回路）
５６ シリコン酸化膜
５７ シリコン窒化膜
５８ シリコン酸化膜
５９，８４ ゲート絶縁膜
６７ 水平出力ゲート部
ＦＤ フローティングディフージョン領域
８２ リセットゲート部
８１ リセットドレイン領域
８６ 保護素子
９１，１０２ ソースフォロワ方式のバイアス回路
９２ 駆動用ＭＩＳトランジスタ
９３ 負荷抵抗器
９６ 電源端子
９５ ゲート端子
９７ チップ
１０５，１１０ インバータ方式のバイアス回路
【産業上の利用分野】
本発明は、ＭＩＳ素子（ＭＩＳＦＥＴ、ＣＣＤ構造を含む）を用いたバイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法に関する。
【０００２】
更に詳しく述べるならば、
本発明は、アナログ的に出力バイアスを設定できるバイアス回路の調整方法に関する。
本発明は、ＣＣＤを用いた電荷転送装置に関する。
本発明は、固体撮像装置等に用いられる電荷検出装置とその調整方法に関する。
【０００３】
【従来の技術】
ＣＣＤ固体撮像素子の撮像領域は、ｎ型半導体基板を例にとると、このｎ型半導体基板にｐ型のウエル領域が形成され、更にこのウエル領域の表面にｎ型の光電変換部、即ち受光部が形成され、この受光部が複数マトリック状に配列されて構成されている。
【０００４】
このようなＣＣＤ固体撮像素子において、光の入射によって受光部に蓄積される信号電荷ｅの許容量、いわゆる受光部の取り扱い電荷量は、図２３のポテンシャル分布図に示すように、ｐ型のウエル領域で構成されるオーバーフローバリアＯＦＢのポテンシャル障壁φa の高さで決定される。即ち、受光部に蓄積される信号電荷ｅが取り扱い電荷量を越えた場合、その越えた分の電荷がオーバーフローバリアのポテンシャル障壁φa を越えてオーバーフロードレインＯＦＤを構成するｎ型基板に掃き捨てられる。
【０００５】
この受光部の取り扱い電荷量、つまりオーバーフローバリアＯＦＢのポテンシャル障壁φa の高さは、オーバーフロードレインとなる基板に印加するバイアス電圧、即ちいわゆる基板電圧Ｖsub によって制御している。しかし、この構造は、デバイスの製造ばらつきのために、オーバーフローバリアＯＦＢのポテンシャル障壁φa の高さが破線で示すようにばらつきが多く、デバイス毎に異なる基板電圧Ｖsub Ｖsub′を設定する必要がある。
【０００６】
また、ＣＣＤ固体撮像素子では、図２２に示すように、水平転送レジスタ１の後段に水平出力ゲート部ＨＯＧを介して電荷電圧変換するためのフローティングディフージョン領域ＦＤが設けられ、更にフローティングディフージョン領域ＦＤに転送された信号電荷を１画素毎にリセットするためのリセットゲート部２及びリセットドレイン領域３が設けられている。
【０００７】
水平転送レジスタ１は、例えばｐ型のウエル領域２の表面に形成したｎ型の転送チャネル領域５上にゲート絶縁膜を介して複数の転送電極６〔６Ａ，６Ｂ〕が形成され、互に接続された隣り合う２つの転送電極６Ａ及び６Ｂを１組として、１つ置きの組の転送電極６〔６Ａ，６Ｂ〕と、他の１つ置きの転送電極６〔６Ａ，６Ｂ〕とに、夫々２相の水平駆動パルスφＨ1 及びφＨ2 が印加されて構成される。なお、各第２の転送電極６Ｂ下の転送チャネル領域５に例えばｐ型領域７がイオン注入で形成され、第１の転送電極６Ａをストレージ電極とするストレージ部と、第２の転送電極６Ｂをトランスファ電極とするトランスファ部とを有する転送部が形成される。
【０００８】
水平出力ゲート部ＨＯＧは、ゲート絶縁膜を介してゲート電極８が形成されて成り、このゲート電極８に接地電位が印加される。フローティングディフージョン領域ＦＤは、例えばｎ型半導体領域で形成され、電荷検出回路９に接続される。ｔ1 は出力端子である。リセットドレイン領域３は例えばｎ型半導体領域で形成され、リセットドレイン領域３にはリセット電圧ＶRD、例えは電源電圧ＶDDが印加される。
リセットゲート部２は、ゲート絶縁膜を介してゲート電極１０が形成されて成り、このゲート電極にリセットパルスφRGが印加される。
【０００９】
近年のＣＣＤ固体撮像素子では、水平転送レジスタ１に駆動パルスφＨ1 ，φＨ2 を印加するための駆動回路、リセットパルスφRGを印加するための駆動回路は、タイミングジェネレータに内蔵されるようになり、且つ低消費電力化のために、パルス振幅が下げられている。
【００１０】
このような場合、リセットパルスφRGにおいてはその動作点がリセット電圧ＶRDである電源電圧ＶDDによって決まるため、図２２に示すリセットゲート部２下のポテンシャルのばらつき（破線図示）が問題となる。この対策として例えばデバイス毎にリセットパルスφRGのＤＣバイアス値を所望の値に設定する必要がある。このリセットパルスφRGのＤＣバイアス値の設定は、従来、外部回路（いわゆるバイアス回路）で行われていたり、内蔵型にしてもフェーズカット方式でデジタル的にしか設定できていない。
【００１１】
また、固体撮像素子として増幅型固体撮像素子が知られている。この増幅型固体撮像素子は、光電変換により得られたホール（信号電荷）をｎチャネルＭＯＳトランジスタ（画素トランジスタ）のｐ型ウエル領域に蓄積しておき、このｐ型ウエル領域における電位変動（すなわち、バックゲートの電位変化）に基づくチャネル電流の変化を画素信号として出力するようにしている。ここでは、ｐ型基板上にｎ型ウエル領域が形成され、このｎ型ウエル領域に上述の電荷が蓄積されるｐ型のウエル領域が形成される。この増幅固体撮像素子においても、基板電圧の設定が必要となる。
【００１２】
一方、ゲート絶縁膜にＳｉＮ膜を利用し、ポテンシャル制御して記憶するものとして紫外線消去型のＲＯＭが知られている。このＲＯＭは、図２４に示すように、ｐ型領域１１の表面にｎ型のソース領域１２及びドレイン領域１３を形成し、両領域１２及び１３間上にシリコン酸化膜１４及びシリコン窒化膜１５からなるゲート絶縁膜１６を介して、例えば多結晶シリコンのゲート電極１７を形成して成り、シリコン窒化膜１５中にエレクトロンやホールを蓄積しメモリ効果を出すよう構成されている。しかし、このＲＯＭはデジタルのオン・オフ設定のみで、ＳｉＮとゲート電極が接すると、注入エレクトロンｅがゲートへリークしやすいためアナログ的なＤＣバイアス制御ではない。
【００１３】
【発明が解決しようとする課題】
ＣＣＤ固体撮像素子は、いわゆるＭＩＳ素子のポテンシャルを利用した製品であるが、そのポテンシャル制御は難しく、製造ばらつきが大きい。従来はそのポテンシャルばらつきを外部から印加するバイアス値を制御して回避している。これに対して、本発明者は、ポテンシャルのばらつきを、測定し、選別的に、強制的に調整させることを発想した。ＭＩＳ素子で後から動作点を変えるものに、前述したＲＯＭが知られているが、しかし、これはオン／オフのデジタル動作であってアナログ的にポテンシャル調整することはできない。
【００１４】
本発明は、上述の点に鑑み、新規なＭＩＳ素子を用いて固体撮像装置等に適用可能な電荷転送装置、電荷検出装置とその調整方法を提供するものである。
本発明は、上記ＭＩＳ素子を用いて、固体撮像装置等のバイアス値の設定に適用可能なバイアス回路の調整方法を提供するものである。
【００１７】
【課題を解決するための手段】
本発明に係るバイアス回路の調整方法は、第１の電位と第２の電位との間に直列接続された負荷及びＭＩＳＦＥＴを有し、負荷とＭＩＳＦＥＴとの接点よりバイアス電圧を得るようにしたバイアス回路の調整方法において、バイアス回路の出力電圧を検出し、所望の電圧値と比較する工程と、出力電圧と前記所望の電圧値とのずれに応じてＭＩＳＦＥＴのゲートに電圧を印加することによって所定量の電荷をゲート絶縁膜中に注入する工程とを有する。
【００１８】
本発明に係る電荷転送装置は、電荷転送部と、電荷転送部より転送された電荷を蓄積する浮遊容量と、浮遊容量の電位を所定電位にリセットするリセットトランジスタと、リセットトランジスタの制御電極に供給するバイアス電圧を発生するバイアス回路とを備え、バイアス回路は第１の電位と第２の電位との間に直列接続された負荷及びＭＩＳＦＥＴを有し、負荷とＭＩＳＦＥＴとの接点よりバイアス電圧を得るようにされ、ＭＩＳＦＥＴのゲート絶縁膜にはしきい値電圧を調整する電荷が注入されてなる構成とする。
【００２２】
本発明に係る電荷検出装置は、信号電荷を蓄積する浮遊容量と、浮遊容量に蓄えられた電荷を検出する検出回路と、浮遊容量の電位を所定電位にリセットするリセット用ＭＩＳＦＥＴとを備え、リセット用ＭＩＳＦＥＴのゲート絶縁膜にゲート部下のポテンシャルの基準値とのずれを補う所定量の電荷が注入された構成とする。
【００２３】
本発明に係る電荷検出装置は、上記電荷検出装置において、リセット用ＭＩＳＦＥＴのゲート絶縁膜が酸化膜、窒化膜、酸化膜の順に積層された多層構造を有した構成とする。
【００２４】
本発明に係る電荷検出装置の調整方法は、信号電荷を蓄積する浮遊容量と、浮遊容量に蓄えられた電荷を検出する検出回路と、浮遊容量の電位を所定電位にリセットするリセット用ＭＩＳＦＥＴとを備えた電荷検出装置の調整方法において、電荷検出装置からの画像出力の波形に応じてＭＩＳＦＥＴのゲートに電圧を印加することによって所定量の電荷をゲート絶縁膜中に注入する工程を有する。
【００３４】
【作用】
本発明のバイアス回路の調整方法においては、バイアス回路の出力電圧を検出し、所望の電圧値と比較し、出力電圧と所望の電圧値とのずれに応じてＭＩＳＦＥＴのゲートに電圧を印加して所定量の電荷をゲート絶縁膜中に注入するので、適正な出力電圧になるまで電荷を注入することで出力バイアス電圧の調整が図られる。
【００３５】
本発明の電荷転送装置においては、リセットトランジスタの制御電極に供給するバイアス電圧を、上記バイアス回路、即ち第１の電位と第２の電位との間に直列接続された負荷及びＭＩＳＦＥＴを有し、負荷とＭＩＳＦＥＴとの接点よりバイアス電圧を得るようにされ、ＭＩＳＦＥＴのゲート絶縁膜にしきい値電圧を調整する電荷が注入されてなるバイアス回路より発生させることにより、リセットトランジスタに対して所望のチャネルポテンシャルを設定することができ、リセット動作を適正に行うことができる。
【００３９】
本発明の電荷検出装置においては、リセット用ＭＩＳＦＥＴのゲート絶縁膜にゲート部下のポテンシャルの基準値とのずれを補う所定量の電荷が注入されることにより、リセット用ＭＩＳＦＥＴのポテンシャルの調整が可能になり、ポテンシャルを所望の値に設定することができる。この電荷検出装置は固体撮像装置に適用して好適である。
【００４０】
本発明の電荷検出装置においては、上記電荷検出装置において、リセット用ＭＩＳＦＥＴのゲート絶縁膜を、酸化膜、窒化膜、酸化膜の順に積層された多層構造とすることにより、この窒化膜に注入された電荷は上下の酸化膜に挟まれ、通常の駆動電圧ではその障壁を超えることがなく、永久に保持されるから、リセット用ＭＩＳＦＥＴのポテンシャルを所望の値に設定でき、リセット動作が適正に行われる。
【００４１】
本発明の電荷検出装置の調整方法においては、電荷検出装置からの画像出力の波形に応じてリセット用ＭＩＳＦＥＴのゲートに電圧を印加して所定量の電荷をゲート絶縁膜中に注入するので、適正な波形になるまで電荷量を注入することデリセット用ＭＩＳＦＥＴのゲート部下のポテンシャル調整が図られる。
【００４９】
【実施例】
以下、図面を参照して本発明の実施例を説明する。
【００５０】
先ず、本発明に係る金属（電極）−絶縁体−半導体構造を有する素子、いわゆるＭＩＳ素子の実施例を示す。本例のＭＩＳ素子は、ゲート絶縁膜、特に、そのうちの窒化膜中へのエレクトロンやホール等の電荷の蓄積量をアナログ的に制御することで、ゲート下のポテンシャル、ないし、しきい値電圧Ｖthを、アナログ的に設定できるように構成するものである。
【００５１】
図１は、本発明に係るＭＩＳ素子をＭＩＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）に例をとって示す。本例のＭＩＳＦＥＴ２１は、第１導電型（例えばｎ型又はｐ型）の半導体領域（半導体ウエル、半導体基体等）２２の主面に第２導電型（ｐ型又はｎ型）のソース領域２３及びドレイン領域２４を形成し、半導体領域２２のソース領域２３及びドレイン領域２４間に対応する主面上に、酸化膜例えばシリコン酸化膜（ＳｉＯ2 ）２６、窒化膜例えばシリコン窒化膜（ＳｉＮ）２７及び酸化膜例えばシリコン酸化膜（ＳｉＯ2 ）２８をこの順に積層してなる３層構造のゲート絶縁膜２５を形成し、このゲート絶縁膜２５上に例えば多結晶シリコンからなるゲート電極３０を、ソース領域２３及びドレイン領域２４上に夫々ソース電極３１及びドレイン電極３２を、夫々形成して構成する。
【００５２】
このいわゆるＭＯＮＯＳ（metal oxide nitride oxide semiconductor)構造のＭＩＳＦＥＴ２１においては、ゲート絶縁膜２５のシリコン窒化膜２７中へエレクトロンを蓄積すれば、ゲート電圧ＶG に一定の負電位のオフセットを加えたのと同等となり例えばｎチャネル型であれば、ゲート下のポテンシャルがいわゆるエンハンスメントの方向（ポテンシャルが浅くなる方向）に、ｐチャネル型であればディプレッション（ポテンシャルが深くなる方向）に動く結果となる。逆にゲート絶縁膜２５のシリコン窒化膜２７中へホールを蓄積すれば、ゲート電圧ＶG に一定の正電位のオフセットを加えたのと同等となり、例えばｎチャネル型であれば、ゲート下のポテンシャルがいわゆるディプレッションにの方向に、ｐチャネル型であればエンハンスメントの方向に動くことになる。
【００５３】
例えば、図２に示すようにＭＯＮＯＳ構造のｎチャネルＭＩＳＦＥＴ２１Ｎとした場合には、ゲート電極３０とその直下のチャネル領域との間に高電圧を与え、一例として、ソース電圧ＶS 及びドレイン電圧ＶD を共に０Ｖとし（但し、ｐ型半導体領域２２は接地されている）、ゲート電極３０に＋（正）の高いゲート電圧（通常の駆動電圧より高い電圧）ＶG を一定時間与えると、或る一定量のエレクトロンｅがソース領域２３及びドレイン領域２４を構成するｎ+ 層からシリコン窒化膜２７中に注入される。このエレクトロンｅの注入量は、ゲート電極３０への印加電圧ＶG や、印加時間に依存し、これら印加電圧、印加時間を制御すれば、所望の量のエレクトロンｅを注入することができる。即ち、ポテンシャルがエンハンスメントの方向に動き、所望のポテンシャル、或いはしきい値電圧Ｖthが得られる。
逆にこのｎチャネルＭＩＳＦＥＴ２１Ｎのゲート電極３０に、−（負）の高いゲート電圧ＶG を印加した場合、ゲート近傍にｐ型のホール供給源があれば、之からホールｈがシリコン窒化膜２７中に注入され、ポテンシャルはディプレッションの方向に動く。
【００５４】
また、例えば図３に示すように、ＭＯＮＯＳ構造のｐチャネルＭＩＳＦＥＴ２１Ｐとした場合には、同様にゲート電極３０とそのチャネル領域との間に高電圧を与え、一例としてソース電圧ＶS 及びドレイン電圧ＶD を共に０Ｖにし（但し、ｎ型半導体領域２２は所定の正電圧が印加されている）、ゲート電極３０に−（負）の高いゲート電圧ＶG （通常の駆動電圧より高い電圧）を印加すれば、ソース領域２３及びドレイン領域２４を構成するｐ+ 層からホールｈが同様にゲート絶縁膜２５のシリコン窒化膜２７中へ注入され、ポテンシャルがエンハンスメントの方向に動き、所望のポテンシャル、或いはしきい値電圧Ｖthが得られる。このｐチャネルＭＩＳＦＥＴ２１Ｐでも、逆に、ゲート電極３０に、＋（正）の高いゲート電圧ＶG を印加した場合、ゲート近傍にｎ型のエレクトロン供給源があれば、之からエレクトロンｅがシリコン窒化膜２７中に注入され、ポテンシャルはディプレッションの方向に動く。
【００５５】
シリコン窒化膜２７中に一度注入されたエレクトロンやホールの電荷は、シリコン窒化膜２７の上下のシリコン酸化膜２６及び２８によって挟まれており、逃げにくく、通常の駆動電圧では、その障壁を超えることなく、永久にシリコン窒化膜２７中に保持される。
【００５６】
かかる構成のＭＩＳＦＥＴ２１によれば、そのゲート絶縁膜２５のシリコン窒化膜２７に注入する電荷量を制御することにより、チャネルポテンシャルないししきい値電圧Ｖthをアナログ的に設定することができる。このＭＩＳＦＥＴ２１はアナログＭＩＳＦＥＴとしアナログ回路等に用いることが可能となる。
【００５７】
上述したポテンシャル、或いはしきい値電圧をアナログ的に設定できるＭＯＮＯＳ構造のＭＩＳ素子は、ＭＩＳＦＥＴの他、アナログ用メモリ素子、所望の値の出力バイアスを得るバイアス回路等に応用できる。
【００５８】
また、上述のＭＯＮＯＳ構造のＭＩＳ素子は、固体撮像装置、電荷転送装置又は電荷検出装置におけるリセットゲート部、あるいはＣＣＤ転送レジスタの転送部に応用できる。
【００５９】
更には、固体撮像装置、電荷転送装置、電荷検出装置における基板電圧の設定、リセットゲートバイアスの設定等に応用できる。
【００６０】
図４〜図６は、本発明に係るＣＣＤ固体撮像素子の一例を示す。本例は、特に、上記ＭＩＳ素子、即ちＭＯＮＯＳ構造を用いてリセットゲート部のポテンシャルを制御するようにしたものである。
【００６１】
同図は、インターライン転送方式のＣＣＤ固体撮像素子に適用した場合である。なお、このＣＣＤ固体撮像素子は飽和電荷を基板方向に、即ち縦方向に掃き捨てる所謂縦型オーバーフロー構造となっている。
【００６２】
このＣＣＤ固体撮像素子４１は、画素となる複数の受光部４２がマトリックス状に配列され、各受光部列の一側にＣＣＤ構造の垂直転送レジスタ４３が設けられた撮像領域４４と、各垂直転送レジスタ４３の終段が接続されたＣＣＤ構造の水平転送レジスタ４５と、水平転送レジスタ４５の出力側に接続された出力回路、即ち電荷検出回路４６とを備えて成る。
【００６３】
撮像領域４４では、図５に示すように、第１導電型例えばｎ型のシリコン半導体基板４８上の第２導電型即ちｐ型の第１のウエル領域４９内に、受光部４２を構成するｎ型の不純物拡散領域５０と、垂直転送レジスタ４３を構成するｎ型の転送チャネル領域５１と、ｐ型のチャネル領域５２が形成され、上記ｎ型の不純物拡散領域５０上にｐ型の正電荷蓄積領域５３が、ｎ型の転送チャネル領域５１の直下に第２のｐ型ウエル領域５４が夫々形成されている。
【００６４】
ここでｎ型の不純物拡散領域５０とｐ型ウエル領域４９とのｐｎ接合によるフォトダイオードＰＤによって受光部（光電変換部）４２が構成される。垂直転送レジスタ４３を構成する転送チャネル領域５１、チャネルストップ領域５２及び読み出しゲート部４７上にわたって、シリコン酸化膜（ＳｉＯ2 ）５６、シリコン窒化膜（Ｓｉ3 Ｎ4 ）５７及びシリコン酸化膜（ＳｉＯ2 ）５８が順次積層されてなる３層構造のゲート絶縁膜５９が形成され、このゲート絶縁膜５９上に例えば１層目及び２層目の多結晶シリコンからなる複数の転送電極６１が転送方向に向って配列形成され、転送チャネル領域５１、ゲート絶縁膜５９及び転送電極６１により垂直転送レジスタ４３が構成される。
【００６５】
垂直転送レジスタ４３は例えば４相の垂直駆動パルスφＶ1 ，φＶ2 ，φＶ3 及びφＶ4 にて駆動される。
【００６６】
一方、水平転送レジスタ４５は、図６に示すように、ｎ型の転送チャネル領域５１上に、上記と同様のシリコン酸化膜（ＳｉＯ2 ）５６、シリコン窒化膜（Ｓｉ3 Ｎ4 ）５７及びシリコン酸化膜（ＳｉＯ2 ）５８からなる３層構造のゲート絶縁膜５９を介して、１層目の多結晶シリコン膜からなる第１の転送電極６５Ａと２層目の多結晶シリコン膜からなる第２の転送電極６５Ｂが転送方向に沿って交互に複数配列して構成される。
【００６７】
この水平転送レジスタ４５では、互に接続された隣り合う２つの転送電極６５Ａ及び６５Ｂを１組として１つ置きの組の転送電極６５〔６５Ａ，６５Ｂ〕と、他の１つ置きの組の転送電極６５〔６５Ａ，６５Ｂ〕とに夫々２相の水平駆動パルスφＨ1 ，φＨ2 が印加される。各第２の転送電極６５Ｂ下の転送チャネル領域５１には、第２導電型即ちｐ型の半導体領域６６が例えば不純物のイオン注入で形成され、これによって、第１の転送電極６５Ａをストレージ電極とするストレージ部と、第２の転送電極６５Ｂをトランスファ電極とするトランスファ部を有する転送部が形成される。
ゲート絶縁膜５９においては、通常動作中に多結晶シリコン電極からシリコン窒化膜５７への電荷の注入がシリコン酸化膜５８によって阻止され、ポテンシャル変動が生じない。
【００６８】
水平転送レジスタ４５の最終段の転送部の後にはゲート絶縁膜５９を介して例えば２層目の多結晶シリコン膜からなるゲート電極６７を形成してなる水平出力ゲート部ＨＯＧが形成される。水平出力ゲート部ＨＯＧには固定の出力ゲート電圧、例えばグランド電位（ＧＮＤ）が印加される。この水平出力ゲート部ＨＯＧの後段には、電荷検出装置８０が形成される。この電荷検出装置８０は、水平出力ゲート部ＨＯＧに隣接して信号電荷を蓄積するｎ型半導体領域からなるフローティングディフージョン領域ＦＤと、さらにこのフローティングディフージョン領域ＦＤに隣接してフローティングディフージョン領域ＦＤの蓄積信号電荷をリセットするためのリセットゲート部８２とリセットドレイン領域８１と、フローティングディフージョン領域ＦＤに接続されてこのフローティングディフージョン領域ＦＤに蓄積された信号電荷を検出する出力回路（検出回路）４６とを有して構成される。ｔ2 は出力端子である。
リセットドレイン領域８１はｎ型半導体層で形成され、之にリセット電圧ＶRD（例えば電源電圧ＶDD）が印加される。リセットゲート部８２にはリセットパルスφRGが印加される。
【００６９】
しかして、本例においては、特に、リセットゲート部８２を、ｐ型ウエル４９上に垂直、水平転送レジスタ４３，４５のゲート絶縁膜５９と同時に形成したシリコン酸化膜（ＳｉＯ2 ）５６、シリコン窒化膜（Ｓｉ3 Ｎ4 ）５７及びシリコン酸化膜（ＳｉＯ2 ）５８を順次積層してなる３層構造のゲート絶縁膜８４を介して、例えば多結晶シリコン膜によるゲート電極８５を形成して構成する。即ち、このリセットゲート部８２では、上述したＭＯＮＯＳ構造のＭＩＳ素子として構成される。ここでは、このリセットゲート部とフローティングディフージョン領域及びリセットドレイン領域とによってＭＯＮＯＳ構造のＭＩＳ素子即ちＭＩＳＦＥＴが構成される。
【００７０】
このＣＣＤ固体撮像素子４１では、各受光部４２において受光量に応じて光電変換された信号電荷が垂直転送レジスタ４３に読み出され、垂直転送レジスタ４３内を転送して水平転送レジスタ４５に転送される。水平転送レジスタ４５に転送された信号電荷は、１画素分毎、フローティングディフージョン領域ＦＤに転送され、出力回路４６を通じて電荷電圧変換されて端子ｔ2 よりＣＣＤ出力として読み出される。
【００７１】
１画素の信号電荷が読み出された後、リセットゲート部８２にリセットパルスφRGが印加されることにより、フローティングディフージョン領域ＦＤの信号電荷がリセットゲート部８２を通じてリセットドレイン領域８１に掃き捨てられ、フローティングディフージョン領域ＦＤのポテンシャルがリセットドレイン領域８１の電位にリセットされる。
【００７２】
しかして、本実施例のＣＣＤ固体撮像素子４１において、図７の調整前のポテンシャル分布８９で示すように、製造ばらつきによってリセットゲート部８２下のポテンシャルφm が深くなった場合には、次のようにしてポテンシャル調整を行う。
【００７３】
即ち、リセットゲート部８２下のポテンシャルφm （＝φm1）を検出し、このポテンシャルφm1を基準値φm2（即ち設定すべきポテンシャルの値）と比較する。
【００７４】
そして、基準値φm2とのずれを補う量の電荷をゲート絶縁膜８４のシリコン窒化膜５７に注入する。即ち、リセットドレイン領域８１のリセット電圧ＶRDを０Ｖとし、リセットゲート部８２のゲート電極８５に、ずれ量に応じて設定された所要の＋（正）の高電圧ＶRDを所要時間印加し、ゲート絶縁膜８４のシリコン窒化膜５７に基準値φm2とのずれを補う量のエレクトロンを注入し、蓄積する。
【００７５】
実際は、画像出力の波形を観察しながら、適正な波形になるまで電荷量を注入する。
【００７６】
このシリコン窒化膜５７に蓄積されたエレクトロンにより、リセットゲート部８２下のポテンシャルを、製造直後（調整前）のポテンシャルφm1より調整後のポテンシャル分布９０で示すように、エンハンスメントの方向、従って浅くなる方向に動かすことができ、正常なポテンシャルφm2に調整することができる。
【００７７】
ここで、リセットドレインの端子及びリセットゲート部の端子は外部に導出されている端子であるため、静電気で、上述のようなポテンシャル変動が発生することは避けねばならない。通常、これらの外部端子には、高電圧が印加されないように保護素子（例えばダイオード、トランジスタ等）が付加されている。この保護素子が付加された状態ではポテンシャル調整はできない。
【００７８】
そこで、ポテンシャル調整する時のみ、保護素子を切り離したり、その耐圧を高くして保護素子の動作を止め、ポテンシャル調整を可能とさせる。ポテンシャル調整後は、再び保護素子を接続する等して保護素子を動作させ、以後、調整値がずれないようにする。
【００７９】
具体例として、図７に示すように、同一半導体ウエハ上に、撮像素子本体と共に、例えば１対の直列接続されたダイオードＰＤからなり、１端を電源電圧ＶDDに接続し、他端を接地し、両ダイオードＰＤの接続中点を外部導出端子８７に接続されるようにした保護素子８６を形成し、ウエハ状態では、リセットゲート部８２のゲート電極８５に接続されている外部導出端子８７と保護素子８６とを切り離した状態にして置く。ウエハ状態での検査時にリセットゲート部８２下のポテンシャルφm を調整し、組立て時に、外部導出端子８７と保護素子８６とをワイヤボンディング８８で接続する。これにより出荷後に、外部導出端子８５に静電気が印加されても、保護素子８６によってリセットゲート部８２に静電気が印加されることはなく、出荷後の故障が防止できる。
【００８０】
図４〜図７に示すＣＣＤ固体撮像素子４１によれば、シリコン酸化膜５６、シリコン窒化膜５７及びシリコン酸化膜５８の３層からなるゲート絶縁膜８４を有したいわゆるＭＯＮＯＳ構造のリセットゲート部８２を構成し、そのゲート絶縁膜８４のシリコン窒化膜５７中へアナログ的に所望量の電荷を注入し蓄積することにより、リセットゲート部８２下のポテンシャルφm をアナログ的に調整することができる。
従って、従来のＣＣＤ固体撮像素子完成後に、外部回路等でポテンシャル調整するのに比べて完成後のポテンシャルの無調整化が可能となり、且つ低消費電力化のためのリセットパルスφRGの低振幅化を図ることができる。
【００８１】
一方、ＣＣＤ固体撮像素子において、基板電圧Ｖsub の設定は、基板構造がｐｎ接合を有しており、ＭＩＳトランジスタ構造でないため、上述したリセットゲート部８２の様な直接的な調整方法は採れない。
【００８２】
かかる場合には、調整回路即ち調整用のバイアス回路を別途付加し、このバイアス回路に上述したＭＯＮＯＳ構造のＭＩＳ素子を用い、該ＭＩＳ素子のチャネルポテンシャル調整によってバイアス回路からの出力バイアス値を調整し、この出力バイアスをＣＣＤ固体撮像素子の基板４８に印加すればよい。
【００８３】
また、上例ではリセットゲート部８２下のポテンシャルφm を直接的に調整するようにしたが、間接的に調整することもできる。ポテンシャルφm のばらつきは、ゲート電極８５にかけるＤＣバイアスＶRGのばらつきと同じに考えることができるから、リセットゲート部８２のゲート電極８５にかけるＤＣバイアスＶRGを上記のバイアス回路によって制御すればよいことになる。
【００８４】
図８Ａは、かかるバイアス回路の一例を示す。このバイアス回路９１は、駆動用ＭＩＳトランジスタ９２と負荷抵抗９３とからなるソースフォロワ回路で構成される。
この駆動用ＭＩＳトランジスタ９２として、図１に示すＭＯＮＯＳ構造のＭＩＳＦＥＴ例えばｎチャネルＭＩＳＦＥＴ２１Ｎを用いる。
【００８５】
駆動用ＭＩＳトランジスタ９２のドレインは電源電圧ＶDDが印加される電源端子９６に接続され、負荷抵抗９３の他端はグランド（ＧＮＤ）に接続され、ソース側より出力端子ｔ3 が導出される。
そして、特定ゲートバイアスが印加されるように、駆動用ＭＩＳトランジスタ９２のゲートが抵抗Ｒ1 を介してドレイン（電源）に接続される。
【００８６】
また、図８Ｂのバイアス回路９１′の例では、特定ゲートバイアスが印加されるように、駆動用ＭＩＳＦＥＴトランジスタ９２′のゲートが抵抗Ｒ1 ′を介してグランド（ＧＮＤ）に接続される。
図８Ａと図８Ｂは抵抗Ｒ1 ，Ｒ1 ′の接続が異なる以外は、同じ構成である。従って、図８Ｂでは図８Ａに対応する部分に、同一符号にダッシュを付して重複説明を省略する。
【００８７】
通常、オンチップ回路では、ゲートを抵抗を介さずに直接電源やＧＮＤに接続すればよいが、高電圧を印加するときには、後述するようにドレインを０Ｖとし、ゲート端子９５に高電圧を印加するため、この高電圧を印加しても、ＭＩＳトランジスタ９２が破壊しないような抵抗Ｒ1 が必要となる。この抵抗Ｒ1 は、高電圧に耐えられればよく、多結晶シリコンによる抵抗、拡散抵抗、ＭＩＳ抵抗等を用いることができる。
【００８８】
かかるバイアス回路９１においては、駆動用ＭＩＳトランジスタ９２の初期出力（ポテンシャル）をゲート電圧ＶG ≒ソース電圧ＶS となる程度に設定して置き（即ちしきい値電圧Ｖthが０Ｖ）、またバイアス回路９１′においては、駆動用ＭＩＳトランジスタ９２′の初期出力をゲート電圧ＶG ＝０Ｖ時に電源電圧（ＶDD）となる程度に設定しておき（Ｖth≒−ＶDD）、ＶDD＝Ｖsub （又はＶRG）＝０Ｖ（即ち電源端子９６，９６′及び出力端子ｔ3 ，ｔ3 ′を０Ｖ）とし、ゲート端子９５，９５′に高電圧を印加し、駆動用ＭＩＳトランジスタ９２，９２′のゲート絶縁膜のシリコン窒化膜２７に電荷を注入し、ゲート下を所望のポテンシャルに調整する。
【００８９】
このバイアス回路９１′の出力端子ｔ3 ′に与えられる出力バイアス電圧を、ＣＣＤ固体撮像素子の基板電圧Ｖsub として基板に印加するようになす。
【００９０】
この結果、例えば基板電圧Ｖsub の値としては、電源電圧ＶDDから＋αＶの電圧まで可変可能になる。即ち、駆動用ＭＩＳトランジスタ９２′がＶth＝−ＶDDのディプレッションでいる状態であれば、出力は電源電圧ＶDDとなり、次いで、エンハンスメント方向にポテンシャル調整して行くに従い出力は下がり、完全に駆動用ＭＩＳトランジスタ９２′のＳｉ表面ポテンシャルがピンニングすれば出力は＋αＶ付近となり、ＶDD〜＋αＶ付近の範囲で可変できる。
【００９１】
また、バイアス回路９１の出力端子ｔ3 に与えられる出力バイアス電圧を、ＣＣＤ固体撮像素子のリセットゲート部のＤＣバイアスＶRGとしてリセットゲート電極に印加するようになす。
この結果、例えばリセットゲート部のＤＣバイアスＶRGの値としては、電源電圧ＶDDから０Ｖの電圧まで可変可能になる。即ち、駆動用ＭＩＳトランジスタ９２がディプレッションでオンしている状態であれば、出力は電源電圧ＶDDとなり、次いで、エンハンスメント方向にポテンシャル調整して行くに従い出力は下がり、完全に駆動用ＭＩＳトランジスタ９２がオフすれば、出力は０Ｖとなり、ＶDD〜０Ｖの範囲で可変できる。
【００９２】
なお、ソースフォロワ回路を構成する負荷９３，９３′としては、抵抗以外にも、例えば定電流源９７，９７′を用いても良い。定電流源の方が、より入出力特性のリニアリティが良くなる。
【００９３】
このような調整回路即ちバイアス回路９１，９１′をＣＣＤ固体撮像素子のチップに内蔵すると、ポテンシャル調整すべき駆動用ＭＩＳトランジスタ９２のゲート端子９５，９５′を外部に導出する必要がないため、ウエハ検査時に駆動用ＭＩＳトランジスタ９２，９２′のゲート下のポテンシャルを調整すれば、組立時あるいは組立後に保護素子をゲート端子９５，９６′に付加する必要がなくなる。
但し電源端子９６，９６′には保護素子が必要となる。
【００９４】
バイアス回路９１′では、入力ゲートが接地されるため、電源電圧が変動しても、出力が変動しにくく、Ｖsub のバイアス回路に適する。
【００９５】
上述のバイアス回路９１においては、電源電圧ＶDDが変動すれば出力バイアスもほぼ同様に変動する。基板電位Ｖsub の供給に、このバイアス回路９１を利用した場合、電源電圧ＶDDが変動したときには、基板電圧Ｖsub が変動し、これによってオーバーフローバリアの高さが変動し受光部での取り扱い電荷量が大きく変化する懼れがある。
【００９６】
之に対し、リセットゲート部８２のＤＣバイアスＶRGの調整に、このバイアス回路９１を利用した場合には、リセットドレイン電圧ＶRDとなる電源電圧ＶDDが変動したときに、バイアス回路９１の駆動用ＭＩＳトランジスタ９２のゲート電圧ＶG も変動し、ＶDDの変動と同じ変化量で出力バイアス値、従ってリセットゲートのＤＣバイアス値が変動することになり、逆に利点となる。
即ち、電源追従性が良くなり、リセットゲート部にポテンシャル調整用のＤＣバイアスを与えるためのバイアス回路としては、このソースフォロワ方式のバイアス回路９１は最適となる。
【００９７】
図９は、上記バイアス回路９１をＣＣＤ固体撮像素子のリセットゲート部８２のポテンシャル調整（即ちＤＣバイアス調整）に適用した実施例である。なお、同図において、図４〜図６に対応する部分に同一符号を付して重複説明を省略する。
【００９８】
本例のＣＣＤ固体撮像素子１０１では、図９に示すように、ＣＣＤ固体撮像素子を構成するチップ９７に上記ソースフォロワ方式のバイアス回路９１を内蔵し、その駆動用ＭＩＳトランジスタ９２のドレイン側をリセットドレイン領域８１に接続された電源端子９６に接続する。この電源端子９６を通じてリセットドレイン領域８１にはリセットドレイン電圧ＶRDとなる電源電圧ＶDDが印加される。
【００９９】
また、駆動用ＭＩＳトランジスタ９２のソース側が、リセットゲート部８２のゲート電極８５に接続されると共に、チップ９７外の外部容量９９を介してリセットパルス発生手段１００に接続される。９８は外部端子である。
なお、リセットゲート部８２では、そのゲート絶縁膜としては、ここに電荷を注入する必要はないので特別の構成とする必要はなく、上記３層構造、或は他の構成のゲート絶縁膜とすることができる。
【０１００】
この図９の実施例においては、ウエハ検査時にリセットゲート部８２下のポテンシャルφm を測定し、基準値φm2よりずれていれば、バイアス回路９１における駆動用ＭＩＳトランジスタ９２のゲート絶縁膜にそのずれを補う量の電荷を上述の方法で注入し、駆動用ＭＩＳトランジスタのチャネルポテンシャルを調整することによって、バイアス回路９１から所望の値の出力バイアス電圧が得られ、リセットゲート部にＤＣバイアスＶRGとして印加される。これによってリセットゲート部８２下のポテンシャルφm が調整される。
【０１０１】
リセットゲート電極８５には、このＤＣバイアスＶRGにリセットパルス発生手段１００からのリセットパルスの高周波成分が重畳されたリセットパルスφRGが印加される。
ポテンシャルφm の調整後は、駆動用ＭＩＳトランジスタ９２がエンハンスメントになるため、負荷電流ｉを極小にした場合、端子ｔ3 からバイアス回路９１を見て、等価的にダイオードＤを使ったロークランプ回路９８となる（図１０参照）。図１１は、この等価回路のＶ−Ｉ特性図である。もし、駆動用ＭＩＳトランジスタ９２がディプレッションだと、ダイオードにならず抵抗特性をもつため、平均値クランプ回路となってしまい、リセットパルスの振幅やデューティー比の変動によって、リセットゲート電圧が変動してしまい、フローティングディフージョンＦＤの飽和信号量不足や、リセット不良を発生する。しかし、ロークランプ回路９８であれば、パルス振幅、デューティー比の変動があっても、リセットゲートパルスのローレベルの電圧は一定となり、飽和信号量不足を生ずることがない。
【０１０２】
従って、このＣＣＤ固体撮像素子１０１によれば、電源電圧ＶDDが変動すれば、これと同じ変化量でリセットゲート部８２のポテンシャルも変動するので、電源電圧ＶDDの変動によってリセットゲート部８２下のポテンシャルとリセットドレイン領域８１との間のポテンシャル差は変動することがない。
【０１０３】
上例のバイアス回路９１では、ポテンシャルのシフト量が大きい場合、ＶG ≫ＶS となり、ゲート・ソース間電位差が大きくなり、実動作状態での耐圧が問題となってくる。また、バイアス回路９１′では、初期でＶG ≪ＶD となり、ゲート−ドレイン間電位差が大きく、同様に耐圧が問題となってくる。例えば基板電圧Ｖsub のばらつきは大きく、数Ｖのばらつきがあり調整範囲としては１０Ｖ近い値となる。
【０１０４】
この解決策の一例を図１２に示す。本例に係るバイアス回路１０２は、上述したＭＯＮＯＳ構造の駆動用ＭＩＳトランジスタ９２を直列に多数接続し（本例では３段）、最終段の駆動用ＭＩＳトランジスタのソース側に負荷抵抗９３を接続してソースフォロワ方式に構成するｔ3 は出力端子である。各段の駆動用ＭＩＳトランジスタ９２のゲート・ドレイン間には抵抗Ｒ1 が接続され、各ゲート端子９５〔９５Ａ，９５Ｂ，９５Ｃ〕が設けられる。
【０１０５】
調整時には、各段の駆動用ＭＩＳトランジスタ９２のドレイン側とＶDDと端子ｔ3 を破線で示すように接地して、各ゲート端子９５〔９５Ａ，９５Ｂ，９５Ｃ〕に所望の高電圧を印加して、夫々の駆動用ＭＩＳトランジスタ９２のチャネルポテンシャルを調整する。
【０１０６】
かかる構成のバイアス回路１０２によれば、１段当りの駆動用ＭＩＳトランジスタ９２のポテンシャルシフト量を減らし、即ち調整範囲を小さくし、合計のポテンシャルシフト量従って調整範囲を大きくすることができると同時に、実動作状態での駆動用ＭＩＳトランジスタ９２のゲート・ソース及びドレイン間の耐圧劣下を回避することができる。
【０１０７】
即ち、総ての駆動用ＭＩＳトランジスタがディプレッションでオンしている状態であれば、出力端子ｔ3 からの初めの出力は電源電圧ＶDDとなり、之よりエンハンスメント方向（ポテンシャルが浅くなる方向）にポテンシャル調整するに従い出力が下がり、完全に各駆動用ＭＩＳトランジスタ９２がオフすれば出力が０Ｖとなる。従ってＶDD〜０Ｖまで広範囲の調整が可能で且つ駆動用ＭＩＳトランジスタの耐圧問題が解決される。
【０１０８】
図８に示す駆動用ＭＩＳトランジスタ９２の１段のバイアス回路９１は、リセットゲート部のような、もともとポテンシャルのばらつきが少なく、シフト量の少ない場所に対する調整に適している。
基板電圧Ｖsub のようにばらつきが大きい場所に対する調整には、図１２の駆動用ＭＩＳトランジスタ９２を多段接続したバイアス回路１０２が適する。但し、電源変動の問題はやはり回避できない。
【０１０９】
図１３はバイアス回路の他の例を示す。本例は、広範囲に調整可能なバイアス回路である。特に、少ないシフト量で大きな出力変化が得られる増幅型に構成している。
【０１１０】
本例のバイアス回路１０５は、駆動用ＭＩＳトランジスタ１０６と負荷抵抗１０７を有し、駆動用ＭＩＳトランジスタ１０６のドレインＤが負荷抵抗１０７を介して電源電圧ＶDDが印加される電源端子１０９に接続され、そのソースＳが接地され、ゲートＧを入力としてドレインＤ側に出力端子ｔ4 を導出したインバータ回路をもって構成される。
この駆動用ＭＩＳトランジスタ１０６には、図１で示すＭＯＮＯＳ構造のＭＩＳＦＥＴ、例えばｎチャネルＭＩＳＦＥＴ２１Ｎが用いられる。
駆動用ＭＩＳトランジスタ１０６のゲート及びソース間には図８で示したＲ1 と同様の抵抗１２２が接続される。
【０１１１】
このインバータ方式のバイアス回路１０５では、初期状態で駆動用ＭＩＳトランジスタ１０６をオン状態にしておき、次いで、上例に従って、駆動用ＭＩＳトランジスタ１０６に対するポテンシャルシフトを利用して、駆動用ＭＩＳトランジスタ１０６をエンハンスメント方向にし、完全にオフ状態になるまでコントロールすれば、出力端子ｔ4 からの出力バイアスは０Ｖから電源電圧ＶDDの範囲まで変化する。従って、このバイアス回路１０５は、インバータ方式であるため、少ないポテンシャルシフト量で大きな調整範囲が得られる。但し、このバイアス回路１０５は、電源変動の影響はやはり受ける。
【０１１２】
図１４は、更に電源変動に影響されないようにしたインバータ方式のバイアス回路の他の例を示す。
【０１１３】
本例のバイアス回路１１０は、前述のインバータ方式によるバイアス回路、即ち駆動用ＭＩＳトランジスタ１０６と負荷抵抗１０７を有し、駆動用ＭＩＳトランジスタ１０６のドレインＤが負荷抵抗１０７を介して電源電圧ＶDDに接続され、そのソースＳが接地され、ゲートＧを入力とし、ドレインＤ側に出力端子ｔ4 を導出した構成に加えて、更にゲートＧに通常の印加電圧を電源電圧ＶDDからの抵抗Ｒa とＲb による抵抗分割で印加し、その分割比をインバータの利得と同等となるように構成する。駆動用ＭＩＳトランジスタ１０６は、図１で示すＭＯＮＯＳ構造のＭＩＳＦＥＴ、例えばｎチャネルＭＩＳＦＥＴ２１Ｎが用いられる。
【０１１４】
インバータのソースは直接ＧＮＤでなくとも、図１３、図１４の枠１１１内に示すようにフィードバック抵抗Ｒを通して接地してもよく、必要なゲインに応じて入れることが望ましい。適度にゲインを下げた方がポテンシャルφm 調整がしやすくなる。また、フィードバック抵抗は、多結晶シリコンによる抵抗、ＭＩＳ抵抗、拡散抵抗のどれでも良い。
負荷抵抗１０７は、ソースフォロワのときと同等、定電流源であってもよく、また、抵抗１２２，Ｒa ，Ｒb は、多結晶シリコンによる抵抗、ＭＩＳ抵抗、拡散抵抗のどれでも高電圧に耐えられればよい。
【０１１５】
このバイアス回路１１０によれば、電源電圧ＶDDが変動すると、ゲートに印加されたゲートバイアス（点ａのゲートバイアス）が電源の（１／利得）分だけ変動する。このゲートバイアスの変動分は、出力側に利得分増幅されて反転されて出てくるため、ドレイン側に加わる電源変動分が吸収されて変動分０となる。
【０１１６】
このバイアス回路１１０では、駆動用ＭＩＳトランジスタ１０６のゲートに与えられるゲートバイアスでトランジスタ１０６がオンされていれば、出力は初期段階で０Ｖとなり、そこからエレクトロン注入でエンハンスメント方向にもっていくことになり、電源電圧ＶDDまで出力を変化させることができる。
【０１１７】
このようにすれば、少ないシフト量で大きな出力変化が得られ、且つ電源変動の影響を受けることがない。従って、このバイアス回路１１０は、ＣＣＤ固体撮像素子の基板電圧Ｖsub の設定に最適な調整回路となる。
【０１１８】
図１５〜図１７はバイアス回路のさらに、他の例を示す。
図１５のバイアス回路１２５は、図１４のインバータ式バイアス回路の出力に、駆動用ＭＩＳトランジスタ１２６と負荷抵抗１２７からなるソースフォロワ回路を接続し、そのＭＩＳトランジスタ１２６のソース側より出力端子ｔ5 を導出して出力インピーダンスを下げるように構成したものである。
【０１１９】
図１６のバイアス回路１３０は、図１４のインバータ式バイアス回路の出力に、駆動用バイポーラトランジスタ１３１と負荷抵抗１３２からなるエミッタフォロワ回路を接続し、バイポーラトランジスタ１３１のエミッタ側より出力端子ｔ6 を導出して構成したものである。このバイアス回路１３０によれば、出力インピーダンスを下げると同時に、例えば固体撮像素子におけるシャッタパルス印加時の耐圧を向上させることができる。
【０１２０】
図１７のバイアス回路１４０は、図１５のバイアス回路の出力に、更に図１６で示す駆動用バイポーラトランジスタ１３１と負荷抵抗１３２からなるエミッタフォロワ回路を接続し、そのバイポーラトランジスタ１３１のエミッタ側より出力端子ｔ7 を導出して構成したものである。このバイアス回路においても最終出力段にエミッタフォロワ回路が追加されているので、出力インピーダンスを下げると同時に、シャッタパルス印加時の耐圧を向上させることができる。
【０１２１】
ここで前述したＭＩＳ素子のポテンシャルシフトを行う際の具体的な工程を説明する。
例えばｎチャネルＭＩＳ素子でポテンシャルシフトさせる場合について述べる。
前述の図２で説明したように、ソース領域２３及びドレイン領域２４の両者もしくは、いずれか一方を０Ｖにすることでチャネル表面にエレクトロンｅを充満させ、チャネル電位を０Ｖとする。この状態でゲート電極に（＋）正の高電圧ＶG を印加すると、ゲート絶縁膜２５に強い電界がかかり、シリコン表面のエレクトロンｅがシリコン酸化膜２６の障壁を超えてシリコン窒化膜２７中に入る。すなわち、シリコン酸化膜２６に加えられる電界と時間によってシリコン窒化膜２７中に入るエレクトロンｅの総量が決まる。電圧はゲート絶縁膜２５の膜厚ｄ1 の厚さに比例した量を印加する必要がある。
従って、所望のポテンシャルを得るには、印加電圧もしくは印加時間を制御する。
ポテンシャル値≒ソースフォロワ（又はインバータ）回路の出力電圧
であるため、ゲートにパルス電圧を印加して出力値を読み、判断し、くり返すことになる。
【０１２２】
ＭＯＮＯＳ構造におけるＭＩＳ素子のポテンシャルを調整する方式としては、パルス振幅変調と、パルス幅変調の２方式がある。図１８はパルス振幅変調方式を用いた場合である。前述した図８と同様に、ＭＯＮＯＳ構造のＭＩＳ素子を駆動用ＭＩＳトランジスタ９２として、この駆動用ＭＩＳトランジスタ９２と負荷抵抗９３とからなるソースフォロワ回路を構成する。
【０１２３】
先ず、図１８のステップ〔Ｉ〕でソースフォロワ回路の出力電圧Ｖout を検出する。
次に、ステップ〔II〕でこの出力電圧Ｖout を基準値（所望電圧値）と比較し、一致（即ちＶout ≦基準値）すれば、所望のポテンシャルに設定されていることになり、調整工程を停止させる。
ステップ〔II〕の比較工程で出力電圧Ｖout と基準値が不一致（即ちＶout ＞基準値）であれば、次のステップ〔III 〕でドレイン側の電源端子９６を０Ｖとし、基準値と出力電圧Ｖout の差分に比例した高電圧（即ち一定のパルス幅で振幅を変調したパルス電圧）φVGを駆動用ＭＩＳトランジスタ９２のゲートに印加し、所定量のエレクトロンをゲート絶縁膜中に注入する。
次いでステップ〔Ｉ〕に戻って再びソースフォロワ回路の出力電圧Ｖout を検出し、ステップ〔II〕でその出力電圧Ｖout と基準値とを比較する。一致するまで、この工程を繰返す。
【０１２４】
図１９は、パルス幅変調方式を用いた場合である。
図１８と同様にＭＯＮＯＳ構造のＭＩＳ素子を駆動用ＭＩＳトランジスタ９２として之と負荷抵抗９３とでソースフォロワ回路を構成する。
先ず、ステップ〔Ｉ〕でソースフォロワ回路の出力電圧Ｖout を検出する。
次に、ステップ〔II〕でこの出力電圧Ｖout を基準値（所望電圧値）と比較し、一致（即ちＶout ≦基準値の状態）すれば所望のポテンシャルに設定されていることになり、調整工程を停止させる。
ステップ〔II〕の比較工程で出力電圧Ｖout と基準値が不一致（即ちＶout ＞基準値）であれば、次のステップ〔III 〕でドレイン側の電源端子９６を０Ｖとし、ゲートに高電圧を基準値と出力電圧Ｖout の差分に比例した時間だけ、即ち一定の電圧（振幅）でパルス幅を調整したパルス電圧φVGを印加し、所定量のエレクトロンをゲート絶縁膜中に注入する。
そして、ステップ〔Ｉ〕に戻って、再びソースフォロワ回路の出力電圧Ｖout を検出し、ステップ〔II〕でその出力電圧Ｖout と基準値とを比較する。一致するまでこの工程を繰返す。
【０１２５】
このようにして、ＭＯＮＯＳ構造のＭＩＳ素子のポテンシャルを所望の値に設定することができる。
インバータ回路を用いた場合もその出力電圧を検出して同様の工程を繰返すことにより、所望のポテンシャルを設定できる。
【０１２６】
なお、上例はインターライン転送方式のＣＣＤ固体撮像素子に適用したが、フレームインターライン転送方式のＣＣＤ固体撮像素子にも適用できることは勿論である。
【０１２７】
上例ではバイアス回路をＣＣＤ固体撮像素子の基板電圧の設定、リセットゲートバイアスの設定に適用したが、その他増幅型固体撮像素子においてその基板に印加する制御電圧の設定を上記バイアス回路により行うこともできる。
【０１２８】
増幅型固体撮像素子は、光電変換により得られたホール（信号電荷）をｎチャネルＭＯＳトランジスタのｐ型ポテンシャル井戸に蓄積しておき、このｐ型ポテンシャル井戸における電位変動（いわゆるバックゲートの電位変化）によるチャネル電流の変化を画素信号として出力するようにしている。
【０１２９】
図２０は、増幅型固体撮像素子の単位画素の半導体構造を示す。この図において、１２０はｐ型基板、１２１はｎ型ウエル領域、１２２は光電変換されたホール（信号電荷）１２３を蓄積するｐ型ウエル領域である。このｐ型ウエル領域１２３にｎ型のソース領域１２４及びドレイン領域１２５が形成され、両領域１２４及び１２５間上にゲート絶縁膜を介してゲート電極１２６が形成される。この単位画素が複数マトリックス状に配され、図示せざるも、例えば単位画素のゲートが垂直走査回路よりの垂直選択線に接続され、ソースが信号線に接続される。信号線の一端部は負荷ＭＯＳトランジスタが接続され、信号線の他端は画素信号をサンプルホールドするサンプルホールド回路及びスイッチング用ＭＯＳトランジスタを介して水平信号線に接続され、各スイッチング用ＭＯＳトランジスタのゲートが水平走査回路に接続される。各単位画素のドレインが電源に接続され、電源と信号線間にリセット時のスイッチング用ＭＯＳトランジスタが接続される。
【０１３０】
単位画素のｐ型ウエル領域１２２に蓄積されたホールは、読み出し時におけるチャネル領域を制御し、これにより単位画素と負荷ＭＳトランジスタとで構成されるソースフォロワ回路におけるソース端子の電位が変化し、この電位変化が画素信号としてサンプルホールド回路を通じて水平信号線に出力される。
【０１３１】
この増幅型固体撮像素子では、図２１のポテンシャル図の実線で示すように、画素の読み出し時に、基板端子Ｓｕｂに基板電圧Ｖsub （例えば０Ｖ）が印加される。リセット時（又は電子シャッタ時）には、破線で示すように例えばゲートに読み出し時と同じゲート電圧が印加されると共に、基板端子Ｓubに所望の基板電圧Ｖsub Ｒ（例えば−６Ｖ〜−１０Ｖ程度）が印加される。ホール（信号電荷）１２３が基板１２０に排出される。このリセット時（又は電子シャッタ時）の基板電圧Ｖsub Ｒの設定にも上述したバイアス回路９１，１０２，１０５又は１１０を用いることができる。
【０１３２】
また、本発明は、複数のＭＩＳ素子よりなる半導体集積回路の各ＭＩＳ素子間のしきい値電圧のばらつきを補正する方法に適用できる。この例では、各ＭＩＳ素子を、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の順に積層された３層構造のゲート絶縁膜を有するいわゆるＭＯＮＯＳ構造に構成する。そして、各ＭＩＳ素子のチャネルポテンシャルを検出し、チャネルポテンシャルを基準値と比較する。そして、ソース及びドレインを０Ｖとし、ゲートに高電圧を印加して、そのチャネルポテンシャルと基準値とのずれを補う量の電荷を、上述と同様の電荷注入方法によってゲート絶縁膜のシリコン窒化膜中に注入し蓄積する。これによって、各ＭＩＳ素子のしきい値電圧のばらつきを補正することができる。
【０１３３】
本発明は、ＭＩＳ素子のチャネルポテンシャル調整方法に適用できる。この例においても、ＭＩＳ素子を、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の順に積層された３層構造のゲート絶縁膜を有するＭＯＮＯＳ構造に構成する。そして、このＭＩＳ素子のチャネルポテンシャルを基準値と比較し、この基準値とのずれを補う量の電荷を上記と同様の方法でＭＩＳ素子のゲート絶縁膜のシリコン窒化膜に注入する。これによって、ＭＩＳ素子のチャネルポテンシャルを調整することができる。
【０１３４】
本発明は他の実施例として、固体撮像装置、その他、等に適用されるＣＣＤ構造の電荷転送装置に適用できる。本例の電荷転送装置は、半導体基板上にゲート絶縁膜を介して転送方向に複数の転送電極を配列してなる電荷転送部と、この電荷転送部より転送された電荷を蓄積する浮遊容量即ち、１の導電型の半導体領域からなる、いわゆるフローティングディフージョン領域と、この浮遊容量の電位を所定電位にリセットするリセットトランジスタを備えている。リセットトランジスタは、所定電位が与えられる１の導電型の半導体領域からなるいわゆるリセットドレイン領域と浮遊容量間にＭＩＳ構造のリセットゲート部を形成して構成される。そして、このリセットトランジスタ、即ちそのリセットゲート部のゲート電極（制御電極）に供給するバイアス電圧を前述したバイアス回路９１，１０２，１０５又は１１０によって得るようになす。
【０１３５】
また、本発明に係るＭＩＳ素子は、ＣＣＤ構造、ＣＣＤ転送レジスタ、ＭＩＳＦＥＴ等を総称して指す。
例えばＣＣＤ転送レジスタのゲート絶縁膜をシリコン酸化膜、シリコン窒化膜及びシリコン酸化膜の３層構造とし、そのシリコン窒化膜に電荷を蓄積して転送部下のチャネルポテンシャルを設定することもできる。
【０１３６】
上述したように、本発明の実施例によれば、ＭＩＳ素子におけるポテンシャル或はゲートバイアの値をアナログ的に細かく設定することができる。従って、例えばＣＣＤ固体撮像素子に例をとるならば、そのＣＣＤ固体撮像素子の特にリセットゲート部、基板電圧の無調整化が図られ、またリセットパルスの低振幅化が図られて低消費電力化が図られる。
【０１３７】
また、バイアス回路を用いる場合は、一部保護素子の省略も可能となる等、保護素子面で有利となる。
さらに、ソースフォロワ式のバイアス回路はＣＣＤ固体撮像素子のリセットゲート部のＤＣバイアスＶRGを得るバイアス回路に適し、インバータ式のバイアス回路は固体撮像素子の基板電圧を得るバイアス回路に適すものである。
【０１４０】
【発明の効果】
本発明に係るバイアス回路の調整方法によれば、バイアス回路の出力電圧を検出し、所望の電圧値と比較し、出力電圧と所望の電圧値とのずれに応じてＭＩＳＦＥＴのゲートに電圧を印加して所定量の電荷をゲート絶縁膜中に注入するので、出力バイアスを適正に調整することができる。
【０１４１】
本発明に係る電荷転送装置によれば、その浮遊容量の電位をリセットするリセットトランジスタの制御電極に供給するバイアス電圧を、上記バイアス回路により発生させることにより、所望のバイアス電圧を供給することができ、適正なリセット動作を行わせることができる。
【０１４３】
本発明に係る電荷検出装置によれば、信号電荷を蓄積する浮遊容量の電位をリセットするリセット用ＭＩＳＦＥＴに対してそのゲート絶縁膜、特に酸化膜、窒化膜、酸化膜の多層構造のゲート絶縁膜にゲート部下のポテンシャルの基準値とのずれを補う電荷を注入することにより、ゲート下のポテンシャルをアナログ的に適正な値に設定することができる。従って、固体撮像素子等の電荷検出装置に適用して好適ならしめる。
【０１４４】
本発明に係る電荷検出装置の調整方法によれば、電荷検出装置からの画像出力の波形に応じてリセット用ＭＩＳＦＥＴのゲートに電圧を印加して所定量の電荷をゲート絶縁膜中に注入するので、リセット用ＭＩＳＦＥＴのゲート下のポテンシャルを適正に調整するころができる。
【図面の簡単な説明】
【図１】本発明に係るＭＩＳ素子の実施例を示す構成図である。
【図２】本発明に係るｎチャネルＭＩＳ素子の場合のポテンシャルシフト動作の説明図である。
【図３】本発明に係るｐチャネルＭＩＳ素子の場合のポテンシャルシフト動作の説明図である。
【図４】本発明に係るＣＣＤ固体撮像素子の一例を示す概略的構成図である。
【図５】図４のＡ−Ａ線上の断面図である。
【図６】図４のＢ−Ｂ線上の断面図である。
【図７】リセットゲート部でのポテンシャル調整の説明に供するポテンシャル分布を含む説明図である。
【図８】Ａ 本発明に係るソースフォロワ方式のバイアス回路の一例を示す回路図である。
Ｂ 本発明に係るソースフォロワ方式のバイアス回路の他の例を示す回路図である。
【図９】図８のバイアス回路を用いた本発明に係るＣＣＤ固体撮像素子の要部の構成図である。
【図１０】本発明の説明に供する回路説明図である。
【図１１】図１０の等価回路におけるＶ−Ｉ特性図である。
【図１２】本発明に係る多段構成のバイアス回路の一例を示す回路図である。
【図１３】本発明に係るインバータ方式のバイアス回路の一例を示す回路図である。
【図１４】本発明に係るインバータ方式のバイアス回路の他の例を示す回路図である。
【図１５】本発明に係るバイアス回路の他の例を示す回路図である。
【図１６】本発明に係るバイアス回路の他の例を示す回路図である。
【図１７】本発明に係るバイアス回路の他の例を示す回路図である。
【図１８】本発明に係るＭＩＳ素子のポテンシャルシフトを行う方法の一例を示すフローチャートである。
【図１９】本発明に係るＭＩＳ素子のポテンシャルシフトを行う方法の他の例を示すフローチャートである。
【図２０】増幅型固体撮像素子の画素ＭＯＳトランジスタの例を示す断面図である。
【図２１】増幅型固体撮像素子の読み出し時及びリセット時のポテンシャル分布図である。
【図２２】従来のＣＣＤ固体撮像素子の説明に供する要部の構成図である。
【図２３】Ａ 従来のＣＣＤ固体撮像素子の説明に供する受光を含む基板方向のポテンシャル図である。
Ｂ 調整後のポテンシャル図である。
【図２４】従来の紫外線消去型ＲＯＭの断面図である。
【符号の説明】
２１ ＭＩＳ素子
２２ 第１導電型領域
２３ 第２導電型ソース領域
２４ 第２導電型ドレイン領域
２５ ゲート絶縁膜
２６ シリコン酸化膜
２７ シリコン窒化膜
２８ シリコン酸化膜
３０ ゲート電極
４１ ＣＣＤ固体撮像素子
４２ 受光部
４３ 垂直転送レジスタ
４４ 撮像領域
４５ 水平転送レジスタ
４６ 出力回路（電荷検出回路）
５６ シリコン酸化膜
５７ シリコン窒化膜
５８ シリコン酸化膜
５９，８４ ゲート絶縁膜
６７ 水平出力ゲート部
ＦＤ フローティングディフージョン領域
８２ リセットゲート部
８１ リセットドレイン領域
８６ 保護素子
９１，１０２ ソースフォロワ方式のバイアス回路
９２ 駆動用ＭＩＳトランジスタ
９３ 負荷抵抗器
９６ 電源端子
９５ ゲート端子
９７ チップ
１０５，１１０ インバータ方式のバイアス回路
Claims (5)
- 第１の電位と第２の電位との間に直列接続された負荷及びＭＩＳＦＥＴを有し、
該負荷とＭＩＳＦＥＴとの接点よりバイアス電圧を得るようにしたバイアス回路の調整方法において、
前記バイアス回路の出力電圧を検出し、所望の電圧値と比較する工程と、
前記出力電圧と前記所望の電圧値とのずれに応じて前記ＭＩＳＦＥＴのゲートに電圧を印加することによって所定量の電荷をゲート絶縁膜中に注入する工程とを有することを特徴とするバイアス回路の調整方法。 - 電荷転送部と、
該電荷転送部より転送された電荷を蓄積する浮遊容量と、
該浮遊容量の電位を所定電位にリセットするリセットトランジスタと、
前記リセットトランジスタの制御電極に供給するバイアス電圧を発生するバイアス回路とを備え、
前記バイアス回路は、第１の電位と第２の電位との間に直列接続された負荷及びＭＩＳＦＥＴを有し、
該負荷とＭＩＳＦＥＴとの接点よりバイアス電圧を得るようにされ、
前記ＭＩＳＦＥＴのゲート絶縁膜にはしきい値電圧を調整する電荷が注入されていることを特徴とする電荷転送装置。 - 信号電荷を蓄積する浮遊容量と、
該浮遊容量に蓄えられた電荷を検出する検出回路と、
前記浮遊容量の電位を所定電位にリセットするリセット用ＭＩＳＦＥＴとを備え、
前記リセット用ＭＩＳＦＥＴのゲート絶縁膜にゲート部下のポテンシャルの基準値とのずれを補う所定量の電荷が注入されていることを特徴とする電荷検出装置。 - 前記リセット用ＭＩＳＦＥＴのゲート絶縁膜は、酸化膜、窒化膜、酸化膜の順に積層された多層構造を有することを特徴とする請求項３に記載の電荷検出装置。
- 信号電荷を蓄積する浮遊容量と、
該浮遊容量に蓄えられた電荷を検出する検出回路と、
前記浮遊容量の電位を所定電位にリセットするリセット用ＭＩＳＦＥＴとを備えた電荷検出装置の調整方法において、
前記電荷検出装置からの画像出力の波形に応じて前記ＭＩＳＦＥＴのゲートに電圧を印加することによって所定量の電荷をゲート絶縁膜中に注入する工程を有することを特徴とする電荷検出装置の調整方法。
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16431094A JP3635681B2 (ja) | 1994-07-15 | 1994-07-15 | バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 |
| MYPI95001866A MY118479A (en) | 1994-07-15 | 1995-07-05 | Analogue misfet with threshold voltage adjuster |
| SG1995000825A SG64843A1 (en) | 1994-07-15 | 1995-07-08 | Analogue misfet with threshold voltage adjuster |
| EP99126218A EP1003224B1 (en) | 1994-07-15 | 1995-07-13 | Analogue MISFET with threshold voltage adjuster |
| US08/502,257 US6104072A (en) | 1994-07-15 | 1995-07-13 | Analogue MISFET with threshold voltage adjuster |
| KR1019950020573A KR100423916B1 (ko) | 1994-07-15 | 1995-07-13 | 미스(mis)소자및이것을사용한아날로그미스페트(misfet),임계치전압의보정방법,채널포텐셜조정방법,바이어스회로,전하전송장치,고체촬상장치,전하검출장치 |
| DE69533523T DE69533523T2 (de) | 1994-07-15 | 1995-07-13 | Verfahren zur Schwellspannungseinstellung einer MIS Anordnung und Ladungsdetektionseinrichtung |
| DE69519001T DE69519001T2 (de) | 1994-07-15 | 1995-07-13 | Analog MISFET mit Schwellspannungsregler |
| DE69528298T DE69528298T2 (de) | 1994-07-15 | 1995-07-13 | Analog MISFET mit einstellbarer Schwellspannung |
| EP98114675A EP0886321B1 (en) | 1994-07-15 | 1995-07-13 | Threshold voltage adjusting method for a MIS device and charge detecting device |
| EP95111024A EP0692825B1 (en) | 1994-07-15 | 1995-07-13 | Analogue MISFET with threshold voltage adjuster |
| US08/885,651 US6084273A (en) | 1994-07-15 | 1997-06-30 | Analogue misfet with threshold voltage adjuster |
| US08/885,286 US6198138B1 (en) | 1994-07-15 | 1997-06-30 | Analogue misfet with threshold voltage adjuster |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16431094A JP3635681B2 (ja) | 1994-07-15 | 1994-07-15 | バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004298026A Division JP4442382B2 (ja) | 2004-10-12 | 2004-10-12 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0832065A JPH0832065A (ja) | 1996-02-02 |
| JP3635681B2 true JP3635681B2 (ja) | 2005-04-06 |
Family
ID=15790711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16431094A Expired - Lifetime JP3635681B2 (ja) | 1994-07-15 | 1994-07-15 | バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US6104072A (ja) |
| EP (3) | EP1003224B1 (ja) |
| JP (1) | JP3635681B2 (ja) |
| KR (1) | KR100423916B1 (ja) |
| DE (3) | DE69519001T2 (ja) |
| MY (1) | MY118479A (ja) |
| SG (1) | SG64843A1 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3635681B2 (ja) * | 1994-07-15 | 2005-04-06 | ソニー株式会社 | バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 |
| JP3119586B2 (ja) * | 1996-06-28 | 2000-12-25 | 日本電気株式会社 | 電荷転送装置及びその製造方法 |
| DE59704729D1 (de) * | 1996-08-01 | 2001-10-31 | Infineon Technologies Ag | Verfahren zum betrieb einer speicherzellenanordnung |
| DE69627393T2 (de) * | 1996-11-27 | 2004-02-05 | Hitachi, Ltd. | Flüssigkristallanzeige mit aktivmatrix |
| DE19903598A1 (de) * | 1999-01-29 | 2000-08-10 | Siemens Ag | Halbleitervorrichtung mit Mehrfachdielektrikum |
| JP4834897B2 (ja) * | 2000-05-02 | 2011-12-14 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
| KR100332949B1 (ko) | 2000-05-23 | 2002-04-20 | 윤종용 | 전자 줌 기능에 적합한 고체 촬상 소자 |
| JP4673477B2 (ja) * | 2000-09-07 | 2011-04-20 | 株式会社アドバンテスト | 撮像素子駆動回路、撮像素子試験装置 |
| US6762463B2 (en) * | 2001-06-09 | 2004-07-13 | Advanced Micro Devices, Inc. | MOSFET with SiGe source/drain regions and epitaxial gate dielectric |
| JP3980302B2 (ja) * | 2001-08-21 | 2007-09-26 | 富士フイルム株式会社 | 固体撮像装置およびその駆動方法 |
| JP2003101005A (ja) * | 2001-09-27 | 2003-04-04 | Citizen Watch Co Ltd | 固体撮像装置 |
| US6897522B2 (en) | 2001-10-31 | 2005-05-24 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| US6925007B2 (en) | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| WO2003081742A1 (en) * | 2002-03-22 | 2003-10-02 | Freescale Semiconductor, Inc. | Circuit for electrostatic discharge protection |
| US7094707B1 (en) * | 2002-05-13 | 2006-08-22 | Cypress Semiconductor Corporation | Method of forming nitrided oxide in a hot wall single wafer furnace |
| JP2004014911A (ja) * | 2002-06-10 | 2004-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4208559B2 (ja) * | 2002-12-03 | 2009-01-14 | キヤノン株式会社 | 光電変換装置 |
| US7209332B2 (en) * | 2002-12-10 | 2007-04-24 | Freescale Semiconductor, Inc. | Transient detection circuit |
| US20050251617A1 (en) * | 2004-05-07 | 2005-11-10 | Sinclair Alan W | Hybrid non-volatile memory system |
| JP4051034B2 (ja) * | 2004-01-28 | 2008-02-20 | シャープ株式会社 | 増幅型固体撮像装置およびその駆動方法 |
| JP2005277398A (ja) * | 2004-02-25 | 2005-10-06 | Sony Corp | Ｃｃｄリニアセンサ |
| KR100594262B1 (ko) * | 2004-03-05 | 2006-06-30 | 삼성전자주식회사 | 바이어스 회로, 이를 구비한 고체 촬상 소자 및 그 제조방법 |
| JP4739703B2 (ja) * | 2004-07-14 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
| JP4739706B2 (ja) * | 2004-07-23 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法 |
| US20060087297A1 (en) * | 2004-10-25 | 2006-04-27 | Qi Deng | Multi-mode multi-phase inductor-less DC/DC regulator |
| US7446990B2 (en) * | 2005-02-11 | 2008-11-04 | Freescale Semiconductor, Inc. | I/O cell ESD system |
| JP4827422B2 (ja) * | 2005-03-10 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の設計方法と装置並びにプログラム |
| JP4506684B2 (ja) * | 2006-02-15 | 2010-07-21 | ソニー株式会社 | 負荷を駆動する駆動方法および駆動装置、並びに電子機器 |
| TWI370678B (en) | 2006-02-15 | 2012-08-11 | Sony Corp | Solid-state image-capturing device, driving method thereof, camera, electric charge transfer device, driving method and driving device for driving load, and electronic equipment |
| US20070267748A1 (en) * | 2006-05-16 | 2007-11-22 | Tran Tu-Anh N | Integrated circuit having pads and input/output (i/o) cells |
| US7808117B2 (en) * | 2006-05-16 | 2010-10-05 | Freescale Semiconductor, Inc. | Integrated circuit having pads and input/output (I/O) cells |
| KR100796654B1 (ko) * | 2006-06-02 | 2008-01-22 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US7508432B2 (en) * | 2006-07-19 | 2009-03-24 | Eastman Kodak Company | CCD with improved substrate voltage setting circuit |
| JP2008270258A (ja) * | 2007-04-16 | 2008-11-06 | Denso Corp | 半導体装置の製造方法 |
| US7777998B2 (en) | 2007-09-10 | 2010-08-17 | Freescale Semiconductor, Inc. | Electrostatic discharge circuit and method therefor |
| JP2010117996A (ja) * | 2008-11-14 | 2010-05-27 | Sharp Corp | 定電流回路および半導体装置、電子機器 |
| JP5578045B2 (ja) * | 2010-01-26 | 2014-08-27 | セイコーエプソン株式会社 | 検出装置、センサーデバイス及び電子機器 |
| JP2013008801A (ja) * | 2011-06-23 | 2013-01-10 | Toshiba Corp | 半導体装置 |
| JP5703269B2 (ja) * | 2012-08-23 | 2015-04-15 | 株式会社東芝 | ミキサ回路 |
| WO2015136413A1 (en) * | 2014-03-12 | 2015-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| EA027679B1 (ru) * | 2014-12-23 | 2017-08-31 | Открытое акционерное общество "ИНТЕГРАЛ"-управляющая компания холдинга "ИНТЕГРАЛ" | Способ проведения испытаний на термополевую стабильность интегральных микросхем |
| US9905608B1 (en) * | 2017-01-11 | 2018-02-27 | Semiconductor Components Industries, Llc | EMCCD image sensor with stable charge multiplication gain |
| EP3664111B1 (en) * | 2018-12-03 | 2023-06-07 | Hitachi Energy Switzerland AG | Film capacitor with balancing path |
| TWI715344B (zh) * | 2019-12-10 | 2021-01-01 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609414A (en) * | 1968-08-20 | 1971-09-28 | Ibm | Apparatus for stabilizing field effect transistor thresholds |
| US3591852A (en) * | 1969-01-21 | 1971-07-06 | Gen Electric | Nonvolatile field effect transistor counter |
| JPS5255987Y2 (ja) * | 1971-09-15 | 1977-12-17 | ||
| US3956025A (en) * | 1973-06-01 | 1976-05-11 | Raytheon Company | Semiconductor devices having surface state control and method of manufacture |
| US3945031A (en) | 1973-12-10 | 1976-03-16 | Bell Telephone Laboratories, Incorporated | Charge effects in doped silicon dioxide |
| JPS5346621B2 (ja) * | 1974-10-21 | 1978-12-15 | ||
| DE2620973A1 (de) * | 1975-06-30 | 1977-01-27 | Ibm | Halbleiterschaltungsanordnung zur fet-substratvorspannungserzeugung |
| JPS54143267A (en) * | 1978-04-28 | 1979-11-08 | Citizen Watch Co Ltd | Electronic watch |
| US4232221A (en) * | 1979-01-22 | 1980-11-04 | The United States Of America As Represented By The Secretary Of The Air Force | Method and apparatus for trimming IR/CCD mosaic sensors |
| EP0078318A4 (en) * | 1981-05-11 | 1983-06-24 | Ncr Corp | SEMICONDUCTOR MEMORY ARRANGEMENT WITH VARIABLE THRESHOLD. |
| EP0213972A1 (en) * | 1985-08-30 | 1987-03-11 | SILICONIX Incorporated | Method for shifting the threshold voltage of DMOS transistors |
| US4797856A (en) * | 1987-04-16 | 1989-01-10 | Intel Corporation | Self-limiting erase scheme for EEPROM |
| US4890144A (en) * | 1987-09-14 | 1989-12-26 | Motorola, Inc. | Integrated circuit trench cell |
| JPH0782760B2 (ja) * | 1988-09-02 | 1995-09-06 | 三菱電機株式会社 | 画像メモリ素子 |
| JP2638654B2 (ja) * | 1990-02-06 | 1997-08-06 | 三菱電機株式会社 | 半導体不揮発性記憶装置 |
| JPH04206967A (ja) * | 1990-11-30 | 1992-07-28 | Mitsubishi Electric Corp | 画像メモリを内蔵する増幅型固体撮像素子 |
| JP2976585B2 (ja) * | 1991-05-10 | 1999-11-10 | ソニー株式会社 | 半導体装置の製造方法 |
| EP0522552B1 (en) * | 1991-07-12 | 1998-01-07 | Sony Corporation | Charge transfer device |
| US5481129A (en) * | 1991-10-30 | 1996-01-02 | Harris Corporation | Analog-to-digital converter |
| US5467305A (en) * | 1992-03-12 | 1995-11-14 | International Business Machines Corporation | Three-dimensional direct-write EEPROM arrays and fabrication methods |
| JP3167457B2 (ja) * | 1992-10-22 | 2001-05-21 | 株式会社東芝 | 半導体装置 |
| JP2832136B2 (ja) * | 1992-12-28 | 1998-12-02 | シャープ株式会社 | 固体撮像装置及びその製造方法 |
| US5436481A (en) * | 1993-01-21 | 1995-07-25 | Nippon Steel Corporation | MOS-type semiconductor device and method of making the same |
| EP0621603B1 (en) * | 1993-04-22 | 1999-02-10 | STMicroelectronics S.r.l. | Method and circuit for tunnel-effect programming of floating-gate MOSFETS |
| JP3635681B2 (ja) * | 1994-07-15 | 2005-04-06 | ソニー株式会社 | バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 |
-
1994
- 1994-07-15 JP JP16431094A patent/JP3635681B2/ja not_active Expired - Lifetime
-
1995
- 1995-07-05 MY MYPI95001866A patent/MY118479A/en unknown
- 1995-07-08 SG SG1995000825A patent/SG64843A1/en unknown
- 1995-07-13 EP EP99126218A patent/EP1003224B1/en not_active Expired - Lifetime
- 1995-07-13 DE DE69519001T patent/DE69519001T2/de not_active Expired - Lifetime
- 1995-07-13 EP EP95111024A patent/EP0692825B1/en not_active Expired - Lifetime
- 1995-07-13 EP EP98114675A patent/EP0886321B1/en not_active Expired - Lifetime
- 1995-07-13 US US08/502,257 patent/US6104072A/en not_active Expired - Lifetime
- 1995-07-13 DE DE69533523T patent/DE69533523T2/de not_active Expired - Lifetime
- 1995-07-13 DE DE69528298T patent/DE69528298T2/de not_active Expired - Lifetime
- 1995-07-13 KR KR1019950020573A patent/KR100423916B1/ko not_active IP Right Cessation
-
1997
- 1997-06-30 US US08/885,286 patent/US6198138B1/en not_active Expired - Lifetime
- 1997-06-30 US US08/885,651 patent/US6084273A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0692825B1 (en) | 2000-10-04 |
| DE69528298D1 (de) | 2002-10-24 |
| KR960006100A (ko) | 1996-02-23 |
| SG64843A1 (en) | 1999-05-25 |
| EP0886321A1 (en) | 1998-12-23 |
| US6104072A (en) | 2000-08-15 |
| EP1003224A1 (en) | 2000-05-24 |
| JPH0832065A (ja) | 1996-02-02 |
| US6084273A (en) | 2000-07-04 |
| EP0692825A2 (en) | 1996-01-17 |
| KR100423916B1 (ko) | 2004-07-19 |
| DE69533523D1 (de) | 2004-10-21 |
| US6198138B1 (en) | 2001-03-06 |
| EP1003224B1 (en) | 2002-09-18 |
| DE69519001T2 (de) | 2001-05-17 |
| EP0886321B1 (en) | 2004-09-15 |
| DE69528298T2 (de) | 2003-05-28 |
| MY118479A (en) | 2004-11-30 |
| DE69519001D1 (de) | 2000-11-09 |
| EP0692825A3 (en) | 1996-12-04 |
| DE69533523T2 (de) | 2005-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3635681B2 (ja) | バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 | |
| US6512544B1 (en) | Storage pixel sensor and array with compression | |
| US6188093B1 (en) | Photoelectric conversion devices and photoelectric conversion apparatus employing the same | |
| US6828601B2 (en) | Charge transfer apparatus | |
| KR100760903B1 (ko) | 증폭형 고체 촬상 장치 | |
| US5780884A (en) | Amplication type solid-state imaging device | |
| US6674471B1 (en) | Solid-state imaging device and method for driving the same | |
| US5369047A (en) | Method of making a BCD low noise high sensitivity charge detection amplifier for high performance image sensors | |
| US7139023B2 (en) | High dynamic range charge readout system | |
| US20050167707A1 (en) | Solid state image sensing device and manufacturing and driving methods thereof | |
| US7184083B2 (en) | Solid state image pickup apparatus of low power consumption and its driving method | |
| US7045400B2 (en) | Solid-state imaging device and method for manufacturing same | |
| JP3781672B2 (ja) | 固体撮像装置 | |
| JP4645764B2 (ja) | 固体撮像装置 | |
| US5767902A (en) | Solid-state imaging device | |
| JP4442382B2 (ja) | 固体撮像装置 | |
| US6157053A (en) | Charge transfer device and method of driving the same | |
| US7002129B2 (en) | Charge detection node with reset feed-through shielding gate | |
| US20040246356A1 (en) | Solid-state imaging device and method for driving the same | |
| JP4069475B2 (ja) | 電荷検出装置並びにこれを搭載した電荷転送装置および固体撮像装置 | |
| JPS63308373A (ja) | 電荷転送装置 | |
| JPH0294880A (ja) | 固体撮像装置 | |
| JPH04206743A (ja) | Ｃｃｄ転送回路 | |
| JPH04364678A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH04357871A (ja) | Ｃｃｄ固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |