JPH04357871A - Ｃｃｄ固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＣＤ（電荷結合素
子）固体撮像素子に関し、出力アンプを内蔵したものに
利用して有効な技術に関するものである。

【０００２】

【従来の技術】内蔵アンプを持つＣＣＤ固体撮像素子の
例として、平成２年３月１５日、電気学会研究資料『１
／３インチ２７万画素ＣＣＤ撮像素子』がある。

【０００３】

【発明が解決しようとする課題】上記のＣＣＤ固体撮像
素子では、内蔵アンプを構成するＦＥＴ（電界効果型ト
ランジスタ）をホトダイオードやＣＣＤ転送回路からな
る画素部と同じウェル領域に形成される。この画素部の
電位は固定である。これに対して、ソースフォロワ形態
の出力ＦＥＴのソース電位は出力信号電圧に応じて変化
する。このことから、本願発明者にあっては、ＦＥＴの
チャンネルとソースとの間に電位差が生じて、基板効果
によってＦＴＥＴの実質的なしきい値電圧が変化してし
まい、アンプのゲインを落とす大きな原因になっいるこ
とに気が付いた。この発明の目的は、簡単な構成により
、内蔵アンプのゲインの向上と安定化を図ったＣＣＤ固
体撮像素子を提供することにある。この発明の前記なら
びにそのほかの目的と新規な特徴は、本明細書の記述お
よび添付図面から明らかになるであろう。

【０００４】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、信号電荷を転送するＣＣＤ
転送回路を通して転送された信号電荷を電圧信号に変換
するソースフォロワＭＯＳＦＥＴの出力信号を受けて外
部端子へ出力させる出力信号を形成するドライバＭＯＳ
ＦＥＴを独立したウェル領域に形成し、そのソースと接
続させる。

【０００５】

【作用】上記した手段によれば、ドライバＭＯＳＦＥＴ
のソースとウェル電位とは常に同じ電位にされるから基
板効果による実効しきい値電圧の増大や変動がなく、ゲ
インの向上と安定化が可能になる。

【０００６】

【実施例】図４には、この発明が適用されるＣＣＤ固体
撮像素子の一実施例の概略回路構成図が示されている。 同図の各回路は、公知の半導体集積回路の製造技術によ
り、単結晶シリコンのような１個の半導体基板上におい
て形成される。同図では、ＣＣＤ固体撮像素子全体の理
解を容易にするため２行２列の合計４個からなるホトダ
イオードＤ１〜Ｄ４が代表として例示的に示されている
。実際には、複数行と複数列にホトダイオードをマトリ
ックス状に配置して、公知のように全体で約２０万から
約４０万のような多数のホトダイオードが設けられるも
のである。

【０００７】ホトダイオードＤ１のアノード側は回路の
接地電位点に接続され、カソード側にホトゲート（以下
単にＰＧゲートという）が設けられて、光電変換された
信号電荷が垂直ＣＣＤ（以下、ＶＣＣＤという）のＶ１
ゲートに転送される。同じ列の他のホトダイオードＤ２
は、ＰＧゲートを介してＶＣＣＤのＶ３ゲートに転送さ
れる。他の列のホトダイオードＤ３，Ｄ４も上記同様に
ＰＧゲートを介してそれに対応したＶＣＣＤに転送され
る。

【０００８】ＶＣＣＤの最終段の信号電荷は、水平ＣＣ
Ｄ（以下、ＨＣＣＤという）に転送される。ＨＣＣＤは
、ＶＣＣＤから次の信号電荷が転送されるまでの間に転
送パルスＨ１，Ｈ２に同期して高速に電荷転送動作を行
い、信号電荷を電圧信号に変換する検出容量Ｃに伝える
。ＨＣＣＤの出力部に設けられるＯＧはアウトプットゲ
ートであり、バイアス電圧ＶＯＧが供給されてＨＣＣＤ
の信号電荷がスムーズに検出容量Ｃに転送させるよう作
用する。

【０００９】上記のような検出容量Ｃに伝えられた信号
電荷は電圧信号に変換され、後述するような入力段ソー
スフォロワ回路と、出力段ソースフォロワ回路から構成
されるアンプＡより増幅されて出力端子Ｖｏｕｔ　へ送
出される。上記検出容量Ｃに転送された信号電荷は、上
記アンプＡを通して電圧信号として出力されると、リセ
ットＭＯＳＦＥＴＱ０により１画素毎にリセットされる
。言い換えるならば、信号電荷は、それに対応した信号
電圧が出力されると、リセットＭＯＳＦＥＴＱ０により
掃き出される。ＲＧはリセットゲートパルスでありＲＤ
はリセット電圧である。

【００１０】ＣＣＤ固体撮像素子の信号電荷の読み出し
動作の概略を次に説明する。ＰＧパルスがハイレベルに
されると、ＰＧゲートと接続されるＶＣＣＤのＶ１ゲー
トとＶ３ゲートがハイレベルにされる。これにより、ホ
トダイオードＤ１，Ｄ２（Ｄ３，Ｄ４）の光電変換電荷
がＶＣＣＤのＶ１，Ｖ３ゲートに読み出される。次に、
例えば奇数フィールドではＶ２ゲートがハイレベルにさ
れる。これにより、Ｖ１とＶ３ゲート下の信号電荷が混
合されてＶ２ゲート下に一旦集められる。以下、次のタ
イミングではＶ３ゲートがハイレベルに、更に次のタイ
ミングではＶ４ゲートがハイレベルにされて上記信号電
荷が下方向に転送される。以下、Ｖ１〜Ｖ４の順序で各
ゲートがハイレベルにされて、それより上に配置される
ホトダイオードにより変換された光電変換電荷を同様に
転送するものである。

【００１１】偶数フィールドでは、上記のようなＶ２ゲ
ートに代わってＶ４がハイレベルにされる。これにより
、１行ずれてＶ３とＶ１ゲート下の信号電荷が混合され
てＶ４ゲート下に一旦集められる。以下、次のタイミン
グではＶ１ゲートがハイレベルに、更に次のタイミング
ではＶ２ゲートがハイレベルにされて上記信号電荷が下
方向転送される。このように奇数フィールドと偶数フィ
ールドとで信号電荷の組み合わせを１行シフトすること
より等価的にインタレースでの読み出しが行われる。 なお、上記転送動作の説明のように１ゲート毎の転送で
はなく、正確には２ゲートに蓄えた電荷を順次転送する
ものであるが、転送動作を理解を容易にするため便宜的
に上記のように説明するものである。

【００１２】図３には、上記アンプＡの一実施例の回路
図が示されている。Ｎチャンネル型のＭＯＳＦＥＴ（絶
縁ゲート型電界効果トランジスタ、以下同じ）Ｑ１は、
入力段ソースフォロワ回路を構成し、そのゲートには上
記検出容量Ｃにより電圧信号に変換された入力信号ＩＮ
が供給される。このＭＯＳＦＥＴＱ１のドレインは動作
電圧ＯＤに接続され、ソースはＮチャンネル型の負荷Ｍ
ＯＳＦＥＴＱ２に接続される。このＭＯＳＦＥＴＱ２は
、そのゲートにバイアス電圧ＶＧが供給されることによ
って、定常的にオン状態にされて抵抗素子として作用す
る。ＭＯＳＦＥＴＱ２のソースは回路の接地電位ＶＳに
接続される。これらＭＯＳＦＥＴＱ１とＱ２が形成され
るウェル領域には、ウェルバイアス電圧ＷＥＬが供給さ
れる。このウェル領域には、後述するようにＣＣＤやホ
トダイオード等からなる画素部も形成される。

【００１３】上記初段ソースフォロワ回路の出力信号は
、出力段ソースフォロワ回路を構成するドライバＭＯＳ
ＦＥＴＱ３のゲートに供給される。このドライバＭＯＳ
ＦＥＴＱ３のドレインは上記動作電圧ＯＤに接続され、
ソースには負荷としてのＭＯＳＦＥＴＱ４が接続される
。この負荷ＭＯＳＦＥＴＱ４は、ゲートに上記同様なバ
イアス電圧が供給されることによって、定常的にオン状
態となり抵抗素子として作用させられる。負荷ＭＯＳＦ
ＥＴＱ４のソースは、回路の接地電位ＶＳに接続される
。上記ドライバＭＯＳＦＥＴＱ３は、そのソースが出力
端子ＯＵＴに接続されて、外部へ送出される出力信号を
形成する。

【００１４】この実施例では、出力段ソースフォロワ回
路のゲインを大きく、かつ安定にするために、ドライバ
ＭＯＳＦＥＴＱ３は、同図に点線で示すような独立した
１つのウェル（Ｐ）領域に形成される。特に制限されな
いが、負荷ＭＯＳＦＥＴＱ４も、独立したつ１のウェル
（Ｐ）領域に形成される。なお、上記入力段ソースフォ
ロワ回路を構成するＭＯＳＦＥＴＱ１とＱ２は、信号電
荷に対して大きな信号電圧を得るために検出容量Ｃに付
属する寄生容量を極力小さく抑える必要から、上記ホト
ダイオード及びＣＣＤ回路が形成されるウェル領域内に
、上記小さな容量しか持たないように形成される検出容
量Ｃに極力近接して形成される。言い換えるならば、Ｍ
ＯＳＦＥＴＱ１は、そのゲート容量が検出容量Ｃとほぼ
一体的となるように形成される。

【００１５】図１には、上記出力段ソースフォロワ回路
が形成されるウェル領域と、ホトダイオードや、ＣＣＤ
転送回路及び入力段ソースフォロワ回路が形成される画
素部のウェル領域の一実施例のパターン図が示されてい
る。同図において、右側にはホトダイオードを代表とす
るような素子が形成されるＰ型のウェル領域が形成され
る。ここには、図示しないが、図４のようなホトダイオ
ード、ＶＣＣＤ、ＨＣＣＤ等の他に、アンプＡを構成す
るＭＯＳＦＥＴＱ１，Ｑ２からなる入力段ソースフォロ
ワ回路が形成される。

【００１６】これに対して、同図左上部には、負荷ＭＯ
ＳＦＥＴＱ４が形成されるＰ型のウェル領域が形成され
、同図左下部には、ドライバＭＯＳＦＥＴＱ３が形成さ
れるＰ型のウェル領域が形成される。ドライバＭＯＳＦ
ＥＴＱ３は、そのコンダクタンスを比較的大きく設定す
るためにチャンネル幅が大きく形成される関係から、そ
の素子の占有面積が負荷ＭＯＳＦＥＴＱ４に比べて大き
くなる。これに応じて、ドライバＭＯＳＦＥＴＱ３が形
成されるウェル領域は、負荷ＭＯＳＦＥＴＱ４が形成さ
れるウェル領域より大きく形成される。

【００１７】Ｎ型の半導体基板上に形成される２つのＰ
型のウェル領域は、寄生ラテラルトランジスタとして作
用する。このような寄生ラテラルトランジスタによる不
所望な回路動作が生じないように、その電流増幅率を小
さくするために上記２つのウェル領域の距離を離して形
成する必要がある。このため、ウェル領域を上記のよう
に複数個設けると、ウェル領域の間隔が大きくなってチ
ップサイズを大型化してしまう。そこで、この実施例で
は、同図に点線で示すように、Ｐ型のウェル領域の間に
は、ガードリングとして作用させられる高濃度のＮ＋領
域が形成される。このガードリングとしてのＮ＋　領域
には、図示しないが、基板と同様な正のバイアス電圧が
与えられる。

【００１８】図２には、上記図１におけるＡ−Ｂ断面図
が示されている。ガードリングとしてのＮ＋　領域は、
Ｐ型のウェル領域から注入される少数キャリアを吸収し
て、他方のＰ型のウェル領域に到達するのを防ぐ作用を
行う。これにより、２つのＰ型のウェル領域を比較的接
近させて形成しても、その間に介在するガードリングの
作用によって、２つのＰ型のウェル領域をエミッタとコ
レクタとし、基板をベースとするような寄生ラテラルト
ランジスタが動作することはない。

【００１９】この実施例では、ドライバＭＯＳＦＥＴＱ
３のソースは、それが形成されるウェル領域と接続され
る。この結果、ドライバＭＯＳＦＥＴＱ３のソースとチ
ャンネルとは常に同じ電位に維持され、基板効果による
実効的なしきい値電圧の変動がなく、ゲート入力信号の
変化とソース電位の変化は同相の変化となる。言い換え
るならば、従来のようにドライバＭＯＳＦＥＴのチャン
ネル電位を固定すると、基板効果がソース電位の変化を
抑えるように実効しきい値電圧を変化させるために、ゲ
インが低下してしまう。これに対して、この実施例のド
ライバＭＯＳＦＥＴＱ３では、上記のようにソース電位
とウェル電位を同電位にして、基板効果が生じないよう
にしているから出力電圧に無関係に大きなゲインを維持
でき、基板効果による信号歪みも生じない。また、特に
制限されないが、上記負荷ＭＯＳＦＥＴＱ４も、独立し
たウェル領域内に形成して、ソースとウェル領域を同一
の電位ＶＳに接続している。これにより、負荷ＭＯＳＦ
ＥＴＱ４の抵抗値も出力信号や画素部のウェル領域の電
位変動に無関係に安定させることができる。

【００２０】上記のようにウェル領域を分離すると、ウ
ェル領域とは異なる導電型を持つ半導体領域を設けて電
気的に分離することが必要とされる。このため、上記の
ように半導体基板上において分離されるウェル領域を離
して形成されることが必要となる。この場合、互いに近
接して設けられる２つのウェル領域間の電位差及びウェ
ル領域のキャリア濃度、分離領域のキリャア濃度を考慮
してウェル領域間のスペースを十分に採る必要がある。 この実施例では、上記のようなガードリングを設けるこ
とによって、チップサイズが大きくされることを防いで
いる。

【００２１】上記の実施例から得られる作用効果は、下
記の通りである。 （１）　　信号電荷を転送するＣＣＤ転送回路を通して
転送された信号電荷を電圧信号に変換するソースフォロ
ワＭＯＳＦＥＴの出力信号を受けて外部端子へ出力させ
る出力信号を形成するドライバＭＯＳＦＥＴを独立した
ウェル領域に形成し、そのソースと接続させることによ
り、ドライバＭＯＳＦＥＴのソースとウェル電位とは常
に同じ電位に維持されるから、基板効果による実効しき
い値電圧の増大や変動がなくゲインの向上と安定化が可
能になるという効果が得られる。 （２）　　入力段ソースフォロワＭＯＳＦＥＴは、画素
部が形成されるウェル領域内に形成することにより、信
号電荷を電圧信号に効率よく変換でき、上記（１）と相
俟って高感度化を実現できるという効果が得られる。 （３）　　出力段ソースフォロワ回路を構成する負荷Ｍ
ＯＳＦＥＴも独立したウェル領域に形成することにより
、安定した抵抗素子として作用させることができるから
、上記（１）と相俟って出力段におけるゲインの安定化
を図ることができるとうい効果が得られる。 （４）　　ドライバＭＯＳＦＥＴや負荷ＭＯＳＦＥＴ及
び画素部が形成される各ウェル領域間にガードリングを
設けることにより、寄生ラテラルトランジスタの発生を
防止しつつ、チップサイズの大型化を最小に抑えること
ができるという効果が得られる。

【００２２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、画
素部の構成は、ホトダイオードにより形成された信号電
荷をＣＣＤを用いて転送させるものであれば何であって
もよい。この場合、電子シャッタ動作あるいはブルミー
ング防止ために、水平帰線期間において基板に高電圧を
供給してホトダイオードの全信号電荷又は一定量を超え
る電荷をウェル領域下に空乏層を形成して下側の基板に
掃き出すようにするものであってもよい。この場合でも
、ドライバＭＯＳＦＥＴＱ３及び負荷ＭＯＳＦＥＴＱ４
は、独立したウェル領域に形成されているから、上記の
ような電子シャッタ動作やブルーミング掃き出し動作の
影響を受けなくできる。出力段ソースフォロワ回路を構
成する負荷ＭＯＳＦＥＴＱ４は、他の抵抗手段に置き換
えるものであってもよいし、外部に設けるものであって
もよい。ＣＣＤ固体撮像素子は、前記のようなエリアセ
ンサを構成するもの他、ホトダイオードをライン上に並
べて構成されたラインセンサを構成するものであっても
よい。この場合には、ホトダイオードの信号電荷は、そ
れと平行に並んで設けられるＣＣＤ転送回路により出力
される。

【００２３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、信号電荷を転送するＣＣＤ
転送回路を通して転送された信号電荷を電圧信号に変換
するソースフォロワＭＯＳＦＥＴの出力信号を受けて外
部端子へ出力させる出力信号を形成するドライバＭＯＳ
ＦＥＴを独立したウェル領域に形成し、そのソースと接
続させることにより、ドライバＭＯＳＦＥＴのソースと
ウェル電位とは常に同じ電位に維持されるから、基板効
果による実効しきい値電圧の増大や変動がなくゲインの
向上と安定化が可能になる。

【図面の簡単な説明】

【図１】この発明に係るＣＣＤ固体撮像素子における出
力段ソースフォロワ回路が形成されるウェル領域と、ホ
トダイオードや、ＣＣＤ転送回路及び入力段ソースフォ
ロワ回路が形成される画素部のウェル領域の一実施例を
示すパターン図である。

【図２】上記図１におけるＡ−Ｂ断面図である。

【図３】この発明に係るＣＣＤ固体撮像素子に内蔵され
るアンプの一実施例を示す回路図である。

【図４】この発明に係るＣＣＤ固体撮像素子の一実施例
を示す概略ブロック図である。

【符号の説明】

Ｈ１，Ｈ２…転送クロックパルス、ＰＧ・・ホトゲート
、ＲＧ…リセットパルス、ＯＧ…アウトプットゲート、
ＶＣＣＤ…垂直ＣＣＤ、ＨＣＣＤ…水平ＣＣＤ、Ｄ１〜
Ｄ４…ホトダイオード、Ａ…アンプ、Ｃ…検出容量、Ｑ
０〜Ｑ４…ＭＯＳＦＥＴ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　信号電荷を転送するＣＣＤ転送回路と
   、このＣＣＤ転送回路を通して転送された信号電荷に対
   応した電圧信号を受ける入力段ソースフォロワＭＯＳＦ
   ＥＴと、この入力段ソースフォロワＭＯＳＦＥＴの出力
   信号を受けて外部端子へ出力させる出力信号を形成する
   ドライバＭＯＳＦＥＴとを含み、上記ドライバＭＯＳＦ
   ＥＴは独立したウェル領域に形成され、そのウェル領域
   とソースとが接続されてなることを特徴とするＣＣＤ固
   体撮像素子。
2. 【請求項２】　　上記ドライバＭＯＳＦＥＴが形成され
   るウェル領域と、他のウェル領域との間には高濃度の半
   導体層からなるガードリングが設けられるものであるこ
   とを特徴とする請求項１のＣＣＤ固体撮像素子。
3. 【請求項３】　　上記ソースフォロワＭＯＳＦＥＴとそ
   のソースに設けられる負荷ＭＯＳＦＥＴとはＣＣＤ転送
   回路が形成されるウェル領域内に形成され、上記ドライ
   バＭＯＳＦＥＴに設けられる負荷ＭＯＳＦＥＴは、独立
   したウェル領域内に形成されるものであることを特徴と
   する請求項１又は請求項２のＣＣＤ固体撮像素子。