JPH04206743A - Ｃｃｄ転送回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＣＣＤ転送回路に関し、例えばＣＣＤ固体
撮像素子における水平ＣＣＤに利用して有効な技術に関
するものである。

〔従来の技術〕

ＣＣＤを利用した撮像デバイスにおいては、光ダイオー
ドにより光電変換されて形成された信号電荷は、ＰＣゲ
ートを介して一斉に対応する垂直ＣＣＤに読み出され、
この垂直ＣＣＤの転送動作と水平ＣＣＤの転送動作によ
りＯＧゲートを通して出力拡散層に伝えられて電圧信号
に変換され、増１１＠回路により電力増幅されて外部に
出力される。

このような撮像デバイスの例としては、１９８８年テレ
ビジョン学会全国大会予稿集頁５３「可変シャツタ機能
搭載１／２インチＩ　Ｌ−ＣＣＤ型素子（１）ｊがある
。

〔発明が解決しようとする課題〕

上記のような従来のＣＣＤ転送回路では、ＯＧゲートの
しきい値電圧のプロセスバラツキについして配慮がなさ
れておらず、ＣＣＤの駆動マージンが少なく、そのため
ＯＧゲートに供給されるバイアス電圧を調整しなければ
ならいないという問題がある。

この発明の目的は、ＯＧゲートのバイアス電圧の無調整
化を実現したＣＣＤ転送回路を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、ＣＣＤ転送路と出力拡散層の間に設けられる
ＯＧゲートと同一の製造工程により形成されたゲート及
びチャンネル領域を持つデイプレッション型ＭＯＳＦＥ
Ｔと固定抵抗素子とにより分圧回路を構成し、上記ＯＧ
ゲートのバイアス電圧として用いる。

〔作　用〕

上記した手段によれば、デイプレッション型ＭＯＳＦＥ
Ｔのしきい値電圧がＯＧゲートのしきい値電圧と連動し
て変化し、ＯＧゲートのしきい値電圧の変動によるＯＧ
ゲートのポテンシャル電位を補うようにバイアス電圧を
形成するのでＯＧゲートのポテンシャル電位をプロセス
バラツキに無関係には＼一定にすることができるから無
調整化が可能になる。

〔実施例〕

第１図には、この発明が適用されるＣＣＤ固体撮像素子
の一実施例の概略回路構成図が示されている。同図の各
回路は、公知の半導体集積回路の製造技術により、単結
晶シリコンのような１個の半導体基板上において形成さ
れる。

同図では、発明の理解を容易にするため２行２列の合計
４個からなる光ダイオードＤ１〜Ｄ４が代表として例示
的に示されている。実際には、複数行と複数列に光ダイ
オードをマトリックス状に配置して、公知のように全体
で約２０万から約４０万のような多数の光ダイオードが
設けられるものである。

光ダイオードＤ１のアノード側は回路の接地電位点に接
続され、カソード側にフォトゲート（以下単にＰＧゲー
トという）が設けられて、光電変換された信号電荷が垂
直ＣＣＤ　（以下、ＶＣＣＤという）の■１ゲートに転
送される。同じ列の他の光ダイオードＤ２は、ＰＧゲー
トを介してＶＣＣＤの■３ゲートに転送される。他の列
の光ダイオードＤ３．Ｄ４も上記同様にＰＣゲートを介
してそれに対応したＶＣＣＤに転送される。

ＶＣＣＤの最終段の信号電荷は、水平Ｃ０Ｄ（以下、Ｈ
ＣＣＤという）に転送される。ＨＣＣＤは、ＶＣＣＤか
ら次の信号電荷が転送されるまでの間に転送パルスＨ１
，Ｈ２に同期して高速に電荷転送動作を行い、信号電荷
を電圧信号に変換する上記のような検出容ｔＣに伝える
。

ＨＣＣＤの出力部に設けられるＯＧはアウトプントゲー
トであり、ＨＣＣＤの信号電荷がスムーズに検出容量Ｃ
に転送させるよう作用する。

上記検出容量Ｃにより信号電荷は電圧信号に変換され、
Ｆ　Ｄ　Ａ　（Ｆｌｏａｔｉｎｇ　Ｄｉｆｆｕｓｉｏｎ
　Ａｍｐｌｉｆｉｅｒ）と呼ばれるようなアンプＡｍｐ
により増幅されて出力端子Ｖｏｕｔから送出される。上
記検出容量Ｃに転送された信号電荷は、上記アンプＡｍ
ｐを通して電圧信号として出力されると、リセットＭＯ
ＳＦＥＴＱＩにより１画素毎にリセット、言い換えるな
らば掃き出される。ＲＧはリセットゲートパルスであり
ＲＤはリセット電圧である。

このＣＣＤ固体撮像素子の信号電荷の読み出し動作の概
略を次に説明する。

ＰＧパルスがハイレベルにされると、ＰＧゲートと接続
されるＶＣＣＤのｖ１ゲートとＶ３ゲートがハイレベル
にされる。これにより、光ダイオードＤＩ、Ｄ２　（Ｄ
３．Ｄ４）の光電変換電荷がＶＣＣＤのＶｌ、Ｖ３ゲー
トに読み出される。

次に、例えば奇数フィールドではｖ２ゲートがハイレベ
ルにされる。これにより、Ｖｌとｖ３ゲート下の信号電
荷が混合されてｖ２ゲート下に一旦集められる。以下、
次のタイミングではｖ３ゲートがハイレベルに、更に次
のタイミングでは■４ゲートがハイレベルにされて上記
信号電荷が下方向に転送される。

以下、■１〜■４の順序で各ゲートがハイレベルにされ
て、それより上に配置される光ダイオードにより変換さ
れた光電変換電荷を上記同様に転送するものである。

また、偶数フィールドでは、上記のＶ２ゲートに代わっ
てｖ４がハイレベルにされる。これにより、１行ずれて
■３とｖ１ゲート下の信号電荷が混合されて■４ゲート
下に一旦集められる。以下、次のタイミングではＶ１ゲ
ートがハイレベルに、更に次のタイミングではＶ２ゲー
トがハイレベルにされて上記信号電荷が下方向転送され
る。このように奇数フィールドと偶数フィールドとで信
号電荷の組み合わせを１行シフトすることより等価的に
インタレースでの読み出しが行われる。

この実施例では、ＯＧゲートのしきい値電圧のプロセス
バラツキによるポテンシャル電位の変動を自動補正する
ために、上記ＯＧゲートを構成するゲート電極及びチャ
ンネル領域と同一工程により形成されるゲート電極とチ
ャンネル領域を持つデイプレッション型ＭＯＳＦＥＴＱ
２を形成し、そのドレインに固定抵抗Ｒを設けて分圧回
路を構成して上記ＯＧゲートに供給されるバイアス電圧
ＶＧを形成する。

第２図には、上記ＣＣＤ転送路とＯＧゲート及び出力拡
散層の一実施例の素子構造断面図とそれに対応したポテ
ンシャル電位分布図が示されている。

ＣＣＤ転送回路は、ｐ型基板又はｎ型基板上に形成され
たｐ型ウェル領域表面に形成される。ＣＣＤの転送路は
表面にｎ−層が形成される埋め込みチャンネルと、その
上に形成された２層構造の転送ゲートとから構成される
。第１層目のゲートをマスクとしてｎ−層が形成され、
その上に第２層目のゲートが上記第１層目ゲートとオー
ハーラソプされるように形成され、これらの２つのゲー
トを一対として上記転送パルスＨ２又はＨｌを共通に供
給することにより電位勾配を設ける。同図のように右側
に第２ゲートとｎ−層を設けた場合には、左側のポテン
シャル電位が高くなり、電荷は右側から左側に向かって
転送される。

一般にポテンシャル電位ｖＰは、しきい値電圧をｖｔｈ
声し、印加電圧をＶＨとすると、次式（１）により表さ
れる。

ＶＰ＝ＶＨ−Ｖｔｈ　　　　　　　・　・・−・・　・
（１１第２図で実線で示したのは、出力拡散層ｎ゛に電
荷が転送される場合のポテンシャル関係が示されている
。ＯＧゲート及びＨ２ゲート下のポテンシャル電位をソ
ースＶＰＯＧ、ＶＰＨ２とし、出力拡散層ｎ＋のポテン
シャル電位ＶＰＲＤとする。

Ｈ２ゲート下に蓄積された電子は、ＶＰＲＤ＞ＶＰＯＧ
＞ＶＰＨ２のとき電位差により出力拡散層ｎ゛に転送さ
れる。

このとき、プロセスバラツキ等の変動でＯＧゲート下の
しきい値電圧ｖｔｈがシフトすると、次のような問題が
生じる。目標とするＶＰＯＧとｖＰＲＤの電位差（マー
ジン）をΔｖ１とし、上記ＶＰＯＧとＶＰＨ２との電位
差（マージン）をΔＶ２とする。上記ＯＧゲートのしき
い値電圧ｖｔｈがプロセス変動により絶対値的に大きく
なると、式（１）によりＶＰＯＧが大きくなり、同図で
下側にシフトする。これにより、Δ■１が小さくΔ■２
が逆に相対的に大きくなる。この結果、Ｈ２ゲートから
ＯＧゲートとの間の電位差が大きいから電子は完全転送
される。しかし、ΔＶｌは逆小さくなっているから、十
分な電位差がなく、電子を一定時間内に高効率で出力拡
散層ｎ゛へ転送するのが難しなる。このように電子の転
送が行われないと、画面上では素子が動作してないよう
に観測される。

一方、上記ＯＧゲートのしきい値電圧ｖｔｈがプロセス
変動により絶対値的に小さくなると、式ｆｉｌによりＶ
ＰＯＧが小さくなり、同図で上側にシフトする。これに
より、上記の場合とは逆にΔＶ１が大きくΔｖ２が相対
的に小さくなる。この結果、Ｈ２ゲートからＯＧゲート
との間の電位差が十分ではなく、上記同様に電子を一定
時間内に高効率でＯＧゲート下に転送できなくなる。

この実施例では、ＯＧゲートの上記のようなしきい値電
圧の変動に対応して、例えばＯＧゲートのしきい値電圧
が絶対値的に大きくなると、それと同一プロセスにより
形成されることよりしきい値電圧が絶対値的に大きくさ
れるデイプレッション型ＭＯＳＦＥＴＱ２に流れる電流
が増大する。

この結果、固定抵抗Ｒにおける電圧降下が大きくなり、
ＯＧゲートに供給されるバイアス電圧ＶＢが低くなって
、上記式（１）のＶＨを小さくする。これにより、ＯＧ
ゲートのしきい値電圧の変動により前記のように大きく
なろうとしたポテンシャル電位ＶＰＯＧは、バイアス電
圧ＶＢが上記のように小さくなることに応じて自動補正
される。

逆に、ＯＧゲートのしきい値電圧が絶対値的に小さくな
ると、それと同一プロセスにより形成されることよりし
きい値電圧が絶対的に小さくされるデイプレッション型
ＭＯＳＦＥＴＱ２に流れる電流が減少する。この結果、
固定抵抗Ｒにおける電圧降下が小さくなり、ＯＧゲート
に供給されるバイアス電圧ＶＢが高くなって、上記式（
１）のＶＨを小さくする。これにより、ＯＧゲートのし
きい値電圧の変動により小さくなろうとしたポテンシャ
ル電位ｖｐｏｃは、バイアス電圧ＶＢが上記のように大
きくなることに応じて自動補正されるものとなる。

上記ＭＯＳＦＥＴＱ２のしきい値電圧による電流変化率
と固定抵抗Ｒの抵抗値を最適に設定することにより、Ｏ
Ｇゲート下のポテンシャル電位■ＰＯＧをプロセス変動
に無関係には＼゛一定に設定することができる。これに
より、ＯＧゲートに供給されるバイアス電圧ＶＣの無調
整化が可能になる。また、しきい値電圧は、温度依存性
を持つから温度変動に対しても、この実施例のような自
動バイアス電圧方式を採ることにより動作マージンを太
き（する−ことができる。同様に経時的な素子特性の変
動に対しても、上記自動補正を行うことができるもので
ある。

なお、ＣＣＤ転送動作は次の通りである。上記のような
出力拡散層ｎ１への電子を転送させた後に、Ｈ２ゲート
をハイレベルにすると、同図に破線で示したようにＯＧ
ゲートよりＨ２ゲートのポテンシャル電位が高くなり、
これに代わってＨ１ゲートに回路の接地電位のようなロ
ウレベルを供給すると、同図に破線で示したようにＯＧ
ゲートよりＨ２ゲートのポテンシャル電位が低くなり、
Ｈｌゲートに蓄積されていた電子がＨ２ゲート下に転送
される。このときには、ＯＧゲートのポテンシャル電位
ＶＰＯＧによってＨ２ゲート下に蓄積された電子が出力
拡散層ｎ°側に洩れてしまうのを防止するものである。

上記の実施例から得られる作用効果は、下記の通りであ
る。

（ＩＩｃｃＤ転送路と出力拡散層の間に設けられるＯＧ
ゲートと同一の製造工程により形成されたゲート及びチ
ャンネル領域を持つデイプレッション型ＭＯＳＦＥＴと
固定抵抗素子とにより分圧回路を構成して上記ＯＧゲー
トのバイアス電圧として用いることにより、ＯＧゲート
のしきい値電圧の変動によるＯＧゲートのポテンシャル
電位を補うようにバイアス電圧を形成するのでＯＧゲー
トのポテンシャル電位をプロセスバラツキに無関係には
ヌ゛一定にすることができる。これにより、ＯＧゲート
に供給されるバイアス電圧の無調整化が可能になるとい
う効果が得られる。

（２）上記（１）により温度及び経時的な変動に対して
も動作マージンを確保することができるという効果が得
られる。

（３）上記（１）により効率のよい安定した信号電荷の
転送が可能になるから高速動作化が可能になるという効
果が得られる。

以上本発明者によりなされた発明を実施例に基づき具体
的に説明したが、本願発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、第１図に示した
ＣＣＤ固体撮像素子において、垂直ＣＣＤは４相クロツ
クを用いるもの他、３相クロツクを用いるもの等種々の
実施形態を採ることができる。

この発明に係るＣＣＤ転送回路は、前記実施例のような
エリアセンサを構成するもの他、光ダイオードをライン
状に配列してなるラインセンサや電荷の形態の信号をＣ
ＣＤ転送路により転送して電圧信号に変換する各種ＣＣ
Ｄ転送回路に広く利用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、ＣＣＤ転送路と出力拡散層の間に設けられ
るＯＧゲートと同一の製造工程により形成されたゲート
及びチャンネル領域を持つデイプレッション型ＭＯＳ　
Ｆ　ＥＴと固定抵抗素子とにより分圧回路を構成して上
記ＯＧゲートのバイアス電圧として用いることにより、
ＯＧゲートのしきい値電圧の変動によるＯＧゲートのポ
テンシャル電位を補うようにバイアス電圧を形成するの
でＯＧゲートのポテンシャル電位をプロセスバラツキに
無関係には＼一定にすることができるからＯＧゲート電
圧の無調整化が可能になる。

【図面の簡単な説明】

第１図は、この発明が適用されるＣＣＤ固体撮像素子の
一実施例を示す概略構成図、 第２図は、上記ＣＣＤ転送路とＯＧゲート及び出力拡散
層の一実施例の素子構造断面図とそれに対応したポテン
シャル電位分布図である。 Ｑｌ　・・リセットＭＯＳＦＥＴ、Ｑ２・・デイプレッ
ション型ＭＯＳＦＥＴ、Ｒ・・固定抵抗、Ｃ・・検出容
量、ｎ−・・チャンネル、ｎ゛　・・出力拡散層、Ｄ１
〜Ｄ４・・光ダイオード、ＰＣ・・フォトゲート、ＶＣ
ＣＤ・・垂直ＣＣＤ、ＨＣＣＤ・・水平ＣＣＤ、、ＯＧ
・・アウトプットゲート、Ａｍｐ・・増幅回路。

Claims (1)

1. 【特許請求の範囲】 １、ＣＣＤ転送路と出力拡散層の間に設けられるＯＧゲ
   ートと、このＯＧゲートと同一の製造工程により形成さ
   れたゲート及びチャンネル領域を備えたディプレッショ
   ン型ＭＯＳＦＥＴと固定抵抗素子とからなる分圧回路と
   を備え、上記分圧回路により形成された分圧電圧を上記
   ＯＧゲートのバイアス電圧として用いることを特徴とす
   るＣＣＤ転送回路。 ２、上記ＯＧゲートは、ＣＣＤ転送路における２層目ゲ
   ート電極と同時に形成されるものであることを特徴とす
   る特許請求の範囲第１項記載のＣＣＤ転送回路。 ３、上記ＣＣＤ転送路は光ダイオードにより形成された
   信号電荷が垂直ＣＣＤを介して伝達される水平ＣＣＤを
   構成し、上記出力拡散層に転送された信号電荷は、信号
   電圧に変換されて出力増幅回路を通して外部に出力され
   るというＣＣＤ固体撮像素子を構成するものであること
   を特徴とする特許請求の範囲第１又は第２項記載のＣＣ
   Ｄ転送回路。