JPS61188965A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS61188965A JPS61188965A JP60029723A JP2972385A JPS61188965A JP S61188965 A JPS61188965 A JP S61188965A JP 60029723 A JP60029723 A JP 60029723A JP 2972385 A JP2972385 A JP 2972385A JP S61188965 A JPS61188965 A JP S61188965A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- transfer
- semiconductor substrate
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000012546 transfer Methods 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000003384 imaging method Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract 2
- 238000006243 chemical reaction Methods 0.000 description 12
- 239000012535 impurity Substances 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14875—Infrared CCD or CID imagers
- H01L27/14881—Infrared CCD or CID imagers of the hybrid type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は固体撮像装置にかかり、特にその信号電荷に含
まれる過剰又は無効成分の除去手段の改善に関する。
まれる過剰又は無効成分の除去手段の改善に関する。
光学的信号を電気信号に変換する光電変換素子には、ｐ
ｎ接合を備えて入射光に応じて起電力を発生する光起電
形、電気抵抗が入射光に応じて変化する光伝導形、半導
体基体に形成されたポテンシャル井戸に入射光に応じた
キャリアが蓄積されるＭＩＳ形などがあり、撮像装置で
は通常この光電変換素子が２次元もしくは１次元のアレ
イを構成する。
ｎ接合を備えて入射光に応じて起電力を発生する光起電
形、電気抵抗が入射光に応じて変化する光伝導形、半導
体基体に形成されたポテンシャル井戸に入射光に応じた
キャリアが蓄積されるＭＩＳ形などがあり、撮像装置で
は通常この光電変換素子が２次元もしくは１次元のアレ
イを構成する。
複数の光電変換素子で得られた電気信号を時系列多重化
して画像信号を構成するために、信号の蓄積、サンプリ
ング、転送などの処理が必要である。この信号処理には
電界による電荷結合によってポテンシャル井戸に蓄積し
た電荷を転送する電荷結合装置（ＣＯＤ）などの電荷転
送装置（ＣＴＤ）が通常用いられる。
して画像信号を構成するために、信号の蓄積、サンプリ
ング、転送などの処理が必要である。この信号処理には
電界による電荷結合によってポテンシャル井戸に蓄積し
た電荷を転送する電荷結合装置（ＣＯＤ）などの電荷転
送装置（ＣＴＤ）が通常用いられる。
この光電変換素子とＣＴＤとを纏めて固体撮像装置を構
成するに際して、両者を単一半導体基板上に形成するモ
ノリシック構造と、異なる半導体基板上にそれぞれを形
成して両者を接続するハイブリッド構造などがあるが、
従来のハイブリッド構造の固体撮像装置は例えば第３図
に例示する如き構造を存している。
成するに際して、両者を単一半導体基板上に形成するモ
ノリシック構造と、異なる半導体基板上にそれぞれを形
成して両者を接続するハイブリッド構造などがあるが、
従来のハイブリッド構造の固体撮像装置は例えば第３図
に例示する如き構造を存している。
同図において、１１は例えばｐ型化合物半導体基板、１
２はｎ型領域、１３は保護絶縁膜、１４は電極で光起電
形光電変換素子を構成する。また、２１は例えばシリコ
ン（Ｓｉ）ｐ型半導体基板、２３は入力ダイオードを構
成する１型領域、２４は入力ゲート電極、２５は転送ゲ
ート電極、２６はＣＣＤの電極であり、各電極は半導体
基板２１上に絶縁膜（図示を省略）を介して設けられて
いる。
２はｎ型領域、１３は保護絶縁膜、１４は電極で光起電
形光電変換素子を構成する。また、２１は例えばシリコ
ン（Ｓｉ）ｐ型半導体基板、２３は入力ダイオードを構
成する１型領域、２４は入力ゲート電極、２５は転送ゲ
ート電極、２６はＣＣＤの電極であり、各電極は半導体
基板２１上に絶縁膜（図示を省略）を介して設けられて
いる。
本従来例において半導体基板２１は半導体基板１１と共
に接地され、入力ゲート電極２４には入力ダイオードの
バイアスを制御するための一定電圧を印加し、転送ゲー
ト電極２５、ＣＣＯの電極２６には周期的にパルス電圧
を印加し、各電極下の半導体基板２１内にポテンシャル
井戸を形成して電荷を順次転送する。
に接地され、入力ゲート電極２４には入力ダイオードの
バイアスを制御するための一定電圧を印加し、転送ゲー
ト電極２５、ＣＣＯの電極２６には周期的にパルス電圧
を印加し、各電極下の半導体基板２１内にポテンシャル
井戸を形成して電荷を順次転送する。
本従来例において、入力ダイオードのイ型領域２３はｐ
型半導体基板２１にポテンシャル井戸を群成し、信号電
荷である電子がここに蓄積されるが、光電変換素子への
入射光量が多い場合には信号電荷がポテンシャル井戸に
対して過剰となり、近接害る入力ダイオードに流入する
。この結果例えば点光源が線状に表示されるなど、画像
にいわゆるプルーミング（ｂｌｏｏｍｉｎｇ）を生ずる
。
型半導体基板２１にポテンシャル井戸を群成し、信号電
荷である電子がここに蓄積されるが、光電変換素子への
入射光量が多い場合には信号電荷がポテンシャル井戸に
対して過剰となり、近接害る入力ダイオードに流入する
。この結果例えば点光源が線状に表示されるなど、画像
にいわゆるプルーミング（ｂｌｏｏｍｉｎｇ）を生ずる
。
また常温近傍の赤外線サーモグラフィ等においては相対
的に僅少な強度差を検知することが要求され、極めて大
きい背景晃成分を含む信号から有効な信号成分を抽出し
なければならないが、従来の固体撮像装置においては、
時系列多重化後に背景光成分を除去し信号相互間の差を
求めているために、この様な場合には特に分解能が低下
し信号対雑音比も劣化する。
的に僅少な強度差を検知することが要求され、極めて大
きい背景晃成分を含む信号から有効な信号成分を抽出し
なければならないが、従来の固体撮像装置においては、
時系列多重化後に背景光成分を除去し信号相互間の差を
求めているために、この様な場合には特に分解能が低下
し信号対雑音比も劣化する。
上述の如〈従来の固体撮像装置では、撮像対象物の如何
により時にはその過大なコントラストにより画像が変化
し、或いは反対にコントラストが僅少で分解能、信号対
雑音比が劣化している。
により時にはその過大なコントラストにより画像が変化
し、或いは反対にコントラストが僅少で分解能、信号対
雑音比が劣化している。
固体撮像装置の波長帯域、応用分野が拡大され、また得
られる画像の品位の向上が求められるに伴って、これら
の問題点に対する改善の必要性がますます高まっている
。
られる画像の品位の向上が求められるに伴って、これら
の問題点に対する改善の必要性がますます高まっている
。
前記問題点は、−導電型の半導体基板に設けられた反対
導電型のウェル層に、信号電荷を蓄積する入力ダイオー
ドと、入力ゲートと、該蓄積電荷の電荷転送素子への転
送を制御する転送ゲートと、該蓄積電荷を該半導体基板
に注入するリセットゲートとを備えて、該蓄積電荷の無
効成分の該電荷転送素子への転送を抑制し、かつ過剰の
電荷及び該無効成分を該半導体基板に注入する本発明に
よる固体撮像装置により解決される。
導電型のウェル層に、信号電荷を蓄積する入力ダイオー
ドと、入力ゲートと、該蓄積電荷の電荷転送素子への転
送を制御する転送ゲートと、該蓄積電荷を該半導体基板
に注入するリセットゲートとを備えて、該蓄積電荷の無
効成分の該電荷転送素子への転送を抑制し、かつ過剰の
電荷及び該無効成分を該半導体基板に注入する本発明に
よる固体撮像装置により解決される。
本発明の固体撮像装置においては、入力ダイオード、入
力ゲート、蓄積電荷の電荷転送素子への転送を制御する
転送ゲート、及び残存電荷を半導体基板に注入するリセ
ットゲートが、基板と反対導電型のウェル層に形成され
る。
力ゲート、蓄積電荷の電荷転送素子への転送を制御する
転送ゲート、及び残存電荷を半導体基板に注入するリセ
ットゲートが、基板と反対導電型のウェル層に形成され
る。
このウェル層の入力ダイオード下の領域をその他の領域
より低不純物濃度としてバイアス電圧により空乏化し、
かつ入力ゲートのバイアス電圧を選択して過剰の電荷を
基板に注入する。
より低不純物濃度としてバイアス電圧により空乏化し、
かつ入力ゲートのバイアス電圧を選択して過剰の電荷を
基板に注入する。
また転送ゲートのパルス電圧を選択して電荷の無効成分
の転送を阻止し、この残存電荷をリセットゲートを用い
て基板に注入する。
の転送を阻止し、この残存電荷をリセットゲートを用い
て基板に注入する。
この様に過剰及び無効な電荷を光電変換直後に除去する
ことにより、前記問題点が十分に解決される。
ことにより、前記問題点が十分に解決される。
以下本発明を実施例により具体的に説明する。
第１図は本発明の実施例の一画素を示す模式側断面図、
第２図（ａｌはその入力ダイオードを含む基板に垂直方
向のポテンシャル分布図、同図（ｂ）はそのゲート配列
方向のポテンシャル分布図である。
第２図（ａｌはその入力ダイオードを含む基板に垂直方
向のポテンシャル分布図、同図（ｂ）はそのゲート配列
方向のポテンシャル分布図である。
第１図において、１１は例えばｐ型化合物半導体基板、
１２はｎ型領域、１３は保護絶縁膜、１４は電極で前記
従来例と同様な光起電形光電変換素子を構成する。
１２はｎ型領域、１３は保護絶縁膜、１４は電極で前記
従来例と同様な光起電形光電変換素子を構成する。
また、１は例えば不純物濃度２ Ｘ Ｉ Ｑ ’ ４
ｃｆｆｉ−ｘ程度のシリコン（Ｓｔ）ｎ型半導体基板、
３は入力ダイオードを構成する例えば不純物濃度１×１
０１ｓＣＩ１１−３程度のに型領域、２はｐ型ウェル層
で、ｎ十型領域３の下部の領域２ａで例えば不純物濃度
１×１０１５ｃＩｆｉ−３程度、その他の領域２ｂは例
えば不純物濃度１×１０’ ” ａｍ −’程度とされ
、４は入力ゲート電極、５は転送ゲート電極、６はＣＯ
Ｄの電極、７はリセットゲート電極であり、各電極は半
導体基板１上に絶縁膜（図示を省略）を介して設けられ
ている。
ｃｆｆｉ−ｘ程度のシリコン（Ｓｔ）ｎ型半導体基板、
３は入力ダイオードを構成する例えば不純物濃度１×１
０１ｓＣＩ１１−３程度のに型領域、２はｐ型ウェル層
で、ｎ十型領域３の下部の領域２ａで例えば不純物濃度
１×１０１５ｃＩｆｉ−３程度、その他の領域２ｂは例
えば不純物濃度１×１０’ ” ａｍ −’程度とされ
、４は入力ゲート電極、５は転送ゲート電極、６はＣＯ
Ｄの電極、７はリセットゲート電極であり、各電極は半
導体基板１上に絶縁膜（図示を省略）を介して設けられ
ている。
本実施例のｐ型ウェル層２を半導体基板１１と共に接地
し、半導体基板１にｐ型ウェル層２に対して正、すなわ
ち逆バイアス電圧を印加して、ｐ型ウェル層の領域２ａ
を空乏化する。また、入力ゲート電極４にもｐ型ウェル
層２に対して のバイアス電圧を印加する。この結果、
１型領域３から下方に第２図（ａ）の曲線Ａ（蓄積前）
に示す如きポテンシャル分布が、ｐ型ウェル層２及びｎ
型半導体基板ｌにより形成される。
し、半導体基板１にｐ型ウェル層２に対して正、すなわ
ち逆バイアス電圧を印加して、ｐ型ウェル層の領域２ａ
を空乏化する。また、入力ゲート電極４にもｐ型ウェル
層２に対して のバイアス電圧を印加する。この結果、
１型領域３から下方に第２図（ａ）の曲線Ａ（蓄積前）
に示す如きポテンシャル分布が、ｐ型ウェル層２及びｎ
型半導体基板ｌにより形成される。
信号電荷である電子はげ型領域３に蓄積され、蓄積電荷
８の増加に伴ってポテンシャルが低く（図では上方に）
なり、同時にｐ型ウェル層２によるバリア高さも減少す
る。やがてバイアス電圧により設定された曲線Ｂ（蓄積
限界）に達すれば、ｎ十型領域３とｎ型半導体基板１間
にパンチスルー電流が流れ始め、それ以上発生した過剰
電荷は全て基板ｌに注入され、従来例の如き近接する入
力ダイオードへの流入が防止される。
８の増加に伴ってポテンシャルが低く（図では上方に）
なり、同時にｐ型ウェル層２によるバリア高さも減少す
る。やがてバイアス電圧により設定された曲線Ｂ（蓄積
限界）に達すれば、ｎ十型領域３とｎ型半導体基板１間
にパンチスルー電流が流れ始め、それ以上発生した過剰
電荷は全て基板ｌに注入され、従来例の如き近接する入
力ダイオードへの流入が防止される。
信号電荷蓄積の際のポテンシャル分布は、他方ゲート配
列方向については第２図（ｂ）の曲ｍｃ （蓄積）に示
す状態である。この蓄積電荷８には有効な信号成分８ａ
のみならず無効な背景光成分８ｂが含まれる。本発明で
は蓄積電荷８の転送の際に転送ゲート電極５に印加する
パルスの波高値を選択して、同図の曲線Ｄ（転送）に示
す如く無効な背景光成分８ｂのＣＣＤへの転送が阻止さ
れるバリア高さを形成する。次いでリセットゲート電極
７にパルス電圧を印加しリセットゲートのポテンシャル
を同図の曲線Ｅ（リセット）に示す如く十分に高めて、
残存する蓄積電荷８ｂを基板１に注入する。
列方向については第２図（ｂ）の曲ｍｃ （蓄積）に示
す状態である。この蓄積電荷８には有効な信号成分８ａ
のみならず無効な背景光成分８ｂが含まれる。本発明で
は蓄積電荷８の転送の際に転送ゲート電極５に印加する
パルスの波高値を選択して、同図の曲線Ｄ（転送）に示
す如く無効な背景光成分８ｂのＣＣＤへの転送が阻止さ
れるバリア高さを形成する。次いでリセットゲート電極
７にパルス電圧を印加しリセットゲートのポテンシャル
を同図の曲線Ｅ（リセット）に示す如く十分に高めて、
残存する蓄積電荷８ｂを基板１に注入する。
この様にして過剰及び無効な電荷が光電変換直後に除去
され、コントラストが過大な場合にも、また過少な場合
にも明快で正確な画像信号を得ることが可能となる。
され、コントラストが過大な場合にも、また過少な場合
にも明快で正確な画像信号を得ることが可能となる。
更に本発明により、信号処理系の従来無駄であった容量
を削減することが可能となり、固体撮像装置の集積度の
向上環を推進することができる。
を削減することが可能となり、固体撮像装置の集積度の
向上環を推進することができる。
以上説明した如く本発明によれば、光電変換素子の出力
信号から有害な成分を除去し、有効な成分のみを信号と
して処理することが可能となり、ブルーミングの抑制、
ダイナミクレンジの拡大、信号対雑音比の改善、更に画
素集積度の向上など画像の品位を大きく向上することが
できる。
信号から有害な成分を除去し、有効な成分のみを信号と
して処理することが可能となり、ブルーミングの抑制、
ダイナミクレンジの拡大、信号対雑音比の改善、更に画
素集積度の向上など画像の品位を大きく向上することが
できる。
第１図は本発明の実施例を示す模式側断面図、第２図（
ａｌ、（′ｂ）はそのポテンシャル分布図、第３図は従
来例を示す模式側断面図である。 図において、 １はｎ型半導体基板、 ２はｐ型ウェル層、 ２ａはウェル層の低不純物濃度領域、 ２ｂはウェル層のその他の領域、 ３は入力ダイオードの♂型領域、 ４は入力ゲート電極、 ５は転送ゲート電極、 ６はＣＣＯの電極、 ７はリセットゲート電極、 ８は蓄積電荷、 ８ａはその有効信号成分、 ８ｂはその無効な背景光成分、 １１は光電変換素子のｐ型半導体基板、１２はｎ型領域
、 １３は保護絶縁膜、 １４は電極を示す。 峯１圀 ２町刊り知−一
ａｌ、（′ｂ）はそのポテンシャル分布図、第３図は従
来例を示す模式側断面図である。 図において、 １はｎ型半導体基板、 ２はｐ型ウェル層、 ２ａはウェル層の低不純物濃度領域、 ２ｂはウェル層のその他の領域、 ３は入力ダイオードの♂型領域、 ４は入力ゲート電極、 ５は転送ゲート電極、 ６はＣＣＯの電極、 ７はリセットゲート電極、 ８は蓄積電荷、 ８ａはその有効信号成分、 ８ｂはその無効な背景光成分、 １１は光電変換素子のｐ型半導体基板、１２はｎ型領域
、 １３は保護絶縁膜、 １４は電極を示す。 峯１圀 ２町刊り知−一
Claims (1)
- 一導電型の半導体基板に設けられた反対導電型のウェル
層に、信号電荷を蓄積する入力ダイオードと、入力ゲー
トと、該蓄積電荷の電荷転送素子への転送を制御する転
送ゲートと、該蓄積電荷を該半導体基板に注入するリセ
ットゲートとを備えて、該蓄積電荷の無効成分の該電荷
転送素子への転送を抑制し、かつ過剰の電荷及び該無効
成分を該半導体基板に注入することを特徴とする固体撮
像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60029723A JPS61188965A (ja) | 1985-02-18 | 1985-02-18 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60029723A JPS61188965A (ja) | 1985-02-18 | 1985-02-18 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61188965A true JPS61188965A (ja) | 1986-08-22 |
Family
ID=12284028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60029723A Pending JPS61188965A (ja) | 1985-02-18 | 1985-02-18 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61188965A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0613185A1 (en) * | 1993-02-25 | 1994-08-31 | Nec Corporation | Infrared imaging device and infrared imaging system using the same |
| US5532484A (en) * | 1994-09-09 | 1996-07-02 | Texas Instruments Incorporated | Defective pixel signal substitution in thermal imaging systems |
| KR100364792B1 (ko) * | 1999-11-03 | 2002-12-16 | 주식회사 하이닉스반도체 | 고체촬상소자 |
| US7075575B2 (en) * | 2000-11-06 | 2006-07-11 | Isetex, Inc. | Gated vertical punch through device used as a high performance charge detection amplifier |
| JP2007522036A (ja) * | 2004-02-02 | 2007-08-09 | ヤン−クーク チョ | 容器キャップ |
-
1985
- 1985-02-18 JP JP60029723A patent/JPS61188965A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0613185A1 (en) * | 1993-02-25 | 1994-08-31 | Nec Corporation | Infrared imaging device and infrared imaging system using the same |
| US5594248A (en) * | 1993-02-25 | 1997-01-14 | Nec Corporation | Infrared imaging device and infrared imaging system using same |
| US5532484A (en) * | 1994-09-09 | 1996-07-02 | Texas Instruments Incorporated | Defective pixel signal substitution in thermal imaging systems |
| KR100364792B1 (ko) * | 1999-11-03 | 2002-12-16 | 주식회사 하이닉스반도체 | 고체촬상소자 |
| US7075575B2 (en) * | 2000-11-06 | 2006-07-11 | Isetex, Inc. | Gated vertical punch through device used as a high performance charge detection amplifier |
| JP2007522036A (ja) * | 2004-02-02 | 2007-08-09 | ヤン−クーク チョ | 容器キャップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876019B2 (en) | Charge transfer apparatus | |
| EP0854516B1 (en) | Partially pinned photodiode for solid state image sensors | |
| JPS5819080A (ja) | 固体撮像素子 | |
| KR101788890B1 (ko) | 전하 인티그레이션을 가지는 멀티리니어 이미지 센서 | |
| JPS585086A (ja) | 固体撮像装置 | |
| KR900005875B1 (ko) | 고체 촬성 소자 | |
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| JPS61188965A (ja) | 固体撮像装置 | |
| JPH0666344B2 (ja) | 電荷結合素子 | |
| JPS624362A (ja) | 固体撮像素子 | |
| JP3179080B2 (ja) | 電荷結合素子および該素子を備えた固体撮像素子 | |
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| KR0155783B1 (ko) | 전하결합소자형 고체촬상장치 및 그 제조방법 | |
| JPS61174765A (ja) | 固体撮像装置 | |
| JP2004063498A (ja) | Ｍｏｓ型固体撮像装置及びその製造方法 | |
| JPS604381A (ja) | 固体撮像装置 | |
| JPH05190828A (ja) | 固体撮像素子 | |
| JPH0341768A (ja) | 固体撮像装置 | |
| JPS62296552A (ja) | 固体撮像装置の製造方法 | |
| JPH0318058A (ja) | 固体撮像装置の製造方法 | |
| JPS62264669A (ja) | 固体撮像装置 | |
| JPH04364678A (ja) | Ｃｃｄ固体撮像素子 | |
| JP2002208692A (ja) | 固体撮像素子 | |
| JPS62217656A (ja) | 固体撮像素子 |