JP3179080B2

JP3179080B2 - 電荷結合素子および該素子を備えた固体撮像素子

Info

Publication number: JP3179080B2
Application number: JP24853189A
Authority: JP
Inventors: 新豊田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-09-25
Filing date: 1989-09-25
Publication date: 2001-06-25
Anticipated expiration: 2016-06-25
Also published as: JPH03109743A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は電荷結合素子および該素子を備えた固体撮像
素子に関し、特に、使用するチップ上での面積を減少さ
せつつ転送可能電荷量を減少せしめないようにした電荷
結合素子および該素子を用いる固体撮像素子に関する。

［従来の技術］電荷結合素子は、固体撮像素子等の用途に広く用いら
れているが、従来、これは平面的構造を有するものであ
ったので、転送可能電荷量に制限を受けて、一定以下に
小型化することができなかった。この点について、近
年、小型化、微細化を強く要求されるようになってきた
固体撮像素子を例にあげて詳細に説明する。

第３図は、インターライン型の電荷結合素子を利用し
た固体撮像素子の動作を模式的に示した平面図である。
同図に示されるように、受光部31で光励起により発生し
た電荷は、矢印に従って垂直電荷転送部32、水平電荷転
送部33と順に転送され、出力アンプ34を介して電気信号
として読み出される。

第４図は受光部から垂直電荷転送部へ電荷が読み出さ
れる方向に沿った部分の断面図であり、第５図は垂直電
荷転送部の電荷転送方向に沿った断面図である。第４
図、第５図において、41はｎ型半導体基板、42はｐ型ウ
ェル領域、47はｎ型フォトダイオード領域、44は、ｎ型
フォトダイオード領域47からの光励起電荷を転送する埋
込みチャネルとして動作するｎ型電荷転送領域、48は各
画素間の素子分離のためのp⁺型チャネルストップ領域、
45は半導体基板41の表面に形成された絶縁膜、46は４相
のクロックパルスφ１〜φ４で駆動され、電荷転送領域
44内の電位をコントロールする垂直転送電極、49は受光
部以外に光が入射するのを防ぐ遮光膜である。

なお、ｎ型フォトダイオード領域47下のｐ型ウェル領
域42は、ｎ型フォトダイオード領域47からオーバーフロ
ーした光励起電荷をｎ型半導体基板41へ掃き出すために
一部薄くなされている。

このような構造の固体撮像素子において、その解像度
を向上させるためには画素数を増加する必要があるが、
一方、コストの低減、およびビデオカメラの小型軽量化
という要望に応えるためには固体撮像素子のチップサイ
ズを縮小しなければならない。これらの２つの要求を満
たすためには、各画素の面積は必然的に微細なものとな
らざるをえず、そのため、各画素に入射する光量の減
少、すなわち信号電荷量の減少、感度の低下が惹起され
る。また、各種ノイズは大幅には低減できないことから
画素の微細化はS/Nの低下を招く。

このような困難な事情を改善するためには単純に画素
を縮小していくのではなく、画素内における受光部の占
める面積の割合（以下、開口率という）ができるだけ大
きくなる構造をとる必要がある。すなわち、無効領域で
ある各画素間の素子分離領域、あるいは垂直電荷転送部
のチャネル幅をできるだけ縮小すれば開口率を上げるこ
とができる。

このための技術としては、従来、まず素子分離領域を
縮小する技術として、例えば第６図に示すように、シリ
コンの選択酸化法における通常の技術とは逆にバーズビ
ーク40aを素子分離領域に食い込ませ、ｐ型ウェル領域4
2上に形成されたシリコン酸化膜40の薄い部分にボロン
をイオン注入してp⁺型チャネルストップ領域48を形成す
る技術がある。これによって通常の素子分離技術に比べ
飛躍的に素子分離領域を縮小させることができる。

一方、転送電荷量を低減させずに垂直電荷転送部の面
積を縮小することができる技術としては、全てのフォト
ダイオードから垂直電荷転送部へ一斉に信号電荷を読み
出す通常のインターライン型の変形として、水平ブラン
キング期間内に、横１列のフォトダイオードの信号電荷
のみを垂直転送部へ読み出しそのまま水平電荷転送部へ
転送する方法がある、これは一般的に「電荷掃きよせ素
子」と呼ばれ、一回に１列の垂直電荷転送部が転送する
信号電荷がフォトダイオード１個分だけですむため、垂
直電荷転送部の幅を縮小することができる。

さらに、開口率を上げる他の手段としては、電荷結合
素子をフレームトランスファ型に用いる方法がある。第
７図は、この方式の固体撮像素子を模式的にあらわした
平面図である。第７図に示されるようにこの方式では、
イメージ部71で光電変換され一定期間蓄積された光電変
換電荷は一旦蓄積部72aに移される。しかる後、蓄積部7
2aに格納された光電変換電荷は一行分ずつ水平電荷転送
部73aへ転送され、該転送部73aおよび出力アンプ74を介
して電気信号として出力される。

この方式によれば、開口率をほぼ100％とすることが
できるので、開口率向上の面からは極めて有効な手段で
ある。

［発明が解決しようとする課題］上述した従来の固体撮像素子では、まず各画素間の素
子分離領域を縮小する方法では、第４図において、p⁺型
チャネルストップ領域48の幅を仮令どれだけ縮小して
も、実質的な素子分離領域の縮小はpn接合部に形成され
る空乏層の幅で制限されてしまうため、大幅な改善は望
めない。

また、信号電荷量を減少させずに垂直電荷転送部の幅
を縮小できる「電荷掃きよせ素子」を用いた場合、１回
の水平ブランキング期間内に全ての画素からの信号電荷
の転送を終了させなけれぱならないために、転送周波数
を極めて高くしなければならない。従って、転送効率は
通常の電荷結合素子に比べて劣り、さらに配線に用いる
材料も通常の電荷結合素子に一般的に用いられているポ
リシリコンよりも低抵抗なものが必要となり、シリコン
プロセスとのマッチング性が悪いという製造上の問題も
ある。

また、フレームトランスファ型の固体撮像素子におい
ては、開口率は高くできるものの、イメージ部の外にこ
れと同等の面積を必要とする蓄積部を設けなければなら
ないので、チップサイズが大きくなり、歩留まり高く製
造することが困難なものであった。

ここで、仮に電荷結合素子をその転送可能電荷量を低
下させることなく、その使用するスペースを減縮させる
ことができれば、上記諸問題は解決する。

よって、本発明の目的とするところは、第１にチップ
上で占める面積を縮小しても信号電荷量を低減させない
ようにした電荷結合素子を提供することであり、第２
に、チップサイズが縮小化されても、開口率を大きく維
持することができ、高解像度、高感度が可能な固体撮像
素子を実現することである。

［課題を解決するための手段］本発明の電荷結合素子は第１導電型の半導体領域の表
面に電荷転送方向に沿って電荷転送方向を横切る形状に
複数形成された溝と、前記複数形成された溝および前記
半導体領域の複数の表面平坦部に亙って連続的に形成さ
れた拡散深さがほぼ一様な第２導電型の電荷転送領域
と、前記複数の溝の各々に対応して形成された単一かつ
同一形状の転送電極とを備え、該転送電極は前記溝内部
から基板表面にかけて形成されたものであり、また、本
発明の固体撮像素子は、複数の受光部と、該受光部に蓄
積された光電変換電荷を受け取りこれを転送する上記構
成の電荷結合素子とを備えたものである。

［実施例］次に、本発明の実施例について図面を参照して説明す
る。

第１図は、本発明の一実施例による電荷結合素子の断
面図である。同図に示すように、ｐ型ウェル領域12が形
成されたｎ型シリコン半導体基板11の表面に溝13が形成
され、ｐ型ウェル領域12の表面平坦部および溝13の内側
の面にはｎ型電荷転送領域14が形成されている。ここで
ｎ型電荷転送領域14は、例えば、リンを高濃度に含んだ
シリカ膜等を形成した後、高温で熱処理してリンを拡散
させる方法によって、あるいは斜めイオン打ち込み法に
よって、形成することができる。さらに、溝13内側表面
およびｐウェル領域12の表面平坦部には絶縁膜15を介し
て多結晶シリコンの垂直転送電極16が形成されている。

垂直転送電極16に４相のクロックパルスφ１〜φ４を
印加することにより信号電荷は、各電極下のｎ型電荷転
送領域14内を順次右側へ転送される。

第１図のように構成された電荷結合素子においては、
その電荷転送領域が立体的に構成されているため、転送
可能電荷量を低下させることなく、そのチップ上での面
積を大幅に減縮することができる。

このような構造の電荷結合素子を、インターライント
ランスファ型固体撮像素子の垂直電荷転送部に用いるな
らば、半導体基板表面の垂直電荷転送部の占める面積を
小さくしても、すなわち、各垂直電荷転送部の幅を狭く
しても電荷転送領域は十分な面積を持っているため、転
送できる信号電荷量が減少することはない。従って、開
口率を極めて大きくとることができ、小さなチップサイ
ズでも高解像度、高感度の固体撮像素子を実現すること
ができる。

第２図（ａ）は、本発明の他の実施例を示すフレーム
トランスファ型固体撮像素子の概略平面図であり、第２
図（ｂ）はそのＸ−Ｙ線断面図である。第２図（ａ）に
おいて、第７図の従来例の部分と同等の部分には同一の
参照番号が付されているので、重複する説明は省略する
が、本実施例においては、蓄積部72、水平電荷転送部73
は構内側の半導体基板の表面部分を電荷転送領域として
いるのでその平面面積は、第７図のものより縮小されて
いる。すなわち、第２図（ｂ）に示すように、ｎ型半導
体基板21上のｐ型ウェル領域22には溝23が複数本形成さ
れており、構内側の半導体基板表面領域および半導体基
板の表面平坦部にはｎ型電荷転送領域24が形成されてい
る。ｎ型電荷転送領域24上には絶縁膜25を介して蓄積部
転送電極26a、水平転送電極26bが形成されている。蓄積
部は、第１図に示した電荷結合素子と同様の構造を有す
るが、水平電荷転送部においては、溝13内に多数の水平
転送電極26bが設けられており、電荷は溝の長手方向に
沿って転送される。

この実施例によれば、イメージ部以外の電荷結合素子
の使用する平面面積を減少させることができるので、開
口率の高い固体撮像素子を小面積のチップによって実現
することができる。

［発明の効果］以上説明したように、本発明による電荷結合素子は、
半導体基板に形成された溝の内側表面部分をその電荷転
送領域とするものであるので、本発明によれば、転送可
能な信号電荷量を低下させることなくチップ上での所要
面積を大幅に減縮することができる。従って、本発明に
よる電荷結合素子を集積化した際には、チップサイズを
縮小することが可能となり、製造時の歩留まりを向上さ
せることができる。

また、上記構成の電荷結合素子を光電変換電荷の転送
手段としてもつ固体撮像素子では、転送すべき信号電荷
量を低減させることなく、チップ表面における電荷結合
素子の占める面積を大幅に縮小することができるので、
チップサイズが縮小されても、固体撮像素子の開口率を
高く維持することことができ、その解像度、感度および
S/Nを低下せしめないようにすることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す断面図、第２図
（ａ）は、本発明の他の実施例を示す概略平面図、第２
図（ｂ）は、そのＸ−Ｙ線断面図、第３図、第７図は、
それぞれ従来例を示す概略平面図、第４図、第５図は、
第３図の部分断面図、第６図は、第４図に示した従来例
の製造方法を説明するための断面図である。 11、21、41…ｎ型半導体基板、12、22、42…ｐ型ウェル
領域、13、23…溝、14、24、44…ｎ型電荷転送領域、1
5、25、45…絶縁膜、16、46…垂直転送電極、26a…蓄積
部転送電極、26b…水平転送電極、40…シリコン酸化
膜、40a…バーズビーク、47…ｎ型フォトダイオード領
域、48…p⁺型チャネルストップ領域、49…遮光膜、31…
受光部、32…垂直電荷転送部、33、73、73a…水平電荷
転送部、34、74…出力アンプ、71…イメージ部、72、72
a…蓄積部。

Claims

(57)【特許請求の範囲】

【請求項１】第１導電型の半導体領域の表面に電荷転送
方向に沿って電荷転送方向を横切る形状に複数形成され
た溝と、前記複数形成された溝および前記半導体領域の複数の表
面平坦部に亙って連続的に形成された拡散深さがほぼ一
様な第２導電型の電荷転送領域と、前記複数の溝の各々に対応して形成された単一かつ同一
形状の転送電極とを備え、該転送電極は前記溝内部から基板表面にかけて形成され
たことを特徴とする電荷結合素子。
【請求項２】複数の受光素子と、該受光素子内に蓄積さ
れた光電変換電荷を受け取りこれを転送する請求項１記
載の電荷結合素子とを備えたことを特徴とする固体撮像
素子。