JPS62217656A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS62217656A JPS62217656A JP61059223A JP5922386A JPS62217656A JP S62217656 A JPS62217656 A JP S62217656A JP 61059223 A JP61059223 A JP 61059223A JP 5922386 A JP5922386 A JP 5922386A JP S62217656 A JPS62217656 A JP S62217656A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- well
- type
- photodiode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title abstract 2
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000009826 distribution Methods 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 28
- 241000238557 Decapoda Species 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオカメラ等に用いられる固体撮像素子に関
し、特にＭＯ８形Ｗ体撮像素子に関する。
し、特にＭＯ８形Ｗ体撮像素子に関する。
従来この種の固体撮像素子として、ブルーミングを抑圧
するために、第４図（＆）に示すようにＮ＋−Ｐ−Ｎの
３層構造としたものがある（ Ａｏｋｉ ｅｔａｔ ：
＠２／３１ｎｃｈ Ｆｏｒｍａｔ ＭＯＳ Ｓｌｎｇ
ｌｅ Ｃｈｉｐ ＣｏｌｏｒＩｍａｇ＋ｓｒ 、”ＩＥ
ＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒ
ｏｎ Ｄ＊ｖｉ−ｃｓｓ 、 ｖｏｌ、 ＥＤ−２９ｎ
ｏ、 ４ ｐＰ−７４５−７５０Ａｐｒ、 １９８２）
。
するために、第４図（＆）に示すようにＮ＋−Ｐ−Ｎの
３層構造としたものがある（ Ａｏｋｉ ｅｔａｔ ：
＠２／３１ｎｃｈ Ｆｏｒｍａｔ ＭＯＳ Ｓｌｎｇ
ｌｅ Ｃｈｉｐ ＣｏｌｏｒＩｍａｇ＋ｓｒ 、”ＩＥ
ＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒ
ｏｎ Ｄ＊ｖｉ−ｃｓｓ 、 ｖｏｌ、 ＥＤ−２９ｎ
ｏ、 ４ ｐＰ−７４５−７５０Ａｐｒ、 １９８２）
。
同図は受光部のホトダイオード部分のみ示したもので、
１はＮ形シリコン基板、２はＰウェル、３はＮ＋層で、
Ｐウェル２とＮ＋層３とのＰＮ接合がホトダイオードを
構成する。Ｐウェル、Ｎ＋ｆｆｊともに拡散で形成する
ため、その不純物プロファイルは同図（ｂ）に示すよう
に、Ｐウェル２、Ｎ＋層３ともに深くなるに従って低く
なる。このため、Ｐウェル内では、正孔が表面側から深
部へ拡散することにより、表面側がマイナス、深部側が
プラスの電界分布を有する。
１はＮ形シリコン基板、２はＰウェル、３はＮ＋層で、
Ｐウェル２とＮ＋層３とのＰＮ接合がホトダイオードを
構成する。Ｐウェル、Ｎ＋ｆｆｊともに拡散で形成する
ため、その不純物プロファイルは同図（ｂ）に示すよう
に、Ｐウェル２、Ｎ＋層３ともに深くなるに従って低く
なる。このため、Ｐウェル内では、正孔が表面側から深
部へ拡散することにより、表面側がマイナス、深部側が
プラスの電界分布を有する。
上記従来例では、Ｐウェル２内に光信号が発生した場合
、信号電荷となシ得る電子ｅは上述した電界によって基
板１側ヘトリフトし、Ｎ＋層３へ到達しない。つまり、
光信号を有効に利用できないという問題があった。
、信号電荷となシ得る電子ｅは上述した電界によって基
板１側ヘトリフトし、Ｎ＋層３へ到達しない。つまり、
光信号を有効に利用できないという問題があった。
この発明は、従来無効となっていた光信号電荷をも有効
に利用し得る高感度の固体撮像素子を提供することを目
的とする。
に利用し得る高感度の固体撮像素子を提供することを目
的とする。
上記問題点は、Ｐ（基板がＰ形である場合にはＮ）ウェ
ル内の不純物濃度を、Ｎ”（Ｐ”）層とのＰＮ接合部で
ｎ形基板側より低くすることにより解決される。
ル内の不純物濃度を、Ｎ”（Ｐ”）層とのＰＮ接合部で
ｎ形基板側より低くすることにより解決される。
Ｎ＋（Ｐ＋）層とのＰＮ接合側、つまり表面側をプラス
とする電界分布が形成され、電子は有効にホトダイオー
ドに蓄積される。
とする電界分布が形成され、電子は有効にホトダイオー
ドに蓄積される。
〔実施例〕
第２図は、本発明の一実施例を示す固体撮像素子の断面
図である。同図において、Ｎ形シリコン基板１の上には
Ｐウェル２が形成され、Ｐウェル２にはＮ＋層３，４が
形成される。また、これらの上面にはＡＩ信号線５が形
成される。６はＳ１０゜からなる層間絶縁膜、７はゲー
ト電極である。
図である。同図において、Ｎ形シリコン基板１の上には
Ｐウェル２が形成され、Ｐウェル２にはＮ＋層３，４が
形成される。また、これらの上面にはＡＩ信号線５が形
成される。６はＳ１０゜からなる層間絶縁膜、７はゲー
ト電極である。
ここで、Ｎ＋層３．４およびゲート電極７はＭＯＳ
トランジスタを構成し、Ｐウェル２とホトダイオードを
構成するＮ＋層３に蓄積された信号電荷（電子）を外部
に読出すスイッチング素子として作用する。第３図にそ
の等何回路を示す。１０が上記ＭＯ８トランジスタ、１
１がホトダイオードを示す。１２はゲート電極７に接続
する垂直ゲート線、１３はＡ１信号線５に相当する垂直
信号線である。すなわち実際にはこのような１画素を構
成する素子が多数マトリックス状に配列されて形成され
る。８はその各画素間を分離するだめの８１０、からな
る素子分離膜である。
トランジスタを構成し、Ｐウェル２とホトダイオードを
構成するＮ＋層３に蓄積された信号電荷（電子）を外部
に読出すスイッチング素子として作用する。第３図にそ
の等何回路を示す。１０が上記ＭＯ８トランジスタ、１
１がホトダイオードを示す。１２はゲート電極７に接続
する垂直ゲート線、１３はＡ１信号線５に相当する垂直
信号線である。すなわち実際にはこのような１画素を構
成する素子が多数マトリックス状に配列されて形成され
る。８はその各画素間を分離するだめの８１０、からな
る素子分離膜である。
ここで、Ｐウェル２の形成方法を、第１図（ａ）を用い
て説明する。すなわち第１図（、）は第２図中のホトダ
イオード部のみ示したものである。
て説明する。すなわち第１図（、）は第２図中のホトダ
イオード部のみ示したものである。
第ｘ図（ａ）において、Ｎ形シリコン基板１のホトダイ
オード形成部の表面に周知のイオン打ち込み技術により
Ｐ＋層２１を形成し、次にエピタキシャル成長法により
Ｐ形エビ層２２を形成する。このときのエビ層の生成温
度を高くするか、またはエビ層形成終了後、さらに高温
処理をすることにより、先に形成したＰ＋層２１のＰ形
不純物が、一部は基板１側へ、他はエビ層内へ拡散する
。その後通常のプロセスに従って拡散によりＮ＋層３を
形成する。
オード形成部の表面に周知のイオン打ち込み技術により
Ｐ＋層２１を形成し、次にエピタキシャル成長法により
Ｐ形エビ層２２を形成する。このときのエビ層の生成温
度を高くするか、またはエビ層形成終了後、さらに高温
処理をすることにより、先に形成したＰ＋層２１のＰ形
不純物が、一部は基板１側へ、他はエビ層内へ拡散する
。その後通常のプロセスに従って拡散によりＮ＋層３を
形成する。
このようにして得られた素子の不純物濃度プロファイル
を第１図中）に示す。拡散後のＰ形エビ層２２からなる
Ｐウェル２内のＰ濃度は、基板１との接合部付近で最大
となり、そこから離れてＮ＋層３との接合部側へ行くに
従って減少する。この時のＰウェル２内の電界分布は、
Ｎ＋層層側側基板１側に対してグラスとなる。
を第１図中）に示す。拡散後のＰ形エビ層２２からなる
Ｐウェル２内のＰ濃度は、基板１との接合部付近で最大
となり、そこから離れてＮ＋層３との接合部側へ行くに
従って減少する。この時のＰウェル２内の電界分布は、
Ｎ＋層層側側基板１側に対してグラスとなる。
このため、Ｐウェル２内で発生した電子はＮ＋層３との
ＰＮ接合側、つ′１．シホトダイオードヘドリフトし、
信号として有効に利用される。
ＰＮ接合側、つ′１．シホトダイオードヘドリフトし、
信号として有効に利用される。
なお、上述した実施例ではＰ＋層２１を形成した後Ｐ形
エビ／８２２を形成したが、Ｐ形エピ層の代りに工形エ
ビ層を用い、Ｐ”層２１よりのＰ形不純物の拡散で最終
的に第１図（ｂ）に示したような不純物プロファイルを
もつＰウェル２が得られるようにしてもよい。
エビ／８２２を形成したが、Ｐ形エピ層の代りに工形エ
ビ層を用い、Ｐ”層２１よりのＰ形不純物の拡散で最終
的に第１図（ｂ）に示したような不純物プロファイルを
もつＰウェル２が得られるようにしてもよい。
またＮおよびＰの各領域の導電型を前述した実施例と丁
度逆にしても良いことはいうまでもない。
度逆にしても良いことはいうまでもない。
本発明によれば、ウェル内で発生した信号電荷が有効に
ホトダイオードへ到達するため、光電変換効率が向上す
る。
ホトダイオードへ到達するため、光電変換効率が向上す
る。
【図面の簡単な説明】
第１図ないし第３図は本発明の一実施例を示す図で、第
１図（、）はホトダイオード部の形成方法を説明するた
めの断面図、四図伽）はホトダイオード部の不純物濃度
分布を示す図、第２図は固体撮像素子の断面図、第３図
は等価回路図、第４図（、）は従来例のホトダイオード
部の断面図、同図Φ）はその不純物濃度分布を示す図で
ある。 １・・・・・・Ｎ形シリコン基板、 ２・・・・・・
Ｐウェル、３・・・・・・Ｎ＋層、 ２１・・・・・
・Ｐ＋層、 ２２・・・・・・Ｐ形エピ層。
１図（、）はホトダイオード部の形成方法を説明するた
めの断面図、四図伽）はホトダイオード部の不純物濃度
分布を示す図、第２図は固体撮像素子の断面図、第３図
は等価回路図、第４図（、）は従来例のホトダイオード
部の断面図、同図Φ）はその不純物濃度分布を示す図で
ある。 １・・・・・・Ｎ形シリコン基板、 ２・・・・・・
Ｐウェル、３・・・・・・Ｎ＋層、 ２１・・・・・
・Ｐ＋層、 ２２・・・・・・Ｐ形エピ層。
Claims (1)
- １、半導体基板に、ＰＮ接合ホトダイオードと、これに
連なるＭＯＳトランジスタとを形成してなる固体撮像素
子において、ＰＮ接合ホトダイオード部は、ｎ形半導体
基板上に形成されたＰ（またはＮ）形ウェルと、このＰ
（またはＮ）形ウェルの表面に形成された高不純物濃度
のＮ（またはＰ）形半導体領域とからなり、かつＰ（ま
たはＮ）形ウェル内の不純物濃度が、Ｎ（またはＰ）形
半導体領域との接合部でＮ（またはＰ）形半導体基板側
より低い分布を有することを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61059223A JPS62217656A (ja) | 1986-03-19 | 1986-03-19 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61059223A JPS62217656A (ja) | 1986-03-19 | 1986-03-19 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62217656A true JPS62217656A (ja) | 1987-09-25 |
Family
ID=13107163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61059223A Pending JPS62217656A (ja) | 1986-03-19 | 1986-03-19 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62217656A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03159172A (ja) * | 1989-11-16 | 1991-07-09 | Sanyo Electric Co Ltd | 固体撮像素子 |
| JP2006128724A (ja) * | 2006-01-23 | 2006-05-18 | Toshiba Corp | 固体撮像装置 |
-
1986
- 1986-03-19 JP JP61059223A patent/JPS62217656A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03159172A (ja) * | 1989-11-16 | 1991-07-09 | Sanyo Electric Co Ltd | 固体撮像素子 |
| JP2006128724A (ja) * | 2006-01-23 | 2006-05-18 | Toshiba Corp | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US20030085399A1 (en) | Solid-state imaging device and method for manufacturing the same | |
| KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2005310826A (ja) | 固体撮像装置 | |
| US7776638B2 (en) | Two epitaxial layers to reduce crosstalk in an image sensor | |
| CN101388361A (zh) | 制造图像传感器的方法 | |
| CN101304035B (zh) | 图像传感器及其形成方法 | |
| TW578303B (en) | Image sensor with pixel isolation region | |
| US20080160731A1 (en) | Method for fabricating cmos image sensor | |
| CN100527429C (zh) | Cmos图像传感器及其制造方法 | |
| JPS62217656A (ja) | 固体撮像素子 | |
| JPS63312669A (ja) | 固体撮像素子 | |
| CN101286518B (zh) | 光电二极管装置 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| KR100672679B1 (ko) | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 | |
| KR20040065332A (ko) | 이온주입영역을 소자분리막으로 사용한 시모스 이미지센서및 그 제조방법 | |
| KR20000034227A (ko) | 고체 촬상 소자의 제조방법 | |
| KR20100025873A (ko) | 혼색 방지 불순물 격리 구조를 갖는 이미지 센서 및 그 제조 방법 | |
| KR100672712B1 (ko) | 반도체 시모스 이미지 센서의 광감지 소자 제조방법 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| KR100720492B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100731066B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JPH07120773B2 (ja) | インタライン型固体撮像素子 | |
| KR100670510B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20070035649A (ko) | 씨모스 이미지 센서의 제조방법 |