JP2006128724A

JP2006128724A - 固体撮像装置

Info

Publication number: JP2006128724A
Application number: JP2006013996A
Authority: JP
Inventors: Hiroshi Yamashita; 浩史山下; Hisanori Ihara; 久典井原; Ikuko Inoue; 郁子井上; Tetsuya Yamaguchi; 鉄也山口; Hidetoshi Nozaki; 秀俊野崎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-01-23
Filing date: 2006-01-23
Publication date: 2006-05-18

Abstract

【課題】トランジスタのウェルの濃度を高くしても接合リーク電流が高くならずに、再生画面の画質を劣化させることのない固体撮像装置を提供すること。
【解決手段】ｐ型基板２０上にフォトダイオードの光電変換部のｐ型ウェル２２と、信号走査回路部のｐ型ウェル２４が形成される。ｐ型ウェル２２及び２４の表面部には、ｎ型拡散層２５、２６が形成される。ｎ型拡散層２６を構成しているリセットトランジスタのドレインと増幅トランジスタ３０のドレインは、電源線３３に接続される。また、ｎ型拡散層２６であるアドレストランジスタ３１のソースは、垂直信号線３４に接続される。増幅トランジスタ３０及びアドレストランジスタ３１のゲート３０ａ及び３１ａは、ｐ型ウェル２４の表面上で所定間隔がおかれて配置されたｎ型拡散層２６の間に形成される。
【選択図】図３

Description

この発明はＭＯＳ型固体撮像装置に関し、より詳細には再生画面の画質を改善することが可能な固体撮像装置に関するものである。

図８は、増幅型ＭＯＳセンサと称される固体撮像素子の回路構成の一例を示した図である。

図８に於いて、この固体撮像素子は、フォトダイオード１₁、１₂、１₃と、該フォトダイオード１₁、１₂、１₃からの信号を読み出す増幅トランジスタ２₁、２₂、２₃と、信号を読み出すラインを選択する垂直選択トランジスタ３₁、３₂、３₃と、信号荷電をリセットするリセットトランジスタ４₁、４₂、４₃から成る単位セルが、３×３二次元状に配列されている。尚、ここでは３×３としたが、実際には、これより多くの単位セルが配列される。

垂直シフトレジスタ５から水平方向に配線されている水平アドレス線６₁、６₂、６₃は、上記垂直選択トランジスタ３₁、３₂、３₃のゲートに接続されて、信号を読み出すラインを決定する。リセット線７₁、７₂、７₃はリセットトランジスタ４₁、４₂、４₃のゲートに結線されている。

上記増幅トランジスタ２₁、２₂、２₃のソースは垂直信号線８₁、８₂、８₃に接続されており、その一端には負荷トランジスタ１１₁、１１₂、１１₃が設けられている。垂直信号線８₁、８₂、８₃の他端は、水平シフトレジスタ１３から供給される選択パルスにより選択される水平選択トランジスタ１２₁、１２₂、１２₃を介して水平信号線１４に結線されている。

このように構成された回路の動作は、以下の通りである。

すなわち、水平アドレス線６₁、６₂、６₃をハイレベルにするアドレスパルスが印加され、該ラインの垂直選択トランジスタ３のみがオンされる。すると、選択されたラインの増幅トランジスタと負荷トランジスタでソースフォロワ回路が構成され、増幅トランジスタのゲート電圧、すなわちフォトダイオードの電圧とほぼ同等の電圧が垂直信号線に現れる。

次に、水平シフトレジスタ１３から水平選択パルスが水平選択トランジスタ１２₁、１２₂、１２₃に順次印加され、水平信号線１５から１ライン分の信号が順次取り出される。この動作を、次のライン、更に次のラインと、順次続けることにより、二次元状の全ての信号を読み出すことができる。

ところが、この種の装置にあっては、次のような課題を有している。

すなわち、各セルに配置された増幅トランジスタをはじめとするトランジスタは、セルの微細化と共にそのディメンジョンが小さくなるが、そのようにトランジスタの微細化が進むと、トランジスタを作り込んでいるウェの濃度を高くせざるを得なくなっていく。そうしないと、いわゆる短チャネル効果や狭チャネル効果等の微細化に伴い生ずる課題がより顕著になってしまうからである。

一方で、光電変換部であるフォトダイオードでは、このようなセルの微細化により信号走査部と同様ウェル濃度を高くしていくと、次のような課題が生ずることがわかった。

図９は、こうしたフォトダイオードのウェル濃度と接合リーク電流との関係を表す特性図である。図示されるように、フォトダイオードでは、ウェルの濃度が高くなると共に、その接合リーク電流が高くなってしまうことがわかる。接合リーク電流が高くなってしまうと、素子の信号量が少ない、いわゆる暗時状態でそれが雑音となり、著しく再生画面の画質が劣化してしまうことになる。

すなわち、従来のＭＯＳセンサに於いては、画素微細化と共に信号走査回路を構成するトランジスタを微細化する必要がある。そして、微細なトランジスタを二次元効果の影響無く動作させるためには、トランジスタを作り込んでいるウェルの濃度高くする必要があった。

ところが、光電変換部であるフォトダイオードでは、上述したように、ウェルの濃度を高くすると接合リーク電流が高くなってしまい、それが再生画面上で雑音となって再生画面の画質を著しく劣化させてしまうという課題があった。

なお、光電変換装置に関し、特にＣＭＯＳプロセスコンパチブルセンサにおいて、ＭＯＳアンプのウェル濃度を周辺回路のウェル濃度よりも低くすることによって、基板バイアス効果の悪影響を減縮するようにした光電変換装置が既に提案されている（たとえば、特許文献１参照）。
特開平９−１９９７０３号公報

したがってこの発明は、上記課題に鑑みてなされたものであり、セル微細化に伴うトランジスタを微細化するにあたって、トランジスタのウェルの濃度を高くしても接合リーク電流が高くなることなく、再生画面上で雑音となって再生画面の画質を著しく劣化させることのない固体撮像装置を提供することを目的とする。

すなわち、第１の発明は、半導体基板上に、光電変換部及び信号走査回路部を含む単位セル行列を二次元状に配置して成る撮像領域と、この撮像領域の信号走査回路を駆動するための素子駆動回路を配置して成る駆動回路領域と、上記撮像領域の各セルからの信号を読み出す信号線とを備える固体撮像装置に於いて、上記光電変換部は、信号電荷と同一の導電型の第１の導電型領域と、この第１の導電型とは反対の第２の導電型のウェル領域とから成り、上記信号走査回路は少なくとも１つのトランジスタで構成されるもので、このトランジスタは該トランジスタの導電型とは反対導電型のウェル領域内に形成され、上記光電変換部のウェルの不純物濃度と上記信号走査回路のウェルの不純物濃度が異なることを特徴とする。

第２の発明は、上記第１の発明に於いて、上記光電変換部のウェル濃度が上記信号走査回路のウェル濃度より低いことを特徴とする。

第３の発明は、上記第２の発明に於いて、上記光電変換部のウェルの接合深さが上記信号走査回路のウェル濃度より低いことを特徴とする。

第４の発明は、半導体基板上に、光電変換部及び信号走査回路部を含む単位セル行列を二次元状に配置して成る撮像領域と、この撮像領域の信号走査回路を駆動するための素子駆動回路を配置して成る駆動回路領域と、上記撮像領域の各セルからの信号を読み出す信号線とを備える固体撮像装置に於いて、上記撮像領域のうち少なくとも光電変換部には第１のウェルが形成され、上記信号走査回路部には第２のウェルが形成され、上記素子駆動回路部には第３のウェルが形成され、上記第１乃至第３のウェルの濃度がそれぞれ異なることを特徴とする。

第５の発明は、上記第４の発明に於いて、上記第１のウェルの不純物濃度は上記第２のウェルの不純物濃度より低く設定され、上記第２のウェルの不純物濃度は上記第３のウェルの不純物濃度より低く設定されていることを特徴とする。

第６の発明は、半導体基板上に、光電変換部及び信号走査回路部を含む単位セル行列を二次元状に配置して成る撮像領域と、この撮像領域の信号走査回路を駆動するための素子駆動回路を配置して成る駆動回路領域と、上記撮像領域の各セルからの信号を読み出す信号線とを備える固体撮像装置に於いて、上記撮像領域の素子を構成するウェルは、少なくとも上記光電変換部と上記信号走査回路部に共通に設けられる第１のウェルと、上記光電変換部に設けられる第２のウェルと、上記信号走査部に設けられる第３のウェルと、上記素子駆動回路部に設けられる第４のウェルとを有することを特徴とする。

第７の発明は、上記第１のウェル、第２のウェル、第３のウェル及び第４のウェルの不純物濃度がそれぞれ異なり、濃度の薄い方から順に、第２のウェル、第３のウェル、第４のウェル、第１のウェルに設定されていることを特徴とする。

この発明の固体撮像装置にあっては、光電変換部のウェル濃度が信号走査回路部のウェル濃度よりも低く構成されている。そのため、信号走査回路部のウェル濃度を、トランジスタが二次元効果の影響無く動作させるために十分な高さの濃度で構成した場合でも、光電変換部のウェル濃度が信号走査回路部のウェル濃度より低くなるよう構成することができる。したがって、光電変換部のフォトダイオードの接合リーク電流を低く抑圧することができ、接合リーク電流による暗時雑音を低くしたままセルを微細化することができる。

以上のようにこの発明によれば、セル微細化に伴うトランジスタを微細化するにあたって、トランジスタのウェルの濃度を高くしても接合リーク電流が高くなることなく、再生画面上で雑音となって再生画面の画質を著しく劣化させることのない固体撮像装置を提供することができる。

以下、図面を参照してこの発明の実施の形態を説明する。

図１は、この発明の固体撮像装置の第１の実施の形態に係る単位セルの構成を示した平面図、図２は図１に対応する単位セルの構成を示した回路図、図３は図１のＡ−Ａ′線に沿った断面図である。

図１乃至図３に於いて、ｐ型基板２０上にフォトダイオード２１が作り込まれるべく光電変換部のｐ型ウェル２２と、走査回路領域２３が作り込まれている信号走査回路部のｐ型ウェル２４が形成されている。上記ｐ型ウェル２２及び２４の表面部には、ｎ型拡散層２５、２６が図示の如く形成されている。

上記フォトダイオード２１のカソードは、転送トランジスタ２８のソースに接続されている。そして、この転送トランジスタ２８のドレインは、リセットトランジスタ２９のソース及び増幅トランジスタ３０のゲートに接続されている。また、この増幅トランジスタ３０のソースには、アドレストランジスタ３１のドレインが接続されている。

ｎ型拡散層２６を構成している上記リセットトランジスタ２９のドレインと増幅トランジスタ３０のドレインは、電源線３３に接続されている。また、ｎ型拡散層２６であるアドレストランジスタ３１のソースは、垂直信号線３４に接続されている。尚、上記増幅トランジスタ３０及びアドレストランジスタ３１のゲート３０ａ及び３１ａは、ｐ型ウェル２４の表面上で所定間隔がおかれて配置された上記ｎ型拡散層２６の間に形成される。また、３５は層間膜である。

図４（ａ）は、図３の光電変換部たるフォトダイオード２１の矢印Ｂ−Ｂ′での断面に於ける不純物濃度プロファイルを示した図、図４（ｂ）は、走査回路部２３の矢印Ｃ−Ｃ′での断面に於ける不純物濃度プロファイルを示した図である。

図４（ｂ）に示されるように、信号走査回路部のｐ型型ウェル２４のホウ素濃度は１０¹⁷代の濃度である。この濃度は、設計基準０．７μｍのＭＯＳ回路がショートチャネル効果等を起こさず動作する濃度である。したがって、このｐ型ウェル濃度では、信号走査回路は問題無く動作し、信号を読み出すことができる。

一方で、例えば光電変換部（フォトダイオード２１）のウェルの濃度は１０¹⁵代の濃度である。この濃度では、図４（ｃ）に示されるように、ｐｎジャンクションのリーク電流は十分に小さくなる。したがって、暗時の雑音が問題になることも無く、感度の高い撮像素子を実現することができる。

このように、画面内の信号走査回路部に於いては、ウェルの濃度を、微細な画素内に組み込まれたＭＯＳ回路でショートチャネル効果が起こらずに動作できるのに十分な高さの濃度にし、且つ光電変換部ではリーク電流が十分に低くなるウェル濃度まで下げることにより、微細な画素で雑音が低い撮像素子を実現することができる。

図５は、この発明の固体撮像装置の第２の実施の形態に係る単位セルの構成を示した断面図である。尚、以下に述べる実施の形態に於いて、上述した第１の実施の形態と同じ部分には同一の参照番号を付してその説明を省略する。

この図５に示される第２の実施の形態に於いて、図３に示される第１の実施の形態と異なるのは、光電変換部に設けられたｐ型ウェル３７が、信号走査回路部と共通に設けられていることである。

また図３、図５に示されるセルの構造では、基板１０の導電型がウェルの導電型と同一のｐ型としているが、基板の導電型はｎ型であっても良い。

図６は、この発明の固体撮像装置の第３の実施の形態に係るウェル構造を示した素子構成の断面図である。

図６に於いて、ｐ型基板４１の撮像領域には、ｐ型ウェル４２が形成されており、このｐ型ウェル４２の表面部の信号走査回路部には、所定間隔をおいてｐ型ウェル４３が複数設けられている。一方、型ｐウェル３１の外側の素子駆動領域で、ｐ型基板４１の表面部には、それぞれｐ型ウェル４４及びｎ型ウェル４５が形成されている。

図７は、この発明の固体撮像装置の第４の実施の形態に係るウェル構造を示した図である。

図７に於いて、ｐ型基板５１の表面部から所定距離をおいて、光電変換部と信号走査回路部に共通にｐ型ウェル５２が形成されている。そして、撮像領域５３に於ける上記ｐ型基板５１の表面部には、光電変換部内のｐ型ウェル５４と、信号走査回路部内のｐ型ウェル５５が設けられている。

一方、素子駆動回路部５６に於ける上記ｐ型基板５１の表面部には、素子駆動回路部のｐ型ウェル５７と、素子駆動回路部のｎ型ウェル５８が、それぞれ形成されている。尚、５９は単位画素を表している。

また、この第４の実施の形態に於いては、基板５１の導電型はｐ型であるが、これはｎ型の基板でも良い。

尚、この発明は上述した実施の形態に限定されることなく、種々変形して実施可能である。

この発明の固体撮像装置の第１の実施の形態に係る単位セルの構成を示した平面図である。図１に対応する単位セルの構成を示した回路図である。図１のＡ−Ａ′線に沿った断面図である。（ａ）は図３の光電変換部たるフォトダイオード２１の矢印Ｂ−Ｂ′での断面に於ける不純物濃度プロファイルを示した図、（ｂ）は走査回路部２３の矢印Ｃ−Ｃ′での断面に於ける不純物濃度プロファイルを示した図、（ｃ）は図３の矢印Ｂ−Ｂ′線、Ｃ−Ｃ′線の部分の断面の不純物濃度プロファイル及びそれぞれのｐウェル濃度での逆バイアスリーク電流の様子を示した図である。この発明の固体撮像装置の第２の実施の形態に係る単位セルの構成を示した断面図である。この発明の固体撮像装置の第３の実施の形態に係るウェル構造を示した素子構成の断面図である。この発明の固体撮像装置の第４の実施の形態に係るウェル構造を示した図である。従来の増幅型ＭＯＳセンサと称される固体撮像素子の回路構成の一例を示した図である。従来固体撮像素子のフォトダイオードのウェル濃度と接合リーク電流との関係を表す特性図である。

符号の説明

２０ｐ型基板、
２１フォトダイオード、
２２、２４ｐ型ウェル、
２３走査回路領域、
２５、２６ｎ型拡散層、
２８転送トランジスタ、
２９リセットトランジスタ、
３０増幅トランジスタ、
３１アドレストランジスタ、
３３電源線、
３４垂直信号線。

Claims

半導体基板上に、光電変換部及び信号走査回路部を含む単位セル行列を二次元状に配置して成る撮像領域と、この撮像領域の信号走査回路を駆動するための素子駆動回路を配置して成る駆動回路領域と、上記撮像領域の各セルからの信号を読み出す信号線とを備える固体撮像装置に於いて、
上記光電変換部は、信号電荷と同一の導電型の第１の導電型領域と、この第１の導電型とは反対の第２の導電型のウェル領域とから成り、
上記信号走査回路は少なくとも１つのトランジスタで構成されるもので、このトランジスタは該トランジスタの導電型とは反対導電型のウェル領域内に形成され、
上記光電変換部のウェルの不純物濃度と上記信号走査回路のウェルの不純物濃度が異なることを特徴とする固体撮像装置。
半導体基板上に、光電変換部及び信号走査回路部を含む単位セル行列を二次元状に配置して成る撮像領域と、この撮像領域の信号走査回路を駆動するための素子駆動回路を配置して成る駆動回路領域と、上記撮像領域の各セルからの信号を読み出す信号線とを備える固体撮像装置に於いて、
上記撮像領域のうち少なくとも光電変換部には第１のウェルが形成され、上記信号走査回路部には第２のウェルが形成され、上記素子駆動回路部には第３のウェルが形成され、上記第１乃至第３のウェルの濃度がそれぞれ異なることを特徴とする固体撮像装置。
半導体基板上に、光電変換部及び信号走査回路部を含む単位セル行列を二次元状に配置して成る撮像領域と、この撮像領域の信号走査回路を駆動するための素子駆動回路を配置して成る駆動回路領域と、上記撮像領域の各セルからの信号を読み出す信号線とを備える固体撮像装置に於いて、
上記撮像領域の素子を構成するウェルは、少なくとも上記光電変換部と上記信号走査回路部に共通に設けられる第１のウェルと、上記光電変換部に設けられる第２のウェルと、上記信号走査部に設けられる第３のウェルと、上記素子駆動回路部に設けられる第４のウェルとを有することを特徴とする固体撮像装置。