JPH01243462A

JPH01243462A - 固体撮像素子

Info

Publication number: JPH01243462A
Application number: JP63069372A
Authority: JP
Inventors: Toshibumi Ozaki; 俊文尾崎; Norio Koike; 小池　紀雄
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-03-25
Filing date: 1988-03-25
Publication date: 1989-09-28
Anticipated expiration: 2013-01-14
Also published as: JP2695824B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、固体撮像装置に係り、特に高感度。

低スメアを実現するのに好適な固体撮像装置に関するも
のである。

〔従来の技術〕

従来、２次元面体撮像装置の代表的な一種としてＭＯ８
型固体撮像装置が知られている（Ｍ。

Ａｏｋｉ　ｅｔ　ａｌ　ニアイエスニスシーシー・ダイ
ジェスト・オブ・テクニカル・ペーパーズ、ｐ２６．Ｆ
ｅｄ。

１３．１９８０）。上記従来技術は第１０図に示すよう
な回路構成によっている。第１０図において、１は２次
元状に配置されて光電変換を行う光電変換素子（ホトダ
イオード）、２は各行を選択する垂直走査回路、３は垂
直走査回路２からの選択信号を各垂直スイッチに導く垂
直ゲート線、４は垂直走査回路２からの選択信号により
開閉する垂直スイッチ、５は各行の選択を行う水平走査
回路、６は水平走査回路５からの選択信号により開閉す
る水平スイッチ、７は素子外部に設けられた増幅回路、
８は垂直信号線、９は水平信号線である。上記回路はつ
ぎの動作を行う。まず、水平ブランキング期間中に、垂
直走査回路２により選択された行の垂直ゲート線３の電
圧が高くなり、垂直スイッチ４が開き、信号電荷がホス
トダイオード１から垂直信号線８に送られる。その後、
水平走査期間においては、水平走査回路５が動作し水平
スイッチ６が順次開閉し、信号電荷は順次水平信号線９
を経て素子外部の増幅回路７により増幅され出力される
。

〔発明が解決しようとする課題〕

上記ＭＯ８型固体撮像素子は、水平スイッチ６が開閉す
る際に水平スイッチ６の熱雑音により発生するＫＴＣ雑
音、ならびに、高速の水平走査に伴い必要となる外部広
帯域増幅器７の雑音の２点についての配慮がされていな
い。その結果、雑音が大きく、信号対雑音比（以下Ｓ／
Ｎ比という）が低いという問題があった。さらに、−水
平走査期間中に光の漏れ込み等により垂直信号線８内に
発生する余剰電荷によるスメア現象に対しての考慮がな
されておらず、高照度撮像時、即ち、明るい被写体を写
したときに再生画の上下に白く尾を引いたような輝線が
発生し、画質を著しく劣化するという問題があった。

これに対して、垂直信号線８ごとに垂直信号線８の電位
を検知し、増幅する増幅回路と、垂直信号線をリセット
するリセットスイッチを備え、リセット後の空の垂直信
号線８の電位と、信号がある場合の垂直信号線８の電位
との差を検知し真の信号成分だけを出力する手段（以下
相関２重サンプリング回路という）を設けることにより
、低雑音化と低スメア化を図った固体撮像素子を１本願
発明者等は提案している（特開昭６２−１２８１２３号
）。

第１０図から第１３図はこの種の固体撮像素子の一例の
動作を説明する図である。以下これを図に従って説明す
る。

第１１図は、固体撮像索子の実施例の回路構成図を示す
１図中１〜６，８及び９は第１０図のものと同一のもの
である。７１は各垂直信号線の電位を検知増幅するため
の前置増幅回路、７２は前置増幅回路７１を高利得領域
に設定するための自己バイアススイッチ、７４はカップ
リング容量、７３は帰還容量、７５はクランプスイッチ
、１２はユニイテイゲインバツファアンプ、１３〜１７
はオフセットをキャンセルしたユニイテイゲインバツフ
ァ（Ｙ、Ａ、＋ＩＡＯＵＥ　ｅｔ　ａｌ　：アイ・イー
・イー・イー・ジャーナル・オブ・ソリッドステイト・
サーキット　Ｖｏｌ、５Ｃ−１１，ｐ　ｐ　、９６１−
９６９．Ｄｅｃ、　１９７９（ＩＥＥＥ　Ｊ、５ｏｌｉ
ｄ−５ｔａｔｅ　Ｃ１ｒｃｕｉｔｓ、　Ｖｏｌ、　５Ｃ
−１４ｐｐ、　９６１−９６９．　Ｄｅｃ、１９７９）
）を構成しており、１３はメモリ容量、１４はメモリ容
量１３への信号書き込み用サンプルホールドスイッチ、
１５は信号読み出しスイッチ、１６は各セットキャンセ
ルのためのスイッチ、１７は出力バッファアンプ、１８
．１９は各アンプの電源線ならびにグランド線である。

端子○ＵＴＩ、０ＵＴ２は出力端子で端子Ｖｖにはユニ
イテイゲインバツファアンプの動作に必要なバイアス電
圧が端子ＶｏｅＶｓにはアンプの電源電圧とグランド電
圧がかかる。また第１２図は第１１図の素子を駆動する
ためのパルスタイミングを示している。８１〜Ｓ５は第
１１図の各端子にかかる電圧である。なお、本実施例は
、各スイッチがＮチャネルの場合であり、Ｐチャネルの
場合はクロック信号の極性を反転したものとすれば良い
。さらに、第１３図は第１１図の破線で囲まれた光電変
換部の一部ＢＢ’の断面図と、光電変換部以外の走査回
路部の一部ＡＡ’の断面図を示す０図中、２１はｐ−型
基板、２２はＰ型ウェル、２３はｎ型ウェル、２４はｎ
小波散層、２５はｐ中波散層、２６はゲートポリシリコ
ン、２７はホトダイオードｎ−拡散層％２８はホトダイ
オ−ドル中波散層、２９はフィールド拡散層。

３０はフィールド酸化膜、３１は層間絶縁膜、３２−１
はアンプ電源アルミ配線、３２−２はアンプグランド第
１層アルミ配線、３２−３は垂直信号線アルミ配線、３
３は層間絶縁膜、３４は遮光用第２層アミル配線、３５
は保護膜である６以下、本実施例の動作を説明する。

水平ブランキング期間に入ると、まず、信号電荷がなく
、スメア電荷だけがある時の各行の直流出力電圧をユニ
イテイゲインバツファのメモリ容量１３−１に読み出す
。８１．Ｓ２，８３．８５の電位が高くなり、スイッチ
７２，７５．１４−１．１６が開く。このとき、垂直信
号線８はリセットされるとともに、前置増幅器７１は高
利得領域にバイアスされる。また、ユニイテイゲインバ
ツファアンプ１２の入力端子はバイアス電圧Ｖｖにリセ
ットされる。更に、出力バッファアンプ１７の入力端子
電圧は、出力バッファアンプ１７のオフセット電圧にな
る（第１２図のｔｚ）。つぎにスイッチ７２が閉じ、前
置増幅器７１が活性化される。この時、ｋＴＯ雑音によ
り垂直信号線はＶｈだけゆらぐが、スイッチ７５が開い
ているためにバッファアンプ１２以降にはこの雑音は伝
わらない（第１２図のｔ２）、この後スイッチ７５が閉
じユニイテイゲインバツファアンプ１２が活性化され、
この時刻以降の垂直信号線８の電位変動が前置増幅器７
１とカップリング容量７４、ユニイテイゲインバツファ
１２を介して、メモリ容量１３−１に伝達される（第１
２図のｔ３）。

この後、Ｔｓｚだけ時間が経過した後、スイッチ１４−
１が閉じ、信号電荷がなく、スメア電荷だけがある時の
バッファアンプ１２の直流出力電圧がメモリ容量１３−
１の片側の電極に保持されることになる（第１２図のｔ
４）、同様にして、信号電荷とスメア電荷のある時の直
流出力電圧をユニイテイゲインバツファのメモリ容量１
３−２に読み出す、すなわち、スイッチ７２，７５．１
４−２が開いて垂直信号線８およびバッファアンプ１２
の入力端がリセットされる。その後、スイッチ７２．７
５が順に閉じた後、垂直走査回路２により選択されたあ
る垂直ゲート線３の電位が高くなり、垂直スイッチ４が
開き、ホトダイオードより垂直信号線８に信号電荷が送
られる。スイッチ７５が閉じてから時間Ｔｓｘを経過し
たのちスイッチ１４−２が閉じ、信号電荷とスメア電荷
のある時のユニイテイゲインバツファアンプ１２の直流
出力電圧が、メモリ容量１３−２の片側の電極に保持さ
れることになる。この後に、スイッチ１６が閉じ、メモ
リ容量１３−１並びに１３−２のもう片側の電極には出
力バッファアンプ１７のオフセット電圧が保持されるこ
とになる。

水平走査期間に入ると、各メモリ容量に保持されたユニ
イテイゲインバツファアンプ１２の信号とスメア電荷の
ある時と信号がなくスメア電荷だけがある時の直流出力
が順に読み出される。すなわち、水平走査回路により、
ある列が（ｎ列とする）選択されると、ｎ列の水平スイ
ッチ６−２と読み出しスイッチ１５−２が開き、端子０
ＵＴ２にはｎ列のメモリ容量１３−２に保持されたｎ列
の信号のある時のバッファアンプ１２の直流出力電圧が
表わされる。また、同時に、ｎ　＋　１列の水平スイッ
チ６−１と読み出しスイッチ１５−１も開き、端子０Ｕ
ＴＩにはｎ　＋　１列のメモリ容量１３−１に保持され
たｎ　＋　１列の信号電荷のない時のバッファアンプ１
２の直流出力電圧が表わされる。そこで、端子０ＵＴ１
の出力電圧を１クロック分遅延させ、端子０ＵＴ２の出
力電圧との差をとると、スメア電荷による垂直信号線の
電位変動へ混入しない、真の信号成分を得ることができ
る。

本実施例によれば、垂直信号線８ごとに相関２重サンプ
リング回路を設けることにより、従来のＭＯ８型固体撮
像素子の一つの主雑音源であるｋＴＣ雑音の混入しない
信号出力を得ることができる。また、増幅回路を垂直信
号線８ごとに設けることにより、増幅回路の動作に必要
な帯域を従来素子の増幅回路に必要とされた帯域より低
くでき、従来素子のもう一つの主雑音源である増幅器の
雑音を大幅に低減できる。この結果、高Ｓ／Ｎ化を図る
ことができる。さらに、信号に混入する余剰電荷の発生
時間は自己バイアススイッチ７２が閉じてから、サンプ
ルホールドスイッチ１４が閉じるまでの時間となり、従
来の一水平走査期間に対し、大幅に低減でき、かつ、ス
メア電荷による垂直信号線の電位変動と、スメア電荷と
信号電荷による垂直信号線の電位変動を独立に読みだし
、その差をとることによりスメアの混合しない真の信号
を得ているので、低スメア化が可能となっている。

ところで上記固体撮像索子においては、以下の３点につ
いての考慮がなされていない。以下、各点について説明
する。

第１に第３図に示す様に、上記固体撮像素子においては
従来のＭｏ８型素子と同様光電変換部と走査回路部の同
一極性を持つトランジスタは同−ｐウェル２２内に形成
される。ところで、固体撮像素子の多画素化、高性能化
は、走査回路部に微細な寸法を持つＭｏＳトランジスタ
を使用し集積度を上げることにより実現される。集積回
路技術が従っている比例縮小側によれば、寸法が１／ｋ
に小さくなるとＭｏ８）−ランジスタの形成される基板
不純物濃度（上記固体撮像素子においてはウェル濃度）
はに倍になる０以上の結果、上記固体撮像素子では高性
能化多画素化をめざし微細なＭｏＳトランジスタを用い
ると、走査回路部とともに光電変換部のウェル濃度も上
昇する。このウェル濃度の上昇により、ホトダイオード
の周りに形成される空乏層ｉは１／ｆ「に小さくなる。

この結果、光電変換効率すなわち、光感度の低下が生じ
る。

すなわち、微細化技術の使用は集積度向上には有効であ
るが、光感度の劣化を伴い高Ｓ／Ｎを達成できないとい
う問題が生じる。なお、ここで述べた問題点は走査回路
部と光電変換部が同一不純物濃度層内に形成されたＭｏ
８型、ＣＣＤ型を問わず、従来の固体撮像素子一般に共
通する。

第２に、上記固体撮像素子では横一列の信号を一括して
メモリ容量に読み出す際、水平方向の全アンプが動作す
る。この時、各アンプの動作電流は、第１１図矢印で示
す様に端子Ｖｏより電源線１８を経て各アンプを流れグ
ランド線１９を経て端子Ｖｓに流れ込む。この結果、電
源線およびグランド線においては大きな電圧降下が起き
、水平シェージングひいてはアンプの誤動作という問題
が生じる。なお、この電源線とグランド線における電圧
降下という問題はアナログ信号を扱うＭＯ３型集積回路
一般に共通である。

第３に、従来の固体撮像素子と同様に第１３図に示すよ
うに光電変換部はｐ型不純物層に形成されている。この
結果、以下の２点の問題が生じる。

第１に垂直信号線を形成する第１層アルミ配線に接続さ
れる拡散層２４はｎ十不純物層；垂直スイッチはｎチャ
ネルＭＯＳトランジスタとなっている。また、一般のｎ
チャネルＭＯＳトランジスタと同じく、素子分離領域は
、厚いフィールド酸化膜３０とその直下の高濃度のフィ
ールドル中波散層２９により形成される。このため、拡
散層２４とフィールドル中波散層２９の間（図示Ｘ）に
、単位面積当たりの容量値の大きいｎ＋−ｐ＋接合が形
成され、この部分の容量値は全垂直信号線容量の２０〜
３０％以上を占めている。一方、本願発明者等の解析に
よれば、上記固体撮像素子のランダム雑音は、垂直信号
線容量Ｃｖに対してＣｖ”〜Ｖｖ”’の依存性を示す。

すなわち、光電変換部をｐ型不純物層に形成したために
、垂直信号線容量が大きくなり、ランダム雑音が大きく
なりＳ／Ｎ比が小さいという問題が発生している。第２
に。

信号電荷となるのは、ｐ型不純物層中の少数キャリアで
ある電子である。このために、拡散長が長く、発生した
キャリアが隣接するホトダイオードにも混入し、解像度
が劣化するという問題がある。

特に、高精細素子の様に画素ピッチが小さくなる場合に
はこの問題は重要となる。なお、以上２つの問題点は、
Ｍｏ８型撮像素子一般に共通する課題である。

本発明の目的は、以下の３点である。第１にＭｏ８型、
ＣＣＤ型問わず一般の撮像素子において高集積かつ高性
能の走査回路と高い光感度を持つ光電変換部を合せ持つ
撮像素子を実現する。第２に、増幅器を内蔵するアナロ
グ集積回路、特に固体撮像素子において電源線、グラン
ド線における電圧降下を防ぎ、増幅器の誤動作をなくす
。第３に、Ｍｏ８型撮像素子において垂直信号線容量を
小さくすることによりランダム雑音を低減し、高Ｓ／Ｎ
化を図り、かつ、高解像度特性を達成する。

〔課題を解決するための手段〕

上記第１の目的は、走査回路部を高濃度不純物層内に、
光電変換部を低濃度不純物層内に形成することにより達
成される。また、上記第２の目的は、増幅器の電源線も
しくはグランド線を半導体基板と素子内で接続すること
により、達成される。

さらに、上記第３の目的は、光電変換部をｎ型不純物層
内に形成することにより、達成される。

〔作用〕

第１に、走査回路を比例縮小側に従い高濃度不純物層中
に形成することにより、微細ＭＯＳトランジスタを使用
し、走査回路を高集積高性能とすることができる。一方
、光感変換部を低濃度不純物層中に形成することにより
、ホトダイオード周辺の空乏層を伸ばすことができ、光
感度を向上することができる。これにより、高集積高性
能を持つ走査回路と、高い光感度を持つ光電変換部を合
せ持つ固体撮像素子を実現できる。

第２に、アンプの電源線あるいはグランド線を半導体基
板と素子内で接続することにより、アンプ動作電流は半
導体表面に配置された配線層ではなく基板より、裏面に
流れる。各アンプの動作電流は小さく、かつ、裏面まで
の基板の持つ抵抗も小さいために、各アンプの電源線も
しくはグランド線までの電圧降下は小さく、アンプの誤
動作を防ぐことができる。

第３に、光電変換部をｎ型不純物層内に形成することに
より、まず光電変換部に形成されるトランジスタをｐチ
ャネルとすることができる。これにより、フィールド部
に高濃度の拡散層を設けることなく、素子分離が可能と
なり、垂直信号線容量を小さくシ、ランダム雑音を低減
できる。さらに、信号電荷を拡散長の短いホールとでき
、高解像度特性を得ることができる。

〔実施例〕

以下、第１の本発明の一実施例を第１図により説明する
。第１図において、２１〜３５は第１３°図と同じであ
る。本実施例では、走査回路部（Ａ−Ａ’部）は、ｎチ
ャネルＭＯＳトランジスタとｐチャネルＭＯＳトランジ
スタで構成されるｃ　Ｍ　ＯＳ構造になっている。各ト
ランジスタはｐ基板２１より濃度の高いｐ型ウェル２２
とｎ型ウェル２３内に形成されている。一方、光電変換
部（’Ｂ−Ｂ’部）は１ｍ度の低いｐ−基板２１内に形
成されている。本実施例によれば、走査回路部は高濃度
不純物層内に形成されるので微細トランジスタを用い、
高集積化を容易に図ることができ。

光電変換部は低濃度基板上に形成されるので高い光感度
を得ることができる。また、本実施例では。

光電変換部に特別な不純物を形成する必要がないので、
工程数も従来と全く同様にできるという利点も有してい
る。

なお１本実施例では基板がｐ型の場合を述べたがｎ型の
場合も各不純物層の極性を逆にすれば全く同様である。

さらに、走査回路部がｃ　Ｍ　ＯＳ構造の場合を述べた
が、ｎ　Ｍ　ＯＳだけで構成される場合でも、ｐＭＯ８
だけで構成される場合でも本発明の効果に変わりはない
。

また、光電変換部に基板より濃度が高く、かつ走査回路
部より低濃度の基板と同型不純物層からなるウェル層を
形成してもよい。この様な素子構造を具体化した実施例
を第２図に示す、第２図（ａ）において、ａは基板２１
の上部に設けた基板と同型かつ基板より不純物濃度の濃
い不純物層である。この層はｐ型不純物の拡散によって
形成してもよいし、或いは基板２１の上部にエピタキシ
ャル成長によって形成するようにしてもよい。

また、２２．２３は各々不純物層ａより濃度の高いＰウ
ェル、Ｎウェルである。ここで、各不純物層の深さは必
要とする分光感度特性、耐圧等の観点から所望の値に選
べばよく、Ｗｐｏ＝　ＷｓＣｔ　Ｗｐ。

＞Ｗｓｃ、或いはＷ　ｐ　ｏ　＜　Ｗ　ｓ　ｃなど如何
なる関係に設定してもよい。

第２図（ｂ）においてｂは基板深部で発生した電荷が光
電変換領域に人込み、スメア、暗電流。

解像度の劣化などが発生するのを防止するために設けた
不純物層である。この埋込み層は基板と同型かつ埋込み
基板より不純物濃度が高い層であり、本層より深部で発
生した電荷は本層と基板の作る電位障壁によって木屑よ
り上部に拡散することはできなくなる。木屑の深さも必
要とする分光感度特性等から所望の値に選べばよく、Ｗ
　ｐ　ｏ≧Ｗｓｃ。

Ｗｐｏ＜Ｗｓｃなど如何なる関係に設定してもよい。

また１本層は光電変換領域だけでなく走査回路領域まで
拡散し素子全体に渡って設けるようにしても支障はない
。

つぎに、第１の本発明の他の実施例を第３図により説明
する。２２〜３５は第１３図と同じである。４１はｎ型
基板、４２はｐ−ウェルである。

本実施例では、光電変換部（Ｂ−Ｂ’部）は基板とは逆
極性を持ち、かつ走査回路部より濃度の低いウェル内に
形成される０本実施例によれば、高集積な走査回路と高
い光感度を持つ撮像索子を実現できる。

なお、基板がｐ型の場合も各不純物層の極性を逆にすれ
ば全く同様である。

さらに、走査回路はｎ　Ｍ　ＯＳだけあるいは９ＭＯ８
だけでもよい。

なお、以上の第１の本発明の実施例はＭＯＳ型の場合を
述べたがＣＣＤ型撮像素子にも適用できることは言うま
でもない。

第４図に、第２の本発明の実施例を示す。図中、２１〜
３５は第１３図と同じである。本実施例では、走査回路
部のｐ型ウェル２２内に形成されるｎＭＯｓトランジス
タのソースに接続されたアンプグランド線４４は基板コ
ンタクトル中層４３を介しｐ型ウェル２２ｐ−型基板２
１に接続される。

このコンタクトは水平方向に並んだ各アンプごとに設け
られる。電源線３２−１よりアンプを構成する各トラン
ジスタを貫通して流れる電流はアンプグランド線４４基
板コンタクトｐ十層４３．ｐ型ウェルを経てｐ−基板に
流れ裏面に到達する（図中矢印で示す）。基板コンタク
トル中層から裏面までの抵抗は小さく、かつ流れる電流
もアンプ−段分であるので、この間の電圧降下は無視で
きるほど小さい。したがって、本実施例によれば、グラ
ンド線における電圧降下を防ぎ、アンプの誤動作を防ぐ
ことができる。また、グランド線４４を水平方向に走ら
せる必要がなくなり、素子の高集積化にも有効である。

なお、本実施例においては、ｐ基板の場合を述べたが、
ｎ基板の場合は、基板電圧が素子の中で最大となるので
、アンプ電源線と基板を接続すればよい。

第５図に、第２の本発明の他の実施例を示す。

図中、２１〜３５は第１３図と、４３．４４は第４図と
同じである。アンプ電源線３２−１は、スルーホール４
５を介して、走査回路部の誤動作を防ぐために設けられ
た遮光用第２層アルミ配線に接続される。この結果、本
実施例では面積の増加なく電源線の幅を広げることがで
き、電源線における電圧降下も防ぐことができる。

なお、グランド線でも同様な効果が得られることは言う
までもない。

また、第２の本発明は、固体撮像素子に限らず。

アンプを有するアナログ信号を扱う集積回路一般に適用
できる。

第６図に、第３の本発明の実施例を示す。図中。

２５．２６．３０〜３３．３５は第１３図と同じで５１
はｎ−基板、５２はホトダイオードｐ−拡散層、５３は
ホトダイオーモロ十拡散層である。

光電変換部はｎ型不純物層内に形成されているため、素
子分離領域に高濃度不純物層を形成する必要がない。こ
の結果、本実施例では、垂直信号線３２−３に接続され
るｐ÷拡散層間には両側が高濃度の接合が形成されるこ
とがなく、垂直信号線容量を小さくでき、ランダム雑音
を低減できる。

さらに、信号電荷は、ｎ基板中の少数キャリアであるホ
ールとなり、電子に比し拡散長が短いために、高い解像
度特性を得ることができる。

なお、ｎ小波散層５３はなくてもよい、ｐ−拡散層５２
の下部に形成されてもよいし、拡散層５２は高濃度層で
あってもよい。

第７図に、第３の本発明の他の実施例を示す。

図中、２５，２６，３０，３１，３３，３５は第１３図
と同じで、５１〜５３は第６図と同じで、５５は、垂直
信号線第２層アルミ配線５４とＰ＋拡散層２５とのコン
タクトを取るための第１層アルミ配線である。本実施例
によれば、垂直信号線に第２層アルミ配線を用いること
により、配線と基板間の絶縁層の厚さｄを厚くでき、垂
直信号線容量を小さくし、さらに、ランダム雑音を低減
できる。

さて、第６図並びに第７図の実施例で示した上部に基板
と同極性の高濃度層を有した基板と逆極性の低濃度拡散
層により構成されたホトダイオード構造は、暗電流が低
く、信号読み出し時に空乏化するためにリセット雑音が
発生しないというすぐれた特性を持っている。しかし、
ＣＣＤ型素子では低濃度拡散層が読み出しポリシリコン
ゲート下に入る部分にポテンシャルの井戸が発生し残像
の原因となる。これば対して本発明で述べた構造の特に
読み出しゲートのホトダイオードとは逆の部分（以下、
読み出し部）に信号電荷と同極性の多数キャリアが存在
している場合には、読み出しゲートのオン時電位を読み
出し部電位より低くすることにより、この問題を解決で
きる。以下、第８図により説明する。第８図（ａ）は、
第７図と同じ光電変換部の断面図、同図（ｂ）（ｃ）（
ｄ）はそれぞれ信号電荷蓄積時、信号読み出し時、信号
読み出し終了時の各部の信号電荷（ホール）に対する電
位を示す図である。図中Ｑｓ、Ｑｈは信号電荷と残留電
荷を示す。以下、動作を説明する。

信号電荷蓄積時には、ホトダイオードには残留電荷Ｑｎ
と信号電荷Ｑｓが蓄積され、垂直信号線には信号電荷と
同極性の多数キャリヤが存在している（第８図（ａ））
。信号読み出し時には、読み出しゲートオン時電圧が垂
直信号線電位より高くなり、残留電荷Ｑｆｌは、同図（
、）のＹに示す低濃度拡散層５２が読み出しゲート下に
入った部分に形成されるポテンシャル井戸に入り、信号
電荷Ｑｓは大きな容量を持つ垂直信号線内に広がる（第
８図（ｂ））。ついで、読み出しゲートがオフすると、
ポテンシャル井戸内の残留電荷Ｑｎだけが再びホトダイ
オードに戻る（第８図（Ｃ））。

２次元固体撮像素子においては、以下の動作がくり返さ
れるが、残像の原因となるポテンシャル井戸内に存在す
る残留電荷Ｑｎは、常にホトダイオードとポテンシャル
井戸間を往復するだけで、何ら素子外部に読み出される
ことはない。従って、従来ＣＣＤ型素子で問題となった
残留は発生することはない、なお、本実施例で述べた効
果は、キャリアの極性によらず適用できる。また、ホト
ダイオード上部に基板と同極性の高濃度層を有していな
くてもよい。さらに、読み出し部が垂直信号線でなくて
も、信号と同極性の多数キャリアが存在していればよい
６第９図に第３の本発明の別の実施例を示す。本例は、各
画素ごとに増幅器を持つ固体撮像素子（安藤ほか：　１
９８６年テレビジョン学会全国大会予稿集ｐｐ５１−ｐ
ｐ５２）本発明を適用した例である。図中、２５，３０
，３１，３３．３５は第１１図と同じ、５１はｎ−型基
板、２５−１はｐ＋ホトダイオード拡散層、２６−２は
増幅器ドライバトランジスタゲートポリシリコン、２６
−３はリセットトランジスタゲートポリシリコンである
。本実施例においては増幅器ドライバトランジスタがｐ
ＭＯ８で構成されているために、ｎ　Ｍ　ＯＳ　トラン
ジスタに比し１／’ｆ雑音が小さく低雑音化が図れる。

なお１本実施例は、各図ごとに設けられた増幅器の具体
的形態によらずドライバトランジスタがＰＭＯ８であれ
ば適用できる。

なお、第３の本発明はＭＯ８型１画素増幅型素子ばかり
でなく、ＣＣＤ型素子に適用することに解像度向上を図
ることができる。

〔発明の効果〕

第１の本発明によれば、走査回路部を高集積化し、かつ
、光電変換部における光感度を高くすることができるの
で、多画素かつ高感度な固体撮像素子を実現できる。第
２の本発明によれば、アンプの電源線あるいはグランド
線における電圧降下を小さくできるので、素子に内蔵さ
れたアンプの誤動作を防ぐことができる。第３の本発明
によれば、垂直信号線容量を小さくし、かつ、拡散長の
短いホールを信号電荷として使えるので、低ランダム雑
音、かつ、高解像度な撮像素子を実現できる。

【図面の簡単な説明】

第１図は第１の本発明の一実施例の走査回路部と光電変
換部の断面構造を示す図、第２図及び第３図は水弟１の
本発明の他の実施例の走査回路部と光電変換部の断面構
造を示す図、第４図は第２の本発明の一実施例の走査回
路部の断面構造を示す図、第５図は第２の本発明の他の
実施例の走査回路部の断面構造を示す図、第６図は第３
の本発明の一実施例の光電変換部の断面構造を示す図、
第７図及び第９図は水弟３の発明の他の実施例の光電変
換部の断面構造を示す図、第８図は光電変換部の断面構
造と残留の発生しない駆動法を説明するための電位分布
を示す図、第１０図及び第１１図は従来のＭＯ８型固体
搬像素子の回路構成を示す図、第１２図は第１０図の素
子の駆動パルスのタイミングチャートを示す図、第１３
図は第９図の素子のＡ−Ａ’　Ｂ−Ｂ’の断面図である
。２１・・・ｐ−基板、２２・・・ｐ型ウェル、２３・・
・ｎ型ウェル、２４・・・ｎ小波散層、２５・・・ｐ小
波散層。２６・・・ゲートポリシリコン、２７・・・ホトダイオ
ードｎ−拡散層、２８・・・ホトダイオ−ドル小波散層
。２９・・・フィールドル小波散層、３０・・・フィール
ド酸化膜、３１・・・層間絶縁膜、３２−１・・・アン
プ電源第−層アルミ配線、３２−２・・・アンプグラン
ド第２層アルミ配線、３２−３・・・垂直信号線温−層
アルミ配線、３３・・・層間絶縁膜、３４・・・遮光用
第２層アルミ配線、３５・・・保護膜、４１・・・ｎ型
基板、４２・・・ｐ−ウェル、４３・・・基板コンタク
トル中層、４４・・・アンプグランド配線、４５・・・
スルーホール。５１・・・ｎ−型基板、５２・・・ホトダイオードｐ−
拡散層、５３・・・ホトダイオードｎ十拡散層、５４・
・・垂直信号線第２層アルミ配線、５５・・・コンタク
ト用纂　　１　　図第　　３　図４２　Ｆウェル￥Ｊ　ｚ　図（ａ−ジ（ｂ）Ａ　　　　　　　　　　　　　　　　　Ａ’Ｂ　　　　
　　　　　　　　Ｉ　　　Ｂ’第４図第５図ｄ５　　スルーネール第６図第７図５５　コ〉７７１用第１ノｉアルミＵ乙↑灸冨　３　図Ｃ（１−）Ｑｓ化号電荷Ｑｎ　残留電荷２６−１４乞みｔセしγ＝ト第　１１　　図７５７クシフ゛スイを升

Claims

【特許請求の範囲】１、同一半導体基板上に、配列された複数の光電変換素
子と、この光電変換素子の信号電荷を読み出すための走
査手段とからなる固体撮像素子において、上記光電変換
素子は上記走査手段の形成される不純物層より低濃度の
不純物層内に形成されていることを特徴とする固体撮像
素子。２、同一半導体基板上に、配列された複数の光電変換素
子と、この光電変換素子の信号電荷を増幅して読み出す
ための増幅回路とからなる固体撮像素子において、上記
増幅回路の電源線もしくはグランド線が上記半導体基板
と同一半導体基板内で接続されていることを特徴とする
固体撮像素子。３、同一半導体基板上に、２次元状に配置された光電変
換素子と、この光電変換素子の信号を読み出すための走
査手段とからなる２次元状の固体撮像素子において、上
記光電変換素子がｎ型不純物層内に形成されることを特
徴とする固体撮像素子。