JPS60244068A - 埋込みチヤネル電荷結合素子 - Google Patents
埋込みチヤネル電荷結合素子Info
- Publication number
- JPS60244068A JPS60244068A JP59099911A JP9991184A JPS60244068A JP S60244068 A JPS60244068 A JP S60244068A JP 59099911 A JP59099911 A JP 59099911A JP 9991184 A JP9991184 A JP 9991184A JP S60244068 A JPS60244068 A JP S60244068A
- Authority
- JP
- Japan
- Prior art keywords
- region
- bccd
- well
- charge
- buried channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000009825 accumulation Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 241001125048 Sardina Species 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000003601 intercostal effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 235000019512 sardine Nutrition 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は埋込みチャネル電荷結合素子に関し、特に、過
剰な電荷を基板へ掃き出すことが可能な埋込みチャネル
電荷結合素子に関する。
剰な電荷を基板へ掃き出すことが可能な埋込みチャネル
電荷結合素子に関する。
（従来技術とその問題点）
電荷結合素子（以後ＣＯＤと記す）は、従来からの半導
体・集積回路技術を基盤として、近年その進歩が著しい
。特に埋込みチャネル電荷結合素子（以後ＢＣＯＤと記
す）は、信号電荷が表Ｉ■ではなく基板内部を転送され
ること、隣接成極からのフリンジ電界が効果的に働くこ
と等の理由により、転送効率のよい高性能のＣＣＤとし
て、固体撮像素子、アナログ遅延線などに幅広く用いら
れている。
体・集積回路技術を基盤として、近年その進歩が著しい
。特に埋込みチャネル電荷結合素子（以後ＢＣＯＤと記
す）は、信号電荷が表Ｉ■ではなく基板内部を転送され
ること、隣接成極からのフリンジ電界が効果的に働くこ
と等の理由により、転送効率のよい高性能のＣＣＤとし
て、固体撮像素子、アナログ遅延線などに幅広く用いら
れている。
しかしながら、ＢＣＯＤは、従来の表面チャネルＣＯＤ
に比べると取り扱い得る最大信号電荷量が数分の−と少
ない欠点がある。このため、例えば固体撮像素子のよう
に、高輝度被写体を撮像したときに発生する多量の電荷
はＢＣＣＤの所定の電位井戸に蓄積され得す、いわゆる
プルーミング現象となって電荷の拡散現象を生起する。
に比べると取り扱い得る最大信号電荷量が数分の−と少
ない欠点がある。このため、例えば固体撮像素子のよう
に、高輝度被写体を撮像したときに発生する多量の電荷
はＢＣＣＤの所定の電位井戸に蓄積され得す、いわゆる
プルーミング現象となって電荷の拡散現象を生起する。
このような現象を抑制する手段として、従来、いわゆる
オーバフロードレインと称される手段を光電変換領域に
隣接して設け、高輝度被写体を撮像したときに発生する
過剰電荷をこのオーバフロードレインへ吸収することに
よって前記ブルーミング現象を抑制しようとする試みが
なされている。
オーバフロードレインと称される手段を光電変換領域に
隣接して設け、高輝度被写体を撮像したときに発生する
過剰電荷をこのオーバフロードレインへ吸収することに
よって前記ブルーミング現象を抑制しようとする試みが
なされている。
しかしながら、このような従来のオーバフロードレイン
は光電変換領域がｐ −ｎ接合で形成されるような素子
に対しては有効ではあるが、ＢＣＣＤをそのまま光電変
換領域として使用するような素子では、そもそもＢＣＣ
Ｄに対するオーバフロードレインを作ることが困難であ
るなどの理由によ）プルーミング抑制が困・碓であった
。さらにまた、光電変換領域がｐ−ｎ接合で形成される
素子においても、被写体の輝度が異常に高い場合には、
光電変換領域からＢＣＣＤで形成されるシフトレジスタ
へ信号電荷を読み出す期間に、ＢＣＣＤ内部で電荷が溢
れることによってブルーミング現象が発生するという問
題があった。
は光電変換領域がｐ −ｎ接合で形成されるような素子
に対しては有効ではあるが、ＢＣＣＤをそのまま光電変
換領域として使用するような素子では、そもそもＢＣＣ
Ｄに対するオーバフロードレインを作ることが困難であ
るなどの理由によ）プルーミング抑制が困・碓であった
。さらにまた、光電変換領域がｐ−ｎ接合で形成される
素子においても、被写体の輝度が異常に高い場合には、
光電変換領域からＢＣＣＤで形成されるシフトレジスタ
へ信号電荷を読み出す期間に、ＢＣＣＤ内部で電荷が溢
れることによってブルーミング現象が発生するという問
題があった。
第１図は、従来のインタライン型固体撮像素子の主要部
の断面図で、光電変換領域がｐ −ｎ接合で形成され、
シフトレジスタとしてＢＣＯＤを用いた素子である。図
において、１はＰ型半導体基板。
の断面図で、光電変換領域がｐ −ｎ接合で形成され、
シフトレジスタとしてＢＣＯＤを用いた素子である。図
において、１はＰ型半導体基板。
２はＮ型半導体領域でフォトダイオードを形成する。３
はＮ型半導体層でＢＣＣＤを構成する。４は絶縁膜、５
，６はＣＯＤの転送電極、７〜１０はＰ型半導体領域、
１１．１２はＮ拡散層でオーバフロードレインを構成す
る。１３はトランスファゲート領域である。第２図は、
第１図に示す固体撮像素子のシフトレジスタを駆動する
パルスψ９の一波形を示す。パルスφ７はＶＨ，ＶＭ、
Ｖ、の３値レベルを有する。垂直ブランキング期間Ｔ
Ｉにおいて、パルスφ７はｖＨとなりフォトダイオード
２からトランスファゲート領域１３を経由してＢＣＣＤ
３へと光電変換された信号電荷が読み出される。つぎに
、この信号電荷は、電荷転送期間Ｔ、の水平ブランキン
グ期間を利用してＢＣＣＤ中を電荷転送され出力される
。これと同時に、この期間フォトダイオードでは次のフ
ィールドの光電変換が行なわれる。
はＮ型半導体層でＢＣＣＤを構成する。４は絶縁膜、５
，６はＣＯＤの転送電極、７〜１０はＰ型半導体領域、
１１．１２はＮ拡散層でオーバフロードレインを構成す
る。１３はトランスファゲート領域である。第２図は、
第１図に示す固体撮像素子のシフトレジスタを駆動する
パルスψ９の一波形を示す。パルスφ７はＶＨ，ＶＭ、
Ｖ、の３値レベルを有する。垂直ブランキング期間Ｔ
Ｉにおいて、パルスφ７はｖＨとなりフォトダイオード
２からトランスファゲート領域１３を経由してＢＣＣＤ
３へと光電変換された信号電荷が読み出される。つぎに
、この信号電荷は、電荷転送期間Ｔ、の水平ブランキン
グ期間を利用してＢＣＣＤ中を電荷転送され出力される
。これと同時に、この期間フォトダイオードでは次のフ
ィールドの光電変換が行なわれる。
このような素子の動作において、入射光量が強い場合に
起るブルーミング現象を抑制する手段として従来オーバ
フロードレイン１１．１２が素子の活性領域に隣接して
設けられていた。すなわち、入射光量が強い場合にフォ
トダイオードで発生する過剰電荷はＰ型半導体領域８，
１０を経由してオーバフロードレインに吸収されること
によって電荷の拡散を防ぎプルーミングが防止される。
起るブルーミング現象を抑制する手段として従来オーバ
フロードレイン１１．１２が素子の活性領域に隣接して
設けられていた。すなわち、入射光量が強い場合にフォ
トダイオードで発生する過剰電荷はＰ型半導体領域８，
１０を経由してオーバフロードレインに吸収されること
によって電荷の拡散を防ぎプルーミングが防止される。
一方、垂直ブランキング肋間Ｔ１において、フォトダイ
オードからＢＣＯＤへと信号電荷が読み出される時に、
この信号電荷がＢＣＯＤの蓄積可能な最大信号量を越え
ているとＢＣＣＤ中でオーバフローを起す。さらにまた
、入射光強度が異常に強い場合には、パルスφ７がｖＨ
の期間、すなわち、トランスファゲート領域１３が導通
状態の時に、フォトダイオードで発生した′電荷が直接
ＢＣＣＤへと流出し、ＢＣＣＤ中でオーバフローを起す
可能性がある。このようなことを防止するためにも前記
オーバフロードレインが用いられる。すなわち、ＢＣＯ
Ｄへ流入する過剰電荷はＰ型半導体領域７．９を経由し
て、前記オーバフロードレイン１１．１２に吸収され、
これによってＢＣＣＤ内部でのブルーミング防止がはか
られている。しかしながら、このような従来の固体撮像
素子の構造においては、オーバフロードレインを素子平
面内に設けているため、活性領域が有効に用いられず素
子の高密度化に不利であるという欠点があった。
オードからＢＣＯＤへと信号電荷が読み出される時に、
この信号電荷がＢＣＯＤの蓄積可能な最大信号量を越え
ているとＢＣＣＤ中でオーバフローを起す。さらにまた
、入射光強度が異常に強い場合には、パルスφ７がｖＨ
の期間、すなわち、トランスファゲート領域１３が導通
状態の時に、フォトダイオードで発生した′電荷が直接
ＢＣＣＤへと流出し、ＢＣＣＤ中でオーバフローを起す
可能性がある。このようなことを防止するためにも前記
オーバフロードレインが用いられる。すなわち、ＢＣＯ
Ｄへ流入する過剰電荷はＰ型半導体領域７．９を経由し
て、前記オーバフロードレイン１１．１２に吸収され、
これによってＢＣＣＤ内部でのブルーミング防止がはか
られている。しかしながら、このような従来の固体撮像
素子の構造においては、オーバフロードレインを素子平
面内に設けているため、活性領域が有効に用いられず素
子の高密度化に不利であるという欠点があった。
（発明の目的）
本発明の目的は、このような従来の欠点を除去せしめて
、素子を高密度化した際にも、ＢＣＣＤ中でブルーミン
グ防止がはかられることを可能とした埋込みチャネル重
荷結合素子全提供することにある。
、素子を高密度化した際にも、ＢＣＣＤ中でブルーミン
グ防止がはかられることを可能とした埋込みチャネル重
荷結合素子全提供することにある。
（発明の構成）
本発明によれば、−導電型を有する半導体基板上に形成
され、該半導体基板と反対導電型を有する半導体領域内
に形成される埋込チャネル電荷結合素子において、該埋
込みチャネル電荷結合素子内を転送される信号ｉｔ荷の
少なくとも一部は電荷転送時あるいは這荷冨積の少なく
とも一部期間内において前記半導体領域を経由して前記
半導体基板へと掃き出されるべく前記半導体領域の少な
くとも一部頒域の不純物濃度あるいは接合深さの−方あ
るいは両者が制御されて形成されてなる事を特徴とする
埋込みチャネル電荷結合素子が得られる。
され、該半導体基板と反対導電型を有する半導体領域内
に形成される埋込チャネル電荷結合素子において、該埋
込みチャネル電荷結合素子内を転送される信号ｉｔ荷の
少なくとも一部は電荷転送時あるいは這荷冨積の少なく
とも一部期間内において前記半導体領域を経由して前記
半導体基板へと掃き出されるべく前記半導体領域の少な
くとも一部頒域の不純物濃度あるいは接合深さの−方あ
るいは両者が制御されて形成されてなる事を特徴とする
埋込みチャネル電荷結合素子が得られる。
（構成の詳細な説明）
本発明は、上述の構成をとることにより従来技術の問題
点を解決した。まず−溝型を有する半導体基板（例えば
ｎ型Ｓ＞基板）上に該半導体基板と反対導電型を有する
半導体領域（例えばＰウェル）を形成する。さらにこの
半導体領域内にＢＣＯＤを形成する。このとき、前記半
導体・領域の少なくとも一部領域の不純物濃度あるいは
接合深嘔を制御し、前記ＢＣＣＤ中を転送でれる信号電
荷の少々くとも一部は、前記半導体領域の少なくとも一
部領域を経由して前記半導体基板へと流出するようにで
きる。したがって、ＢＣＣＤ内へ流入した過剰′重荷を
上記手法により半導体基板へと掃き１ｈすことができ、
ＢＣＯＤでのブルーミング抑制が可能となる。
点を解決した。まず−溝型を有する半導体基板（例えば
ｎ型Ｓ＞基板）上に該半導体基板と反対導電型を有する
半導体領域（例えばＰウェル）を形成する。さらにこの
半導体領域内にＢＣＯＤを形成する。このとき、前記半
導体・領域の少なくとも一部領域の不純物濃度あるいは
接合深嘔を制御し、前記ＢＣＣＤ中を転送でれる信号電
荷の少々くとも一部は、前記半導体領域の少なくとも一
部領域を経由して前記半導体基板へと流出するようにで
きる。したがって、ＢＣＣＤ内へ流入した過剰′重荷を
上記手法により半導体基板へと掃き１ｈすことができ、
ＢＣＯＤでのブルーミング抑制が可能となる。
（実施例）
以下本発明の実施例につい゛Ｃ図面を参照して詳細に説
明する。第３図は本発明の第１の実施例を示す図で、Ｂ
ＣＣＤｆｆｉシフトレジスタとして用いたインタライン
型ＣＣＤイメージセンサの主要部断面図を示す。図にお
いて、２１はＮ型基板、２２はＰウェル、２３．２４は
Ｎ型半導体領域でフォトダイオードを構成する。２５．
２６はＮ型半導体層でＢＣＣＤを形成する。２７は絶縁
膜、２８．２９はＣＣＤの転送電極、３０はＢＣＯＤが
構成されるＰウェルの一部領域３０はＰウェルとＮ型基
板との接合面を示す。３２．３３はチャネルストッパで
ある。
明する。第３図は本発明の第１の実施例を示す図で、Ｂ
ＣＣＤｆｆｉシフトレジスタとして用いたインタライン
型ＣＣＤイメージセンサの主要部断面図を示す。図にお
いて、２１はＮ型基板、２２はＰウェル、２３．２４は
Ｎ型半導体領域でフォトダイオードを構成する。２５．
２６はＮ型半導体層でＢＣＣＤを形成する。２７は絶縁
膜、２８．２９はＣＣＤの転送電極、３０はＢＣＯＤが
構成されるＰウェルの一部領域３０はＰウェルとＮ型基
板との接合面を示す。３２．３３はチャネルストッパで
ある。
本実施例では、Ｐウェル２２の不純物濃度あるいはＰウ
ェル２２の接合面３１の深さを制御し、ＢＣＣＤが形成
されるＰウェルの一部領域３０の実質的な不純物総量を
、ＢＣＣＤの動作時において領域３０が完全に空乏化さ
れるように制御されている。
ェル２２の接合面３１の深さを制御し、ＢＣＣＤが形成
されるＰウェルの一部領域３０の実質的な不純物総量を
、ＢＣＣＤの動作時において領域３０が完全に空乏化さ
れるように制御されている。
本素子の動作は、第１図に示す従来の素子と同様であり
、転送′電極に印加するパルスφ７の一波形も第２図に
示すパルスを用いることができる。ただし、本素子の場
合、領域３０は完全に空乏化されるべく、Ｐウェル２２
とＮ型基板２１との間には逆バイアス電圧ｖ８ＵＢが印
加されている。
、転送′電極に印加するパルスφ７の一波形も第２図に
示すパルスを用いることができる。ただし、本素子の場
合、領域３０は完全に空乏化されるべく、Ｐウェル２２
とＮ型基板２１との間には逆バイアス電圧ｖ８ＵＢが印
加されている。
第４図は、第２図の電荷転送期間Ｔ、でパルスφ７がｖ
Ｌ、ｖＭおよびその中間状態ｖＴをとったときのＢＣＯ
Ｄ直下の電位分布を示す。いま、ブランキング期間Ｔ、
において、フォトダイオード２３からＢＣＣＤ２６へ信
号電荷が読み出された後の電荷転送期間Ｔ、におけるＢ
ＣＣＤ内部の各電位状態は、φ９パルス電圧がｖＭのと
きは４２．ＶＴのときは４１゜ｖＬのときは４０の如く
なる。
Ｌ、ｖＭおよびその中間状態ｖＴをとったときのＢＣＯ
Ｄ直下の電位分布を示す。いま、ブランキング期間Ｔ、
において、フォトダイオード２３からＢＣＣＤ２６へ信
号電荷が読み出された後の電荷転送期間Ｔ、におけるＢ
ＣＣＤ内部の各電位状態は、φ９パルス電圧がｖＭのと
きは４２．ＶＴのときは４１゜ｖＬのときは４０の如く
なる。
信号電荷である電子は、ｖＭの電極下のＢＣＣＤ内に蓄
積される。このときＢＣＯＤに過剰に電子が供給される
と■、電極下のＢＣＯＤの電位が浅くなり、過剰電子は
Ｐウェルを経由して基板へとオーバフローする。したが
って定常的には、ＶＭ’ｌｌｊ極下にはＰウェルのポテ
ンシャルによって決まる一定の信号歇の電子しか蓄積さ
れ得ない。さらに′電荷転送の過渡期において、φ７が
ｖＴの状態をとったとき、ｖＴ電極下に存在する過剰信
号電荷はやけりＰウェルを経由して基板へと流出し、こ
のときのＰウェルの電位で決まる一定量の信号電荷のみ
が定常的に転送されることになる。このように、本発明
による構造によって、フォトダイオード領域２３から多
量の電荷がＢＣＯＤ ２６へ流入しても、過剰電荷はＰ
ウェル３０を経由して全て基板３１へ掃き出されること
になり、従来問題となったＢＣＯＤで起きるブルーミン
グ現象を活性領域の面積を損うことなく抑制できる。
積される。このときＢＣＯＤに過剰に電子が供給される
と■、電極下のＢＣＯＤの電位が浅くなり、過剰電子は
Ｐウェルを経由して基板へとオーバフローする。したが
って定常的には、ＶＭ’ｌｌｊ極下にはＰウェルのポテ
ンシャルによって決まる一定の信号歇の電子しか蓄積さ
れ得ない。さらに′電荷転送の過渡期において、φ７が
ｖＴの状態をとったとき、ｖＴ電極下に存在する過剰信
号電荷はやけりＰウェルを経由して基板へと流出し、こ
のときのＰウェルの電位で決まる一定量の信号電荷のみ
が定常的に転送されることになる。このように、本発明
による構造によって、フォトダイオード領域２３から多
量の電荷がＢＣＯＤ ２６へ流入しても、過剰電荷はＰ
ウェル３０を経由して全て基板３１へ掃き出されること
になり、従来問題となったＢＣＯＤで起きるブルーミン
グ現象を活性領域の面積を損うことなく抑制できる。
第５図は、本発明の第２の実施例を示す。本例ではＢＣ
ＯＤ２５．２６が形成されるＰウェル４１をフォトダイ
オードが形成されるＰウェル４０とは別個に形成し、Ｂ
ＣＣＤ直下のＰウェル４１の実質的な不純物総量を制御
することによシ前記ＢＣＣＤ中でのブルーミング現象を
抑制する。
ＯＤ２５．２６が形成されるＰウェル４１をフォトダイ
オードが形成されるＰウェル４０とは別個に形成し、Ｂ
ＣＣＤ直下のＰウェル４１の実質的な不純物総量を制御
することによシ前記ＢＣＣＤ中でのブルーミング現象を
抑制する。
（発明の効果）
以上述べたように本発明によれば、活性領域の面積を損
なうことなく、従来ＢＣＯＤで生じていたブルーミング
現象を抑制したＢＣＯＤが実現できる。
なうことなく、従来ＢＣＯＤで生じていたブルーミング
現象を抑制したＢＣＯＤが実現できる。
さらに上記説明では便宜上、Ｎチャネルの素子を例とし
て説明したがＰチャネルの素子にも本発明の主旨は同様
に適用し得る。
て説明したがＰチャネルの素子にも本発明の主旨は同様
に適用し得る。
さらにまた、上記説明では、インタライン型ＣＣＤ固体
撮像素子に本発明によるＢＣＯＤ’ｒ適用した場合につ
いて説明したが、フレームトランスファ型あるいはフル
フレームモードと呼ばれるＢＣＣＤをそのまま光電変換
領域として用いる固体撮像素子にも本発明の主旨が適用
できることは明らかである。
撮像素子に本発明によるＢＣＯＤ’ｒ適用した場合につ
いて説明したが、フレームトランスファ型あるいはフル
フレームモードと呼ばれるＢＣＣＤをそのまま光電変換
領域として用いる固体撮像素子にも本発明の主旨が適用
できることは明らかである。
第１図は、従来の固体撮像素子の主要部断面図、第２図
は、第１図に示される素子の駆動パルス波形の一例、第
３図、第５図は本発明による実施列、第４図は、ＢＣＣ
Ｄ内の・電位分布を示す。図において、１はＰ型基板、
２，２３．２４はフォトダイオード、３．２５．２６は
ＢＣＣＤ、２１はＮ型基板、２２゜３０．４０．４１は
Ｐウェル、４０〜４２は駆動パルスφ７がｖＬ、ｖＴ、
ｖＭにおける転送電極直下のＢＣＣＤの電位分布を示す
。 第 １ 図 ！ 第２図 鰯３図 ｌ 第４図 第５図
は、第１図に示される素子の駆動パルス波形の一例、第
３図、第５図は本発明による実施列、第４図は、ＢＣＣ
Ｄ内の・電位分布を示す。図において、１はＰ型基板、
２，２３．２４はフォトダイオード、３．２５．２６は
ＢＣＣＤ、２１はＮ型基板、２２゜３０．４０．４１は
Ｐウェル、４０〜４２は駆動パルスφ７がｖＬ、ｖＴ、
ｖＭにおける転送電極直下のＢＣＣＤの電位分布を示す
。 第 １ 図 ！ 第２図 鰯３図 ｌ 第４図 第５図
Claims (1)
- 一導電型を有する半導体基板上に形成され、該半導体基
板と反対導電型を有する半導体領域内に形成される埋込
みチャネル電荷結合素子において、該埋込みチャネル電
荷結合素子内を転送される信号電荷の少なくとも一部は
電荷転送時あるいは電荷蓄積の少なくとも一部周期内に
おいて前記半導体領域を経由して前記半導体基板へと掃
き出されるべく前記半導体領域の少なくとも一部領域の
不純物濃度あるいは接合深さの一方あるいは両者が制御
されて形成されてなる事を特徴とする埋込みチャネル電
荷結合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099911A JPS60244068A (ja) | 1984-05-18 | 1984-05-18 | 埋込みチヤネル電荷結合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59099911A JPS60244068A (ja) | 1984-05-18 | 1984-05-18 | 埋込みチヤネル電荷結合素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60244068A true JPS60244068A (ja) | 1985-12-03 |
Family
ID=14259958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59099911A Pending JPS60244068A (ja) | 1984-05-18 | 1984-05-18 | 埋込みチヤネル電荷結合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60244068A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142858A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electronics Corp | 固体撮像装置 |
| JPH02122564A (ja) * | 1988-10-31 | 1990-05-10 | Nec Corp | 固体撮像素子 |
| US5432551A (en) * | 1991-11-15 | 1995-07-11 | Kabushiki Kaisha Toshiba | Interline transfer image sensor |
| JP2013093562A (ja) * | 2011-09-26 | 2013-05-16 | Parkes Christopher | 枯渇型電荷増倍ｃｃｄ画像センサ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5160186A (ja) * | 1974-11-21 | 1976-05-25 | Nippon Electric Co | |
| JPS5810976A (ja) * | 1981-07-10 | 1983-01-21 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
-
1984
- 1984-05-18 JP JP59099911A patent/JPS60244068A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5160186A (ja) * | 1974-11-21 | 1976-05-25 | Nippon Electric Co | |
| JPS5810976A (ja) * | 1981-07-10 | 1983-01-21 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142858A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electronics Corp | 固体撮像装置 |
| JPH02122564A (ja) * | 1988-10-31 | 1990-05-10 | Nec Corp | 固体撮像素子 |
| US5432551A (en) * | 1991-11-15 | 1995-07-11 | Kabushiki Kaisha Toshiba | Interline transfer image sensor |
| JP2013093562A (ja) * | 2011-09-26 | 2013-05-16 | Parkes Christopher | 枯渇型電荷増倍ｃｃｄ画像センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4672455A (en) | Solid-state image-sensor having reverse-biased substrate and transfer registers | |
| JPH0523505B2 (ja) | ||
| JPS5819080A (ja) | 固体撮像素子 | |
| US4794279A (en) | A solid state imaging device which applies two separate storage voltages for the signal charges so as to reduce the smear level and the dark current | |
| JPS6216599B2 (ja) | ||
| JP3317248B2 (ja) | 固体撮像装置 | |
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| US5760430A (en) | Charge transfer device and solid-state imaging apparatus using the same device | |
| JPH0424870B2 (ja) | ||
| KR100324192B1 (ko) | 고체 촬상 소자 구동 방법 | |
| JP2969625B2 (ja) | 固体撮像装置 | |
| JPS60260154A (ja) | 電荷結合素子の駆動法 | |
| JPH0775020A (ja) | 電荷結合装置 | |
| JPS61188965A (ja) | 固体撮像装置 | |
| JPH031871B2 (ja) | ||
| JPS61114663A (ja) | 固体撮像装置 | |
| JPH0421351B2 (ja) | ||
| JPH06205303A (ja) | 電荷結合素子形カメラのスミヤ除去方法 | |
| JP2004063498A (ja) | Ｍｏｓ型固体撮像装置及びその製造方法 | |
| JPH0774336A (ja) | 固体撮像素子 | |
| JP2002124659A (ja) | 固体撮像装置 | |
| JPS63155759A (ja) | イメ−ジセンサ | |
| JPH0415666B2 (ja) | ||
| JPS6327057A (ja) | 固体撮像装置 | |
| JPH0424872B2 (ja) |