JP2969625B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2969625B2 JP2969625B2 JP63201074A JP20107488A JP2969625B2 JP 2969625 B2 JP2969625 B2 JP 2969625B2 JP 63201074 A JP63201074 A JP 63201074A JP 20107488 A JP20107488 A JP 20107488A JP 2969625 B2 JP2969625 B2 JP 2969625B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- type region
- charge storage
- conversion unit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 本発明は、固体撮像装置に関し、特に、光電変換部お
よび電荷蓄積部の構造に改良を加え、残像を抑止せしめ
た固体撮像装置に関する。
よび電荷蓄積部の構造に改良を加え、残像を抑止せしめ
た固体撮像装置に関する。
［従来の技術］ 従来の固体撮像装置としては、第７図に図示したもの
が知られている。同図において１は、Ｐ導電型の半導体
基板、２は、Ｎ導電型の半導体領域であって、Ｐ型基板
と共にPNフォトダイオード構造の光電変換部を形成して
いる。３は、上記光電変換部で発生した信号電荷が後述
の出力ゲート以外の方向へ流れ出すことを防ぐ、基板よ
り不純物濃度が高くなされたP+型のチャネルストップ領
域、４は、前記チャネルストップ領域３と重なるように
形成されている表面P+型領域である。この表面P+型領域
の存在により、Ｎ型領域２は、空乏化されている。ま
た、５は、半導体基板上に形成された絶縁膜、６は、出
力ゲート、７は、蓄積ゲート、８は、トランスファーゲ
ート、９は、CCDレジスタゲートであって、これら各ゲ
ート６〜９は、絶縁膜５内で二層構造で形成されてお
り、これらのゲートには一定電圧VOG、VSTあるいはクロ
ックφTG、φ１が印加される。10は、前記絶縁膜５上で
光電変換領域を除く部分に設けられた光シールドであ
り、また、２′は、埋め込みチャネル型CCDを構成する
ためのＮ型領域である。
が知られている。同図において１は、Ｐ導電型の半導体
基板、２は、Ｎ導電型の半導体領域であって、Ｐ型基板
と共にPNフォトダイオード構造の光電変換部を形成して
いる。３は、上記光電変換部で発生した信号電荷が後述
の出力ゲート以外の方向へ流れ出すことを防ぐ、基板よ
り不純物濃度が高くなされたP+型のチャネルストップ領
域、４は、前記チャネルストップ領域３と重なるように
形成されている表面P+型領域である。この表面P+型領域
の存在により、Ｎ型領域２は、空乏化されている。ま
た、５は、半導体基板上に形成された絶縁膜、６は、出
力ゲート、７は、蓄積ゲート、８は、トランスファーゲ
ート、９は、CCDレジスタゲートであって、これら各ゲ
ート６〜９は、絶縁膜５内で二層構造で形成されてお
り、これらのゲートには一定電圧VOG、VSTあるいはクロ
ックφTG、φ１が印加される。10は、前記絶縁膜５上で
光電変換領域を除く部分に設けられた光シールドであ
り、また、２′は、埋め込みチャネル型CCDを構成する
ためのＮ型領域である。
第８図は、上記固体撮像装置の基板１およびチャネル
ストップ領域３に零電位が、前記各ゲート６〜９にそれ
ぞれ所定の直流電圧あるいはクロックパルスが印加され
た場合の基板内電位プロファイルおよび信号電荷の流れ
を示している。同図において、ΦPDは、空乏化している
光電変換部の電位井戸の深さ、ΦOGは、一定の直流電圧
VOGが印加される出力ゲート６下の電位井戸の深さ、Φ
STは、一定の直流電圧VSTが印加される蓄積ゲート下に
形成される電位井戸の深さ、ΦTGは、トランスファーゲ
ート８に印加されるクロックφTGがハイレベルであると
きのトランスファーゲート下の電位を示している。
ストップ領域３に零電位が、前記各ゲート６〜９にそれ
ぞれ所定の直流電圧あるいはクロックパルスが印加され
た場合の基板内電位プロファイルおよび信号電荷の流れ
を示している。同図において、ΦPDは、空乏化している
光電変換部の電位井戸の深さ、ΦOGは、一定の直流電圧
VOGが印加される出力ゲート６下の電位井戸の深さ、Φ
STは、一定の直流電圧VSTが印加される蓄積ゲート下に
形成される電位井戸の深さ、ΦTGは、トランスファーゲ
ート８に印加されるクロックφTGがハイレベルであると
きのトランスファーゲート下の電位を示している。
この装置においては、光電変換部に光入射によって発
生した信号電荷は、出力ゲート６下を経て蓄積ゲート７
下の電位井戸に蓄積される。蓄積された信号電荷は、ト
ランスファーゲート８を開くことにより、CCDレジスタ
ゲート９下へ転送される。
生した信号電荷は、出力ゲート６下を経て蓄積ゲート７
下の電位井戸に蓄積される。蓄積された信号電荷は、ト
ランスファーゲート８を開くことにより、CCDレジスタ
ゲート９下へ転送される。
［発明が解決しようとする問題点］ 上述した従来の光電変換部構造では、フォトダイオー
ド部を空乏化させることにより残像の低減を図っている
が、出力ゲート６が、Ｐ型基板１上のみならずＮ型領域
２の上にも一部延在しているので、その部分の電位井戸
の深さΦOGLは、基板領域の電位井戸ΦOGより深くな
り、信号電荷が出力ゲート６下を通過するとともに、上
記深い個所にたまり、蓄積ゲート７下へ出力する時間が
遅れ、そのため、残像が発生する。このように残像が発
生する原因は、従来の装置では、光電変換部電位の最も
低い部分が基板内に形成される（埋め込みチャネル型）
のに対し、蓄積部では基板表面の電位が最も低くなる
（表面チャネル型）ために、その間を取り次ぐ出力ゲー
トが、Ｎ型領域にかかると、そこに最も電位が低い井戸
が形成されてしまうことによる。これを避けるために、
出力ゲート６がＮ型領域と重ならないようにすると、Ｐ
型基板の出力ゲートに覆われない部分に、信号電荷に対
する障壁ができて、やはり残像の原因となる。出力ゲー
ト６が、Ｐ型基板とＮ型領域との境界部分で終わるよう
にすれば、このような問題は解消するが、そのようにす
ることは現在の製造技術では極めて困難なことである。
ド部を空乏化させることにより残像の低減を図っている
が、出力ゲート６が、Ｐ型基板１上のみならずＮ型領域
２の上にも一部延在しているので、その部分の電位井戸
の深さΦOGLは、基板領域の電位井戸ΦOGより深くな
り、信号電荷が出力ゲート６下を通過するとともに、上
記深い個所にたまり、蓄積ゲート７下へ出力する時間が
遅れ、そのため、残像が発生する。このように残像が発
生する原因は、従来の装置では、光電変換部電位の最も
低い部分が基板内に形成される（埋め込みチャネル型）
のに対し、蓄積部では基板表面の電位が最も低くなる
（表面チャネル型）ために、その間を取り次ぐ出力ゲー
トが、Ｎ型領域にかかると、そこに最も電位が低い井戸
が形成されてしまうことによる。これを避けるために、
出力ゲート６がＮ型領域と重ならないようにすると、Ｐ
型基板の出力ゲートに覆われない部分に、信号電荷に対
する障壁ができて、やはり残像の原因となる。出力ゲー
ト６が、Ｐ型基板とＮ型領域との境界部分で終わるよう
にすれば、このような問題は解消するが、そのようにす
ることは現在の製造技術では極めて困難なことである。
［問題点を解決するための手段］ 本発明の固体撮像装置は、光電変換用の半導体領域
と、この光電変換部に隣接して形成された、電荷蓄積用
の半導体領域と、電荷蓄積部に隣接して形成されたトラ
ンスファー用の半導体領域と、トランスファー部に隣接
して形成されたCCD用の半導体領域とを有するものであ
って、前記光電変換部および前記電荷蓄積部は、第１導
電型の半導体基板に形成された第２導電型の領域に形成
されるとともに、前記光電変換部と前記電荷蓄積部の前
記半導体基板表面には第１導電型領域が形成され、前記
光電変換部の前記第１導電型領域の深さは前記電荷蓄積
部の前記第１導電型領域の深さより深いことを特徴とし
ている。
と、この光電変換部に隣接して形成された、電荷蓄積用
の半導体領域と、電荷蓄積部に隣接して形成されたトラ
ンスファー用の半導体領域と、トランスファー部に隣接
して形成されたCCD用の半導体領域とを有するものであ
って、前記光電変換部および前記電荷蓄積部は、第１導
電型の半導体基板に形成された第２導電型の領域に形成
されるとともに、前記光電変換部と前記電荷蓄積部の前
記半導体基板表面には第１導電型領域が形成され、前記
光電変換部の前記第１導電型領域の深さは前記電荷蓄積
部の前記第１導電型領域の深さより深いことを特徴とし
ている。
［実施例］ 以下、図面を参照して本発明の実施例について説明す
る。
る。
第１図は、本発明の固体撮像装置の光電変換領域とそ
の周辺部の断面構造であって、第７図に示した従来例に
比べ、電荷蓄積部の構造およびトランスファーゲート部
の構造が異なっている。しかし、その他の部分は同じで
あるので、第７図中のものと同一のものは、同一符号を
付してその詳細な説明を省略する。本実施例において
は、出力ゲートおよび蓄積ゲートが除去され、そして、
Ｎ型領域12が、光電変換部、電荷蓄積部17、トランスフ
ァーゲート部18およびCCD部にわたって共通に形成され
ている。電荷蓄積部の基板表面には、光電変換部上の表
面P+型領域４に接続して、この領域より浅いところにpn
接合を有するP+型領域14が形成されている。また、トラ
ンスファーゲート部においては、トランスファーゲート
８の下の基板表面にP-型領域15が形成されている。
の周辺部の断面構造であって、第７図に示した従来例に
比べ、電荷蓄積部の構造およびトランスファーゲート部
の構造が異なっている。しかし、その他の部分は同じで
あるので、第７図中のものと同一のものは、同一符号を
付してその詳細な説明を省略する。本実施例において
は、出力ゲートおよび蓄積ゲートが除去され、そして、
Ｎ型領域12が、光電変換部、電荷蓄積部17、トランスフ
ァーゲート部18およびCCD部にわたって共通に形成され
ている。電荷蓄積部の基板表面には、光電変換部上の表
面P+型領域４に接続して、この領域より浅いところにpn
接合を有するP+型領域14が形成されている。また、トラ
ンスファーゲート部においては、トランスファーゲート
８の下の基板表面にP-型領域15が形成されている。
この撮像装置の各部の深さ方向の電位プロファイルを
第３図に示す。これらいずれの領域においてもＮ型領域
は空乏層化されて、電位の最も低い部分が基板内部に存
在する。そして、光電変換部と電荷蓄積部とを比較する
と、電荷蓄積部の方がＮ型領域が厚く形成されているの
で、その電位井戸の深さΦSTは光電変換部のそれΦPDよ
り深くなっている。また、トランスファーゲート８に、
クロックφTGのハイレベルの電圧VTGHが印加されたとき
のトランスファーゲート部18の電位井戸の深さΦ
TGHは、電荷蓄積部のΦSTより深くなるように設定され
ている。また、第１図の断面に対応した電位プロファイ
ルを第２図に示す。
第３図に示す。これらいずれの領域においてもＮ型領域
は空乏層化されて、電位の最も低い部分が基板内部に存
在する。そして、光電変換部と電荷蓄積部とを比較する
と、電荷蓄積部の方がＮ型領域が厚く形成されているの
で、その電位井戸の深さΦSTは光電変換部のそれΦPDよ
り深くなっている。また、トランスファーゲート８に、
クロックφTGのハイレベルの電圧VTGHが印加されたとき
のトランスファーゲート部18の電位井戸の深さΦ
TGHは、電荷蓄積部のΦSTより深くなるように設定され
ている。また、第１図の断面に対応した電位プロファイ
ルを第２図に示す。
この撮像装置においては、光電変換部において発生し
た電荷は、ここより深い井戸の形成された電荷蓄積部に
一時的に蓄えられる。そして、この電荷は、トランスフ
ァーゲート８を操作することによりCCDのゲート電極９
下に読み出される。而して、このような電荷の移動過程
において、電荷の通過路には、各部が本来有する以外の
特別の深い井戸は形成されていないので、電荷の転送は
速やかに行われ、残像の発生も防止できる。
た電荷は、ここより深い井戸の形成された電荷蓄積部に
一時的に蓄えられる。そして、この電荷は、トランスフ
ァーゲート８を操作することによりCCDのゲート電極９
下に読み出される。而して、このような電荷の移動過程
において、電荷の通過路には、各部が本来有する以外の
特別の深い井戸は形成されていないので、電荷の転送は
速やかに行われ、残像の発生も防止できる。
次に、第４図、第５図および第６図を参照して本発明
の他の実施例について説明する。この実施例において
は、先の実施例で光電変換部と電荷蓄積部の基板表面に
形成されていたP+型領域４、14は除去されて、代わりに
両領域を覆ってフォトゲート21が設けられており、ま
た、電荷蓄積部の基板表面にはN+型領域23が設けられて
いる。そして、第５図は、第４図に対応した電位プロフ
ァイルを示しており、第６図は、各部の深さ方向の電位
プロファイルを示している。ここで、フォトゲート21に
は、フォトゲートの下部の基板表面の電位が、基板電位
と同電位となるに十分な負の電位が印加されている（例
えば、VPD＝−8V）。この実施例においても、先の実施
例と同様の電位プロファイルが得られ、いかなる特別な
井戸も形成されていないので、残像の発生は抑止でき
る。
の他の実施例について説明する。この実施例において
は、先の実施例で光電変換部と電荷蓄積部の基板表面に
形成されていたP+型領域４、14は除去されて、代わりに
両領域を覆ってフォトゲート21が設けられており、ま
た、電荷蓄積部の基板表面にはN+型領域23が設けられて
いる。そして、第５図は、第４図に対応した電位プロフ
ァイルを示しており、第６図は、各部の深さ方向の電位
プロファイルを示している。ここで、フォトゲート21に
は、フォトゲートの下部の基板表面の電位が、基板電位
と同電位となるに十分な負の電位が印加されている（例
えば、VPD＝−8V）。この実施例においても、先の実施
例と同様の電位プロファイルが得られ、いかなる特別な
井戸も形成されていないので、残像の発生は抑止でき
る。
本発明各実施例は、基板をＰ型として説明したが、導
電形を逆とし、電圧の正負を逆とすれば、基板がＮ型の
ものでも成立するのは言うまでもない。
電形を逆とし、電圧の正負を逆とすれば、基板がＮ型の
ものでも成立するのは言うまでもない。
［発明の効果］ 以上説明したように本発明は、光電変換部のみなら
ず、電荷蓄積部をも空乏化した埋め込みチャネル形と
し、信号電荷を常に半導体表面より深い所を通過させる
ことにより、光電変換部から電荷蓄積部への電荷の通過
路において、これら２つの領域が本来有する以外の特別
な井戸は形成されていないので、電荷の移動は円滑に行
われ、残像の発生は防止できる。さらに、光電変換部か
ら電荷蓄積部への信号電荷の転送がドープされた不純物
によって形成された電位勾配のみに基づいて行われるよ
うにしたので、この電荷転送機構の設計および製作が容
易になる。
ず、電荷蓄積部をも空乏化した埋め込みチャネル形と
し、信号電荷を常に半導体表面より深い所を通過させる
ことにより、光電変換部から電荷蓄積部への電荷の通過
路において、これら２つの領域が本来有する以外の特別
な井戸は形成されていないので、電荷の移動は円滑に行
われ、残像の発生は防止できる。さらに、光電変換部か
ら電荷蓄積部への信号電荷の転送がドープされた不純物
によって形成された電位勾配のみに基づいて行われるよ
うにしたので、この電荷転送機構の設計および製作が容
易になる。
第１図は、本発明の一実施例の縦断面図、第２図は、第
１図の各部に対応した電位プロファイル、第３図は、第
１図の各部の深さ方向の電位プロファイル、第４図は、
本発明の他の実施例の縦断面図、第５図は、第４図の各
部に対応した電位プロファイル、第６図は、第４図の各
部の深さ方向の電位プロファイル、第７図は、従来例の
縦断面図、第８図は、第７図の各部に対応した電位プロ
ファイルである。 １……Ｐ型基板、２、12……Ｎ型領域、17……電荷蓄積
部、４……表面P+型領域、14……P+型領域、15……P-型
領域、21……フォトゲート。
１図の各部に対応した電位プロファイル、第３図は、第
１図の各部の深さ方向の電位プロファイル、第４図は、
本発明の他の実施例の縦断面図、第５図は、第４図の各
部に対応した電位プロファイル、第６図は、第４図の各
部の深さ方向の電位プロファイル、第７図は、従来例の
縦断面図、第８図は、第７図の各部に対応した電位プロ
ファイルである。 １……Ｐ型基板、２、12……Ｎ型領域、17……電荷蓄積
部、４……表面P+型領域、14……P+型領域、15……P-型
領域、21……フォトゲート。
Claims (1)
- 【請求項１】入射光に応じて信号電荷を発生する光電変
換部と、前記光電変換部に隣接して設けられ、前記信号
電荷を一時的に蓄積しておく電荷蓄積部とを具備する固
体撮像装置において、前記光電変換部および前記電荷蓄
積部は、第１導電型の半導体基板に形成された第２導電
型の領域に形成されるとともに、前記光電変換部と前記
電荷蓄積部の前記半導体基板表面には第１導電型領域が
形成され、前記光電変換部の前記第１導電型領域の深さ
は前記電荷蓄積部の前記第１導電型領域の深さより深い
ことを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201074A JP2969625B2 (ja) | 1988-08-12 | 1988-08-12 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201074A JP2969625B2 (ja) | 1988-08-12 | 1988-08-12 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0250480A JPH0250480A (ja) | 1990-02-20 |
| JP2969625B2 true JP2969625B2 (ja) | 1999-11-02 |
Family
ID=16434961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63201074A Expired - Lifetime JP2969625B2 (ja) | 1988-08-12 | 1988-08-12 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2969625B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810760B2 (ja) * | 1993-01-13 | 1996-01-31 | 日本電気株式会社 | 固体撮像装置 |
| US20070210343A1 (en) * | 2004-03-31 | 2007-09-13 | Hideki Soya | Image Sensor And An Apparatus For An Image Sensor Using Same |
| JP2005294398A (ja) * | 2004-03-31 | 2005-10-20 | Shimadzu Corp | 撮像素子およびそれを用いた撮像素子用装置 |
| JP4907941B2 (ja) | 2005-09-29 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 固体撮像装置およびその駆動方法 |
| JP4752926B2 (ja) | 2009-02-05 | 2011-08-17 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59124764A (ja) * | 1983-01-05 | 1984-07-18 | Nec Corp | 半導体光電変換素子 |
| DD226744A3 (de) * | 1983-08-03 | 1985-08-28 | Werk Fernsehelektronik Veb | Sensor fuer ladungsgekoppelte halbleiterabbildungsvorrichtungen |
| JPH0693505B2 (ja) * | 1985-03-30 | 1994-11-16 | 株式会社東芝 | 固体イメージセンサ |
-
1988
- 1988-08-12 JP JP63201074A patent/JP2969625B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0250480A (ja) | 1990-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100262774B1 (ko) | 상부 버스 가상 위상 프레임 행간 전송 ccd 영상 감지기 | |
| JPH0410785B2 (ja) | ||
| JP3125303B2 (ja) | 固体撮像素子 | |
| JPH02168670A (ja) | 固体撮像装置およびその製造方法 | |
| US4748486A (en) | Solid-state image sensor | |
| JPH0125272B2 (ja) | ||
| JPS6216599B2 (ja) | ||
| JP2969625B2 (ja) | 固体撮像装置 | |
| JP3062010B2 (ja) | 固体撮像装置 | |
| JPH06181302A (ja) | Ｃｃｄ映像素子 | |
| JPH0247912B2 (ja) | ||
| JPH06252374A (ja) | 固体撮像装置 | |
| JPH0642540B2 (ja) | ブルーミング防止障壁を有する電荷転送デバイス | |
| JPH0775020A (ja) | 電荷結合装置 | |
| JPS6160592B2 (ja) | ||
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| Kosonocky et al. | Schottky-barrier image sensor with 100% fill factor | |
| JPH031871B2 (ja) | ||
| JPH0789581B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPS62155559A (ja) | 固体撮像装置 | |
| JPS5842370A (ja) | 固体撮像装置 | |
| JPS6327057A (ja) | 固体撮像装置 | |
| JP3087718B2 (ja) | 固体撮像装置 | |
| JPH05243546A (ja) | 固体撮像装置 | |
| JP2004063498A (ja) | Ｍｏｓ型固体撮像装置及びその製造方法 |