JPH031871B2 - - Google Patents
Info
- Publication number
- JPH031871B2 JPH031871B2 JP56057998A JP5799881A JPH031871B2 JP H031871 B2 JPH031871 B2 JP H031871B2 JP 56057998 A JP56057998 A JP 56057998A JP 5799881 A JP5799881 A JP 5799881A JP H031871 B2 JPH031871 B2 JP H031871B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- region
- conductivity type
- shift register
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 22
- 238000003384 imaging method Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000009826 distribution Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷転送装置を用いた撮像装置に関す
るものである。
るものである。
電荷転送装置を用いた撮像装置はフレーム転送
方式、インターライン転送方式と呼ばれる方式が
開発されており、固体装置の特徴である小型、軽
量、低消費電力、高信頼性を柱に急速に発展して
いる。しかし撮像装置として電荷転送撮像装置の
利害得失を考えると、先に述べた固体装置の利点
の外、雑音、残像、焼き付き、等では現在使用さ
れている撮像管より優れているがプルーミング、
スミア現象（ストローク）に大きな問題を残して
いる。
方式、インターライン転送方式と呼ばれる方式が
開発されており、固体装置の特徴である小型、軽
量、低消費電力、高信頼性を柱に急速に発展して
いる。しかし撮像装置として電荷転送撮像装置の
利害得失を考えると、先に述べた固体装置の利点
の外、雑音、残像、焼き付き、等では現在使用さ
れている撮像管より優れているがプルーミング、
スミア現象（ストローク）に大きな問題を残して
いる。
従来のインターライン転送方式による電荷転送
撮像装置は第１図に示すように同一電荷転送電極
群で駆動する複数列の垂直シフトレジスタ１０
と、各垂直シフトレジスタの一側に隣接し、且つ
互いに電気的に分離された光電変換部１１と、垂
直シフトレジスタと光電変換部間の信号電荷転送
を制御するトランスフアゲート電極１２と、各垂
直シフトレジスタの一端に電気的接合した電荷転
送水平シフトレジスタ１３と、水平シフトレジス
タの一端に信号電荷を検出する装置１４が設けら
れている。第２図ａは第１図に示す撮像装置にお
ける−線上における断面を模式的に示したも
のである。半導体基板１５の主面に絶縁層１６を
介して垂直シフトレジスタの電荷転送電極１７、
光電変換部から垂直シフトレジスタへの信号電荷
転送を制御するトランスフアゲート電極１８、基
板半導体と異つた導電型層１９（Ｐ−ｎ接合）で
構成される光電変換部が形成されており、光電変
換部は隣接する垂直シフトレジスタと、例えば基
板不純物濃度より高い不純物層をもつチヤネルス
トツプ領域２０によつて分離されている。また、
光電変換部以外は例えば金属層２１で光遮蔽され
ている。
撮像装置は第１図に示すように同一電荷転送電極
群で駆動する複数列の垂直シフトレジスタ１０
と、各垂直シフトレジスタの一側に隣接し、且つ
互いに電気的に分離された光電変換部１１と、垂
直シフトレジスタと光電変換部間の信号電荷転送
を制御するトランスフアゲート電極１２と、各垂
直シフトレジスタの一端に電気的接合した電荷転
送水平シフトレジスタ１３と、水平シフトレジス
タの一端に信号電荷を検出する装置１４が設けら
れている。第２図ａは第１図に示す撮像装置にお
ける−線上における断面を模式的に示したも
のである。半導体基板１５の主面に絶縁層１６を
介して垂直シフトレジスタの電荷転送電極１７、
光電変換部から垂直シフトレジスタへの信号電荷
転送を制御するトランスフアゲート電極１８、基
板半導体と異つた導電型層１９（Ｐ−ｎ接合）で
構成される光電変換部が形成されており、光電変
換部は隣接する垂直シフトレジスタと、例えば基
板不純物濃度より高い不純物層をもつチヤネルス
トツプ領域２０によつて分離されている。また、
光電変換部以外は例えば金属層２１で光遮蔽され
ている。
このようなインターライン転送方式による撮像
装置は、光電変換部１１で入射光量に応じて蓄積
した信号電荷を、例えばトランスフアゲート１２
を介してそれぞれ対応する垂直シフトレジスタ１
０へ転送する。垂直シフトレジスタへ信号電荷を
転送した後、トランスフアゲートが閉じられ、光
電変換部１１は次の周期の信号電荷を蓄積する。
一方、垂直シフトレジスタ１０へ転送された信号
電荷は並列に垂直方向に転送し、各垂直シフトレ
ジスタの一水平ライン毎に、水平シフトレジスタ
１３に転送される。水平シフトレジスタへ送られ
た電荷は次の垂直シフトレジスタから信号が転送
されて来る間に水平方向に信号電荷を転送し電荷
検出部１４から信号として外部に取り出される。
装置は、光電変換部１１で入射光量に応じて蓄積
した信号電荷を、例えばトランスフアゲート１２
を介してそれぞれ対応する垂直シフトレジスタ１
０へ転送する。垂直シフトレジスタへ信号電荷を
転送した後、トランスフアゲートが閉じられ、光
電変換部１１は次の周期の信号電荷を蓄積する。
一方、垂直シフトレジスタ１０へ転送された信号
電荷は並列に垂直方向に転送し、各垂直シフトレ
ジスタの一水平ライン毎に、水平シフトレジスタ
１３に転送される。水平シフトレジスタへ送られ
た電荷は次の垂直シフトレジスタから信号が転送
されて来る間に水平方向に信号電荷を転送し電荷
検出部１４から信号として外部に取り出される。
この様な従来の電荷転送撮像装置では、第２図
ｂの電位分布図で示すように光電変換部１１以外
のチヤネルストツプ領域２０、またはトランスフ
アゲート電極との境界に照射された光２２は第２
図ｂに示すように、一部隣接する垂直シフトレジ
スタへ流れ込む。
ｂの電位分布図で示すように光電変換部１１以外
のチヤネルストツプ領域２０、またはトランスフ
アゲート電極との境界に照射された光２２は第２
図ｂに示すように、一部隣接する垂直シフトレジ
スタへ流れ込む。
光電変換部の電位井戸２３外で信号電荷を発生
した電荷の一部は隣接する垂直シフトレジスタ２
４または光電変換部に対応する垂直シフトレジス
タ２５に流れ込む。また光電変換部の主面に対し
て角度をもつて入射する光は半導体基板表面で反
射し絶縁層、多結晶シリコン等で形成された電極
層の中を多重反射しながら第２図ａで示す断面の
横方向に伝播してゆき、隣接する垂直シフトレジ
スタ、及び各光電変換部に対応する垂直シフトレ
ジスタ内で吸収され電荷群を発生させる。
した電荷の一部は隣接する垂直シフトレジスタ２
４または光電変換部に対応する垂直シフトレジス
タ２５に流れ込む。また光電変換部の主面に対し
て角度をもつて入射する光は半導体基板表面で反
射し絶縁層、多結晶シリコン等で形成された電極
層の中を多重反射しながら第２図ａで示す断面の
横方向に伝播してゆき、隣接する垂直シフトレジ
スタ、及び各光電変換部に対応する垂直シフトレ
ジスタ内で吸収され電荷群を発生させる。
この様な現象が、垂直シフトレジスタで信号電
荷を転送している期間に起ると、各垂直ラインに
照射されている光量に応じて各垂直シフトレジス
タに漏れる電荷の量が異るため、各垂直ラインの
平均光量差が、暗出力レベルの差となつて現わ
れ、一般にスミアと呼ばれる現象がみられる。も
う一つの問題として第２図ｃに示す電位分布図の
ように光電変換部に強い光が入射し光電変換部で
蓄えられる最大電荷量以上の電荷がが発生した場
合、その電荷は光電変換部の電位井戸２３からあ
ふれ出し隣接する垂直シフトレジスタの電位井戸
２４または光電変換部に対応する垂直シフトレジ
スタの電位井戸２５に流れ込む。この現象は一般
にブルーミング現象と呼ばれ、撮像画像では白い
線状のパターンになる。
荷を転送している期間に起ると、各垂直ラインに
照射されている光量に応じて各垂直シフトレジス
タに漏れる電荷の量が異るため、各垂直ラインの
平均光量差が、暗出力レベルの差となつて現わ
れ、一般にスミアと呼ばれる現象がみられる。も
う一つの問題として第２図ｃに示す電位分布図の
ように光電変換部に強い光が入射し光電変換部で
蓄えられる最大電荷量以上の電荷がが発生した場
合、その電荷は光電変換部の電位井戸２３からあ
ふれ出し隣接する垂直シフトレジスタの電位井戸
２４または光電変換部に対応する垂直シフトレジ
スタの電位井戸２５に流れ込む。この現象は一般
にブルーミング現象と呼ばれ、撮像画像では白い
線状のパターンになる。
本発明は上記の欠点を無くした新しい構造の固
体撮像装置を提供するものである。
体撮像装置を提供するものである。
本発明によれば、第１導電型の半導体基板に、
前記基板と反対の導電型をもつ第２導電型の領域
を形成してなる接合領域で、前記接合深さが浅い
第１の接合領域と、前記接合深さが深い第２の接
合領域を設け、前記第１の接合領域の主面に前記
第１導電型からなる光電変換素子群を形成し、前
記第２の接合領域の主面に前記光電変換素子群か
らの信号を読み出す装置を形成せしめてなり、か
つ、前記第１導電型からなる光電変換素子群の主
面に前記第２導電領域を設けたことを特徴とする
固体撮像装置が得られる。
前記基板と反対の導電型をもつ第２導電型の領域
を形成してなる接合領域で、前記接合深さが浅い
第１の接合領域と、前記接合深さが深い第２の接
合領域を設け、前記第１の接合領域の主面に前記
第１導電型からなる光電変換素子群を形成し、前
記第２の接合領域の主面に前記光電変換素子群か
らの信号を読み出す装置を形成せしめてなり、か
つ、前記第１導電型からなる光電変換素子群の主
面に前記第２導電領域を設けたことを特徴とする
固体撮像装置が得られる。
次に本発明の実施例について図面を用いて説明
する。以後本発明の実施例については説明を簡単
にするためＮチヤネルの半導体装置について述べ
ることにする。
する。以後本発明の実施例については説明を簡単
にするためＮチヤネルの半導体装置について述べ
ることにする。
第３図は本発明の一実施例を示すもので、従来
例で説明した第２図ａと同様に、第１図に示す電
荷転送撮像装置の−線上の断面を模式的に示
したものである。第３図において第２図と同一機
能をもつ領域は同一記号で示してある。この第３
図に示す実施例と第２図ａに示した従来例との違
いは、基板半導体２６とＰ−ｎ接合を形成し且
つ、接合深さが異る二つのＰ型領域２７，２８が
形成されていること、及び接合の浅いＰ型領域２
７上に形成されているＮ型光電変換部１９の主面
にはチヤネルストツプのP+不純物層と電気的に
通じているＰ層２９が設けられている。
例で説明した第２図ａと同様に、第１図に示す電
荷転送撮像装置の−線上の断面を模式的に示
したものである。第３図において第２図と同一機
能をもつ領域は同一記号で示してある。この第３
図に示す実施例と第２図ａに示した従来例との違
いは、基板半導体２６とＰ−ｎ接合を形成し且
つ、接合深さが異る二つのＰ型領域２７，２８が
形成されていること、及び接合の浅いＰ型領域２
７上に形成されているＮ型光電変換部１９の主面
にはチヤネルストツプのP+不純物層と電気的に
通じているＰ層２９が設けられている。
次に本発明の実施例の動作について説明する。
撮像装置としての基本的な動作は、第１図で示し
た従来例の撮像装置と同様であるため、第３図に
示した本発明の重要な要素であるＰ型領域２７，
２８の動作、及び光電変換部１９、及びその主面
に設けられているＰ層の効果について説明する。
撮像装置としての基本的な動作は、第１図で示し
た従来例の撮像装置と同様であるため、第３図に
示した本発明の重要な要素であるＰ型領域２７，
２８の動作、及び光電変換部１９、及びその主面
に設けられているＰ層の効果について説明する。
第４図は、第３図に示す、−線上、すなわ
ち光電変換部の深さ方向の電位分布を示してい
る。第４図の横軸は深さ方向の距離、縦軸は電位
を表わしている。今第３図に示すチヤネルストツ
プ２０の電位を基準電位（この場合０ボルト）と
する。Ｎ型光電変換部１９の主面にはチヤネルス
トツプ２０と導通しているＰ層２９が存在するた
め０ボルト固定されている。曲線３０はトランス
フアゲート直下の電位分布で表面電位をVTG、距
離ｄにおける電位をVTG′とすると、トランスフ
アゲートがオン状態では光電変換部１９はVTG′
の電位にセツトされる。この時光電変換部のＮ型
領域１９はＰ層２９とＰ領域２７で逆バイアスさ
れるため半導体内部に電位の最大値をもつ。この
ような構成による効果は光電変換部１９の容量を
大きくするため大きい信号を蓄えられること、及
び動作状態で主面のＰ層２９が空乏化しない程度
の不純物濃度にすることにより表面再結合が寄与
する暗電流がなく、低暗電流の装置が得られる。
ち光電変換部の深さ方向の電位分布を示してい
る。第４図の横軸は深さ方向の距離、縦軸は電位
を表わしている。今第３図に示すチヤネルストツ
プ２０の電位を基準電位（この場合０ボルト）と
する。Ｎ型光電変換部１９の主面にはチヤネルス
トツプ２０と導通しているＰ層２９が存在するた
め０ボルト固定されている。曲線３０はトランス
フアゲート直下の電位分布で表面電位をVTG、距
離ｄにおける電位をVTG′とすると、トランスフ
アゲートがオン状態では光電変換部１９はVTG′
の電位にセツトされる。この時光電変換部のＮ型
領域１９はＰ層２９とＰ領域２７で逆バイアスさ
れるため半導体内部に電位の最大値をもつ。この
ような構成による効果は光電変換部１９の容量を
大きくするため大きい信号を蓄えられること、及
び動作状態で主面のＰ層２９が空乏化しない程度
の不純物濃度にすることにより表面再結合が寄与
する暗電流がなく、低暗電流の装置が得られる。
またＰ型領域２７と基板２６に印加する逆バイ
アス電圧を曲線３１で示す低い電圧から、より高
い逆バイアス電圧にすると曲線３２のようにＰ型
領域２７は完全に空乏化する。光電変換領域１９
に光が照射され信号電荷が蓄積すると、光電変換
領域１９の電位は曲線３２から曲線３３のように
小さくなつてゆき最終的には曲線３４のように光
電変換部１９とＰ型領域２７の接合は順方向とな
り、これ以上光電変換部１９で発生した電荷はＰ
型領域２７を介して基板半導体２６へ流れ込む。
すなわち第３図で示すトランスフアゲート１８直
下、チヤネルストツプ領域２０直下、および図示
していないが光電変換部１９を囲む全ての領域の
表面電位より光電変換部１９とＰ型領域２７の接
合電位が高くなるように基板半導体とＰ型領域２
７に逆バイアス電圧を印加することにより、光電
変換部１９で発生する過剰電荷は完全に基板半導
体へ掃き出すことができる。
アス電圧を曲線３１で示す低い電圧から、より高
い逆バイアス電圧にすると曲線３２のようにＰ型
領域２７は完全に空乏化する。光電変換領域１９
に光が照射され信号電荷が蓄積すると、光電変換
領域１９の電位は曲線３２から曲線３３のように
小さくなつてゆき最終的には曲線３４のように光
電変換部１９とＰ型領域２７の接合は順方向とな
り、これ以上光電変換部１９で発生した電荷はＰ
型領域２７を介して基板半導体２６へ流れ込む。
すなわち第３図で示すトランスフアゲート１８直
下、チヤネルストツプ領域２０直下、および図示
していないが光電変換部１９を囲む全ての領域の
表面電位より光電変換部１９とＰ型領域２７の接
合電位が高くなるように基板半導体とＰ型領域２
７に逆バイアス電圧を印加することにより、光電
変換部１９で発生する過剰電荷は完全に基板半導
体へ掃き出すことができる。
この構造及び動作によつて従来の欠点であつた
ブルーミング現象を完全に抑制することができる
一方、光電変換部でブルーミング制御を行つてい
る状態における垂直電荷転送領域すなわち第３図
に示す−線上の電位分布を第５図に示した。
この垂直シフトレジスタ１０は埋込みチヤネルで
構成されている場合について記述してある。
ブルーミング現象を完全に抑制することができる
一方、光電変換部でブルーミング制御を行つてい
る状態における垂直電荷転送領域すなわち第３図
に示す−線上の電位分布を第５図に示した。
この垂直シフトレジスタ１０は埋込みチヤネルで
構成されている場合について記述してある。
曲線３５は垂直電荷転送電極１７に印加されて
いるパルスがハイレベルで垂直レジスタには信号
電荷が存在しない状態での電位分布である。曲線
３５で示すように光電変換部でブルーミング抑制
を行う動作条件では垂直シフトレジスタ１０直下
のＰ型領域２８は完全に空乏化しないような厚さ
に形成することが望ましく、空乏化しても、埋込
みチヤネル１０とＰ型領域２８、及びＰ型領域２
８と基板半導体２６のそれぞれが順方向にならな
いようなＰ型領域２８の厚さ及び不純物濃度をも
たなければならない。
いるパルスがハイレベルで垂直レジスタには信号
電荷が存在しない状態での電位分布である。曲線
３５で示すように光電変換部でブルーミング抑制
を行う動作条件では垂直シフトレジスタ１０直下
のＰ型領域２８は完全に空乏化しないような厚さ
に形成することが望ましく、空乏化しても、埋込
みチヤネル１０とＰ型領域２８、及びＰ型領域２
８と基板半導体２６のそれぞれが順方向にならな
いようなＰ型領域２８の厚さ及び不純物濃度をも
たなければならない。
第６図は、第３図における水平方向断面−
線上の電位分布を示したものである。光の開口部
（光電変換部）１１直下では曲線３６で示される
ように電位が高くなつているため、開口部の周辺
で発生した電荷は全て光電変換部へ流れ込む、ま
た図示していないが第３図のＰ型領域は完全に空
乏化しておりこのＰ型領域２７から対応する垂直
レジスタあるいは隣接する垂直シフトレジスタへ
は深さ方向のどの位置においても曲線３６で示す
ような障壁があるため、拡散による電荷の漏れ込
みはない。このため第２図ｂで説明したいわゆる
スミア現象はほとんど発生しない。
線上の電位分布を示したものである。光の開口部
（光電変換部）１１直下では曲線３６で示される
ように電位が高くなつているため、開口部の周辺
で発生した電荷は全て光電変換部へ流れ込む、ま
た図示していないが第３図のＰ型領域は完全に空
乏化しておりこのＰ型領域２７から対応する垂直
レジスタあるいは隣接する垂直シフトレジスタへ
は深さ方向のどの位置においても曲線３６で示す
ような障壁があるため、拡散による電荷の漏れ込
みはない。このため第２図ｂで説明したいわゆる
スミア現象はほとんど発生しない。
以上述べてきたように第３図に示した本実施例
はブルーミング、スミア現象を大幅に低減でき
る。また蓄積電荷量を大きく、暗電流を低減でき
る。
はブルーミング、スミア現象を大幅に低減でき
る。また蓄積電荷量を大きく、暗電流を低減でき
る。
第７図、第８図は本発明の他の実施例を説明す
るためのもので、３７は基板とＰ−ｎ接合を形成
してなる光電変換素子、３８は垂直読み出し用の
スイツチでMOSトランジスタで形成されている。
垂直スイツチMOSトランジスタ３８のゲートは、
一行毎垂直遅延パルスを発生する垂直シフトレジ
スタのタツプ４１に共通接続されている。また各
垂直スイツチMOSトランジスタ３８のドレイン
は垂直方向に配列された素子が垂直信号読み出し
線３９で共通接続されている。４２は水平切換
MOSトランジスタで、各ゲートは水平シフトレ
ジスタ４３の各タツプ４４に接続される。
るためのもので、３７は基板とＰ−ｎ接合を形成
してなる光電変換素子、３８は垂直読み出し用の
スイツチでMOSトランジスタで形成されている。
垂直スイツチMOSトランジスタ３８のゲートは、
一行毎垂直遅延パルスを発生する垂直シフトレジ
スタのタツプ４１に共通接続されている。また各
垂直スイツチMOSトランジスタ３８のドレイン
は垂直方向に配列された素子が垂直信号読み出し
線３９で共通接続されている。４２は水平切換
MOSトランジスタで、各ゲートは水平シフトレ
ジスタ４３の各タツプ４４に接続される。
第７図に示す撮像装置は通称MOS型センサと
呼ばれる撮像装置でその動作は、光電変換素子群
３７で蓄えられた光情報信号は、垂直シフトレジ
スタの任意のタツプ４１がハイレベルになるとこ
のタツプ４１に接続される行の垂直スイツチ
MOSトランジスタ３８が同時に導通状態となり
信号電荷はそれぞれ対応する垂直読み出し線３９
に読み出される。この信号電荷は、水平シフトレ
ジスタ４３からの各タツプ出力４４により水平ス
イツチMOSトランジスタを介して順次出力ライ
ン４５へ読み出される。このように垂直シフトレ
ジスタの任意のタツプ４１に対応する光電変換素
子群３７の信号がすべて読み出されたら、垂直シ
フトレジスタ４０は１段進んで次のタツプがハイ
レベルになり、同時にそのタツプに対応する行の
光電変換素子群３７の信号電荷が対応する垂直読
み出し線３９に読み出される。以下同様な動作を
くり返すことにより、第７図に示す光電変換素子
３７に蓄えられた信号電荷を一行毎順次読み出す
ことができる。しかし垂直読み出し線３９は垂直
方向に配列された全ての光電変換素子に垂直スイ
ツチMOSトランジスタ３８を介して接続されて
いるため、垂直ラインの一部に強い光が照射され
その素子がブルーミングを起すと過剰電荷は垂直
読み出し線３９に漏れ込む、また同様に基板内部
で発生した電荷も拡散によつて垂直読み出し線３
９に漏れ込む。これらの現象は第１図で説明した
電荷転送型撮像装置と同様再生画像を劣化させ
る。第８図は第７図に示す撮像装置の一素子を構
成する領域４６の断面模式図を示すものである。
第７図に対応する光電変換素子３７はＮ型領域４
７で示される。光電変換部Ｎ型領域４７の主面は
第３図の実施例と同様Ｐ層５６が設けられてい
る。同様に４８は垂直スイツチMOSトランジス
タのゲート、５０はドレインで垂直読み出し線５
１の金属に接続されている。ゲート４８の端子４
９は図示してないが垂直シフトレジスタ４０のタ
ツプ４１に接続される。５５はチヤネルストツプ
領域である。
呼ばれる撮像装置でその動作は、光電変換素子群
３７で蓄えられた光情報信号は、垂直シフトレジ
スタの任意のタツプ４１がハイレベルになるとこ
のタツプ４１に接続される行の垂直スイツチ
MOSトランジスタ３８が同時に導通状態となり
信号電荷はそれぞれ対応する垂直読み出し線３９
に読み出される。この信号電荷は、水平シフトレ
ジスタ４３からの各タツプ出力４４により水平ス
イツチMOSトランジスタを介して順次出力ライ
ン４５へ読み出される。このように垂直シフトレ
ジスタの任意のタツプ４１に対応する光電変換素
子群３７の信号がすべて読み出されたら、垂直シ
フトレジスタ４０は１段進んで次のタツプがハイ
レベルになり、同時にそのタツプに対応する行の
光電変換素子群３７の信号電荷が対応する垂直読
み出し線３９に読み出される。以下同様な動作を
くり返すことにより、第７図に示す光電変換素子
３７に蓄えられた信号電荷を一行毎順次読み出す
ことができる。しかし垂直読み出し線３９は垂直
方向に配列された全ての光電変換素子に垂直スイ
ツチMOSトランジスタ３８を介して接続されて
いるため、垂直ラインの一部に強い光が照射され
その素子がブルーミングを起すと過剰電荷は垂直
読み出し線３９に漏れ込む、また同様に基板内部
で発生した電荷も拡散によつて垂直読み出し線３
９に漏れ込む。これらの現象は第１図で説明した
電荷転送型撮像装置と同様再生画像を劣化させ
る。第８図は第７図に示す撮像装置の一素子を構
成する領域４６の断面模式図を示すものである。
第７図に対応する光電変換素子３７はＮ型領域４
７で示される。光電変換部Ｎ型領域４７の主面は
第３図の実施例と同様Ｐ層５６が設けられてい
る。同様に４８は垂直スイツチMOSトランジス
タのゲート、５０はドレインで垂直読み出し線５
１の金属に接続されている。ゲート４８の端子４
９は図示してないが垂直シフトレジスタ４０のタ
ツプ４１に接続される。５５はチヤネルストツプ
領域である。
光電変換領域４７直下は基板半導体５２と反対
の導電型をもち接合の浅い領域５３からなり、ま
た垂直読み出し線５１に接続されるドレイン５０
直下は深い接合をもつ領域５４で構成されてい
る。この様な構造で基板半導体と領域５３，５４
に逆バイアス電圧を印加することにより、第３図
の実施例で説明したと同様な効果により光電変換
部４７で蓄えられる過剰電荷はすべて基板半導体
５２に掃き出すことが出来る。しかも領域５４の
不純物濃度、及び接合深さを制御することにより
垂直読み出し線５１に接続されるドレイン５０
は、基板半導体５２の影響を全く受けないように
することができる。
の導電型をもち接合の浅い領域５３からなり、ま
た垂直読み出し線５１に接続されるドレイン５０
直下は深い接合をもつ領域５４で構成されてい
る。この様な構造で基板半導体と領域５３，５４
に逆バイアス電圧を印加することにより、第３図
の実施例で説明したと同様な効果により光電変換
部４７で蓄えられる過剰電荷はすべて基板半導体
５２に掃き出すことが出来る。しかも領域５４の
不純物濃度、及び接合深さを制御することにより
垂直読み出し線５１に接続されるドレイン５０
は、基板半導体５２の影響を全く受けないように
することができる。
以上本発明の実施例についてその構造と駆動法
について述べて来たが、感光素子と読み出し装置
が対になつて構成される固体撮像装置には全て適
用されるであろう。また第３図に示す実施例での
光電変換部１９はMOS構造で形成される素子で
も良い。
について述べて来たが、感光素子と読み出し装置
が対になつて構成される固体撮像装置には全て適
用されるであろう。また第３図に示す実施例での
光電変換部１９はMOS構造で形成される素子で
も良い。
また実施例ではＮチヤネル型半導体装置につい
て説明したが各領域の導電型を反対にすることで
Ｐチヤネル半導体装置に適用できることは言うま
でもない。
て説明したが各領域の導電型を反対にすることで
Ｐチヤネル半導体装置に適用できることは言うま
でもない。
第１図は従来の電荷転送装置を用いた撮像装置
の平面図、第２図は第１図に示す−線上の断
面模式図、およびその直下の電位分布図を示して
いる。第３図は本発明の一実施例を示す装置の断
面図で、第４図、第５図、第６図は第３図に示す
−，−，−線上の電位分布を示して
いる。第７図、第８図は本発明の他の実施例を示
す撮像装置の構成図及び断面模式図を示してい
る。 １０は垂直シフトレジスタ、１１，３７は光電
変換素子、２７，５３は基板と反対の導電型をも
ち接合が浅い領域、２８，５４は基板と反対の導
電型をもち接合が深い領域、２７，４７は領域２
７，５３と反対の導電型、すなわち、基板と同じ
導電型をもつ光電変換部、２９と５６は光電変換
部２７及び４７の主面に設けられた光電変換部と
反対の導電型を持つ領域である。
の平面図、第２図は第１図に示す−線上の断
面模式図、およびその直下の電位分布図を示して
いる。第３図は本発明の一実施例を示す装置の断
面図で、第４図、第５図、第６図は第３図に示す
−，−，−線上の電位分布を示して
いる。第７図、第８図は本発明の他の実施例を示
す撮像装置の構成図及び断面模式図を示してい
る。 １０は垂直シフトレジスタ、１１，３７は光電
変換素子、２７，５３は基板と反対の導電型をも
ち接合が浅い領域、２８，５４は基板と反対の導
電型をもち接合が深い領域、２７，４７は領域２
７，５３と反対の導電型、すなわち、基板と同じ
導電型をもつ光電変換部、２９と５６は光電変換
部２７及び４７の主面に設けられた光電変換部と
反対の導電型を持つ領域である。
Claims (1)
- １ 第１導電型の半導体基板に、前記基板と反対
の導電型をもつ第２導電型の領域を形成してなる
接合領域で、前記接合深さが浅い第１の接合領域
と、前記接合深さが深い第２の接合領域を設け、
前記第１の接合領域の主面にチヤネルストツプに
より素子分離された前記第１導電型からなる光電
変換素子群を形成し、前記第２の接合領域の主面
に前記光電変換素子群からの信号を読み出す装置
を形成せしめてなり、かつ、前記第１導電型から
なる光電変換素子群の主面に第２導電型の半導体
領域を設け、この第２導電型の半導体領域と前記
チヤネルストツプ領域が導通していることを特徴
とする固体撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56057998A JPS57173273A (en) | 1981-04-17 | 1981-04-17 | Solid-state image pickup device |
| DE8181107482T DE3168333D1 (en) | 1980-09-19 | 1981-09-21 | Semiconductor photoelectric converter |
| EP81107482A EP0048480B1 (en) | 1980-09-19 | 1981-09-21 | Semiconductor photoelectric converter |
| US06/304,301 US4527182A (en) | 1980-09-19 | 1981-09-21 | Semiconductor photoelectric converter making excessive charges flow vertically |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56057998A JPS57173273A (en) | 1981-04-17 | 1981-04-17 | Solid-state image pickup device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57173273A JPS57173273A (en) | 1982-10-25 |
| JPH031871B2 true JPH031871B2 (ja) | 1991-01-11 |
Family
ID=13071665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56057998A Granted JPS57173273A (en) | 1980-09-19 | 1981-04-17 | Solid-state image pickup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57173273A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207640A (ja) * | 1983-05-11 | 1984-11-24 | Hitachi Ltd | 半導体装置 |
| JPH0650774B2 (ja) * | 1984-06-04 | 1994-06-29 | 松下電子工業株式会社 | 固体撮像装置 |
| JPH0628307B2 (ja) * | 1984-08-29 | 1994-04-13 | 株式会社東芝 | 固 体 撮 像 装 置 |
| JPS62124771A (ja) * | 1985-11-25 | 1987-06-06 | Sharp Corp | 固体撮像装置 |
| JPH02178972A (ja) * | 1988-12-29 | 1990-07-11 | Matsushita Electron Corp | 固体撮像装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724576A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Solid state image pick up device |
-
1981
- 1981-04-17 JP JP56057998A patent/JPS57173273A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5724576A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Solid state image pick up device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57173273A (en) | 1982-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484210A (en) | Solid-state imaging device having a reduced image lag | |
| US5517043A (en) | Split pixel interline transfer imaging device | |
| US4450484A (en) | Solid states image sensor array having circuit for suppressing image blooming and smear | |
| JPS6216599B2 (ja) | ||
| KR960004467B1 (ko) | 고체촬상장치 | |
| KR19980064279A (ko) | 수직 오버플로우 드레인 및 저항성 게이트 전하 전송소자를 가지는 고체촬상소자 및 그 제어방법 | |
| JP2816824B2 (ja) | Ｃｃｄ固体撮像素子 | |
| US5774182A (en) | Solid-state image sensor device with pixel array structure of interline transfer CCD image sensor | |
| JPH031871B2 (ja) | ||
| JPH0424870B2 (ja) | ||
| JPH04268764A (ja) | 固体撮像装置 | |
| JPH0230189B2 (ja) | ||
| JPH0421351B2 (ja) | ||
| JPS60260154A (ja) | 電荷結合素子の駆動法 | |
| JP2002151673A (ja) | 固体撮像素子 | |
| KR100311493B1 (ko) | 고체촬상소자및그의제조방법 | |
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| JPH0250480A (ja) | 固体撮像装置 | |
| JPH0637297A (ja) | 固体撮像装置およびその駆動方法 | |
| JPH0377712B2 (ja) | ||
| JPH0415666B2 (ja) | ||
| JPH0377711B2 (ja) | ||
| JPS5850874A (ja) | 固体撮像装置およびその駆動法 | |
| JPS6148308B2 (ja) | ||
| JP3087718B2 (ja) | 固体撮像装置 |