JP3980302B2

JP3980302B2 - 固体撮像装置およびその駆動方法

Info

Publication number: JP3980302B2
Application number: JP2001249909A
Authority: JP
Inventors: 哲生山田
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2001-08-21
Filing date: 2001-08-21
Publication date: 2007-09-26
Anticipated expiration: 2021-08-21
Also published as: US7184083B2; JP2003060989A; US20030038890A1

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤ（電荷結合素子）によって構成された電荷転送素子およびその駆動方法、ならびに、この電荷転送素子を備えた固体撮像装置に関する。
【０００２】
【従来の技術】
例えば、半導体基板に形成されたｐ型不純物添加領域の表面に線状ないし帯状にｎ型チャネルを形成し、このｎ型チャネルを平面視上横切る複数本の電極（転送電極）を半導体基板上に配置することによって、ＣＣＤを構成することができる。
【０００３】
このＣＣＤでは、個々の転送電極に印加する電圧値を制御することにより、ｎ型チャネルのポテンシャルプロファイルを制御することができる。ｎ型チャネル内に電荷が分布しているときに個々の転送電極に印加する電圧値を制御することによって、ｎ型チャネル内の電荷を所望の転送電極下に移動させることができる。すなわち、ｎ型チャネル内の電荷を所望方向に転送することができる。このためＣＣＤは、種々の装置において電荷転送素子として利用される。
【０００４】
電荷転送素子によって電荷を所望方向に高速に、かつ低転送損失の下に転送するためには、電荷の捕縛準位となり得るエネルギー準位がｎ型チャネルに形成されるのを抑制することが望まれる。例えば半導体表面の結晶性が乱れていると、電荷が本来は存在し得ないエネルギー帯（禁制帯）の中に、電荷が存在し得るエネルギー準位が生じることがある。このようなエネルギー準位は、上述した捕縛準位となる。
【０００５】
捕縛準位の形成を避けるために、ＣＣＤ型の電荷転送素子では、一般に、埋込みチャネル構造が採用される。ｎ型チャネル上に電気的絶縁層が形成され、その上に転送電極が形成される。埋込みチャネルでは、この埋込みチャネルの電位（導電帯の電位）がその上の転送電極の電位よりも常に高くなるように、ｎ型チャネルでのｎ型不純物の濃度、ｎ型チャネルの周囲のｐ型不純物添加領域でのｐ型不純物の濃度、および電気的絶縁層の厚さが選定される。
【０００６】
ここで、本明細書においてｎ型チャネルや電極についていう「電位」、「電圧」とは、ｎ型チャネルの周囲に形成されているｐ型不純物添加領域の電位を基準にしたときの電位、電圧を意味する。
【０００７】
ｎ型の埋込チャネルを備えた電荷転送素子に負の高電圧を印加すると、ｎ型チャネル表面に正孔反転層が形成されて、転送電極に印加する電圧ではｎ型チャネルの電位を制御することができなくなることがある。このため、ｎ型の埋込チャネルを備えた電荷転送素子は、一般に、正電圧パルス列によって駆動される。
【０００８】
特に、２相駆動型のＣＣＤによって構成された電荷転送素子は全て、正電圧パルス列によって駆動される。２相駆動型のＣＣＤでは、チャネル内での電荷の移動方向を規定するために、チャネルに不純物濃度が高い領域（蓄積領域）と低い領域（バリア領域）とが交互に繰り返し形成される。
【０００９】
また、電荷転送装置を正電圧パルス列で駆動する場合には、ゲート保護回路の形成も容易になるという利点が得られる。ゲート保護回路は、転送電極を含んで構成されるゲートを静電気破壊から保護する。
【００１０】
例えば、１個のＭＯＳ型電界効果トランジスタのゲートおよびソースを接地し、ドレインをバスラインに接続することによって、ゲート保護回路を構成することができる。電荷転送素子を正電圧パルス列で駆動する場合には、ゲート保護回路を構成するＭＯＳ型電界効果トランジスタのゲートおよびソースの接地が、これらゲートおよびソースと、ｎ型チャネル周囲のｐ型不純物添加領域とを接続するだけで達成される。
【００１１】
例外的に、転送電極の一部が光電変換素子からの電荷の読出しを制御する読出しゲートのゲート電極として利用されるタイプの垂直電荷転送素子（ＶＣＣＤ）を備えたＣＣＤ型の固体撮像装置では、負電圧パルス列によって垂直電荷転送素子が駆動される。
【００１２】
この固体撮像装置はエリア・イメージセンサとして利用されるものであり、半導体基板の一表面に多数個の光電変換素子が複数行、複数列に亘って行列状に配置される。垂直電荷転送素子（ＶＣＣＤ）は、例えば１つの光電変換素子列に１つずつ、この光電変換素子列に沿って配設される。垂直電荷転送素子それぞれの出力端には、正電圧パルス列によって駆動される水平電荷転送素子（ＨＣＣＤ）が電気的に接続され、水平電荷転送素子の出力端には、電荷検出回路が電気的に接続される。
【００１３】
光電変換素子に蓄積された電荷を垂直電荷転送素子へ読み出す際には、正電位（例えば１５Ｖ）の読出しパルスが、垂直電荷転送素子を構成している所定の転送電極に印加される。垂直電荷転送素子に読み出した電荷を水平電荷転送素子に向けて転送する際には、一旦読み出した電荷が光電変換素子へ逆流することや、不所望の光電変換素子から電荷が読み出されることを防止するために、負電圧パルス列によって垂直電荷転送素子が駆動される。この負電圧パルス列のローレベルでの電位は例えば−７Ｖであり、ハイレベルでの電位は例えば０Ｖである。
【００１４】
垂直電荷転送素子の転送電極を利用して読出しゲートを構成することにより、読出しゲート電極を別途も受ける場合に比べて、光電変換素子の集積度を容易に高めることができる。解像度の高いエリア・イメージセンサを得ることが容易になる。
【００１５】
その一方で、上記のタイプの垂直電荷転送素子にゲート保護回路を接続する場合には、正電圧パルス列で駆動させる電荷転送素子にゲート保護回路を接続する場合に比べて、ゲート保護回路自体の作製が煩雑となる。
【００１６】
すなわち、ゲート保護回路を構成するＭＯＳ型電界効果トランジスタのゲートおよびソースを接地するために、ｎ型チャネル周囲のｐ型不純物添加領域とは別に第２のｐ型不純物添加領域を形成することが必要となると共に、ここに負のバイアス電圧を印加することが必要となる。
【００１７】
それでも尚、エリア・イメージセンサの解像度の向上を優先させる場合には、負電圧パルス列で駆動させる垂直電荷転送素子が利用される。
【００１８】
【発明が解決しようとする課題】
垂直電荷転送素子から水平電荷転送素子へ電荷を転送するためには、水平電荷転送素子において電荷を受け取る領域でのチャネル電位を、垂直電荷転送素子のチャネル電位よりも高くすることが必要である。
【００１９】
例えば、負電圧パルス列で駆動される垂直電荷転送素子にハイレベル（０Ｖ）の電圧を印加したときのチャネル電位は８〜９Ｖ程度となるので、水平電荷転送素子において電荷を受け取る領域でのチャネル電位は例えば１０数Ｖとすることが必要である。
【００２０】
このため水平電荷転送素子は、ハイレベルでの電位が例えば３〜５Ｖで、ローレベルでの電位が例えば０Ｖの正電圧パルス列によって駆動される。垂直電荷転送素子から電荷を受け取る時には、水平電荷転送素子の所定の転送電極にハイレベルの電圧が印加される。
【００２１】
同様に、水平電荷転送素子から電荷検出回路へ電荷を転送するためには、電荷検出回路の電位を水平電荷転送素子のチャネル電位よりも高くすることが必要である。
【００２２】
例えば、電荷検出回路は、アウトプットゲートを介して水平電荷転送素子の出力端に電気的に接続されるフローティングディフュージョン領域（以下、「ＦＤ領域」と略記する。）と、このＦＤ領域をソース領域とするリセットトランジスタと、ＦＤ領域に接続されたソースフォロア回路とを用いて構成される。
【００２３】
リセットトランジスタのゲートを開閉することによって、ＦＤ領域の電位が基準電位に設定され、基準電位に設定されたＦＤ領域に、アウトプットゲートを介して水平電荷転送素子から電荷が転送される。
【００２４】
水平電荷転送素子からＦＤ領域へ電荷を送り出す際には、水平電荷転送素子の出力端の転送電極にローレベルの電圧が印加され、その下のチャネル電位が例えば７〜８Ｖとなる。ＦＤ領域の基準電位は、水平電荷転送素子から電荷を受け取ることができ、かつ、電荷検出回路の出力ダイナミックレンジを十分に確保することができるように、電荷を出力する際の水平電荷転送素子出力端でのチャネル電位（例えば７〜８Ｖ）よりも十分高い値、例えば１２〜１５Ｖに設定される。
【００２５】
ＦＤ領域の電位を基準電位に設定するための電圧が、一般に、ソースフォロア回路の入力として利用される。したがって、ソースフォロア回路の電源電圧も、例えば１２〜１５Ｖとなる。
【００２６】
ソースフォロア回路は、この電源電圧を利用して、水平電荷転送素子から電荷が転送されたことに伴うＦＤ領域の電位の変化量に応じた信号電圧を生成し、この信号電圧を増幅して出力する。
【００２７】
ソースフォロア回路には、外部の負荷に対して十分に大きな電流容量を確保するために、比較的大きな電流を流す。例えば、水平電荷転送素子から電荷検出回路への電荷の転送レート（信号データレート）が２０ＭＨｚ程度であれば、一般的には、８ｍＡ程度の電流が流される。これを消費電力に換算すると、９６ｍＷ程度になる。
【００２８】
例えば携帯電話等の小型モバイル機器に組み込まれる固体撮像装置は、低消費電力であることが望まれる。固体撮像装置の電荷検出回路だけで約１００ｍＷもの電力を消費することは、好ましくない。
【００２９】
本発明の目的は、消費電力を低減させることが容易な固体撮像装置を提供することである。
【００３０】
本発明の他の目的は、消費電力を低減させることが容易な固体撮像装置子の駆動方法を提供することである。
【００３２】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板と、前記半導体基板の一表面に形成され、各々が、入射光量に応じた量の電荷を蓄積することができ、複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、前記光電変換素子から電荷を供給され、該光電変換素子の列方向に電荷を転送する垂直電荷転送素子と、前記垂直電荷転送素子から電荷を供給され、複数相の電圧パルス列によって駆動されて前記光電変換素子の行方向に電荷を転送することができる水平電荷転送素子であって、(a) 前記半導体基板の一表面上に電気的絶縁膜を介して一列に配置され、複数のグループに分かれてグループ毎に共通結線された複数本の水平転送電極と、(b) 前記半導体基板の一表面に形成されて前記水平転送電極の各々を平面視上横切るｎ型の水平電荷転送チャネルとを有する水平電荷転送素子と、前記水平電荷転送素子の出力端に電気的に接続され、該水平電荷転送素子から出力された電荷を検出して電気信号を生成することができる電荷検出回路と、前記複数相の電圧パルス列を生成する駆動回路であって、個々の相でのローレベルの電位が負である複数相の電圧パルス列を生成する駆動回路と
を具備し、前記水平電荷転送チャネルの導電型を支配する不純物の濃度が、前記水平転送電極に前記電圧パルス列のローレベルの電位を印加したときに、該水平電荷転送チャネルの表面に正孔反転層が形成される濃度に設定されている固体撮像装置が提供される。
【００３４】
本発明の他の観点によれば、半導体基板と、前記半導体基板の一表面に形成され、各々が、入射光量に応じた量の電荷を蓄積することができ、複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、前記光電変換素子から電荷を供給され、該光電変換素子の列方向に電荷を転送する垂直電荷転送素子と、前記垂直電荷転送素子から電荷を供給され、複数相の電圧パルス列によって駆動されて前記光電変換素子の行方向に電荷を転送することができる水平電荷転送素子であって、(a) 前記半導体基板の一表面上に電気的絶縁膜を介して一列に配置され、複数のグループに分かれてグループ毎に共通結線された複数本の水平転送電極と、(b) 前記半導体基板の一表面に形成されて前記水平転送電極の各々を平面視上横切るｎ型の水平電荷転送チャネルであって、該水平電荷転送チャネルの導電型を支配する不純物の濃度が所定の濃度に設定されたｎ型の水平電荷転送チャネルとを有する水平電荷転送素子と、前記水平電荷転送素子の出力端に電気的に接続され、該水平電荷転送素子から出力された電荷を検出して電気信号を生成することができる電荷検出回路とを具備した固体撮像装置の駆動方法であって、互いに異なる位相を有し、個々の相でのローレベルの電位が、該ローレベルの電位を前記水平転送電極に印加したときに前記水平電荷転送チャネルの表面に正孔反転層を形成するような負電位である複数相の負電圧パルス列を生成するパルス列生成工程と、前記複数相の負電圧パルス列を前記複数本の水平転送電極に供給する工程であって、個々の負電圧パルス列を別々のグループの水平転送電極に供給するパルス列供給工程とを含む固体撮像装置の駆動方法が提供される。
【００３５】
出力端に電荷検出回路が電気的に接続される電荷転送素子を負電位パルス列によって駆動させることにより、この電荷転送素子から電荷検出回路へ電荷を送り出す際の電荷転送素子出力端でのチャネル電位を、正電圧パルス列によって電荷転送素子を駆動させる場合に比べて、低くすることができる。
【００３６】
これに伴って、電荷検出回路で電荷の検出に使用する基準電位を低減させることができる。電荷検出回路がソースフォロア回路を有している場合には、その入力電圧を低減させることもできる。その結果として、電荷検出回路の消費電力を低減させることができる。
【００３７】
【発明の実施の形態】
図１は、第１の実施例による固体撮像装置を概略的に示す。同図に示す固体撮像装置１００は、エリア・イメージセンサとして利用される固体撮像素子１と、固体撮像素子１の駆動に必要なパルス信号（電圧パルス）を生成する第１および第２駆動回路８０、９０とを備える。
【００３８】
固体撮像素子１は半導体基板５を有し、この半導体基板５の一表面に、多数個の光電変換素子１０が複数行、複数列に亘って行列状に配置される。個々の光電変換素子１０は、例えば埋込型のフォトダイオードによって構成される。光電変換素子１０の総数は少ないものでも数十万個程度であり、多いものでは６００万個を超える。
【００３９】
１つの光電変換素子列に１つずつ、この光電変換素子列に沿って垂直電荷転送素子２０が配置される。個々の垂直電荷転送素子２０はＣＣＤによって構成され、半導体基板５に形成されたｎ型の垂直電荷転送チャネル２１と、半導体基板５上に電気的絶縁膜（図示せず。）を介して配置された多数本の転送電極とを有する。
【００４０】
図示の例では、第１垂直転送電極２３と第２垂直転送電極２４とが１つの光電変換素子行に１本ずつ配置され、最も下流の第２垂直転送電極２４の下流側に更に３本の補助転送電極２５、２６、２７が配置されている。
【００４１】
なお、本明細書においては、光電変換素子から後述する電荷検出回路への電荷の移動を１つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定するものとする。
【００４２】
第２垂直転送電極２４の各々は、光電変換素子１０から垂直電荷転送素子２０への電荷の読出しを制御する読出しゲート３０も構成する。図１においては、読出しゲート３０の位置を判りやすくするために、個々の読出しゲート３０にハッチングを付してある。
【００４３】
３本おきに配置されている転送電極同士が配線ＷＬ₁₁、ＷＬ₁₂、ＷＬ₁₃またはＷＬ₁₄によって共通結線され、第２駆動回路９０から負電圧パルス列φＶ１、φＶ２、φＶ３またはφＶ４の供給を受ける。各負電圧パルス列φＶ１〜φＶ４の電位のローレベルは例えば−７Ｖであり、ハイレベルは０Ｖである。
【００４４】
光電変換素子１０から垂直電荷転送素子２０へ電荷を読み出す際には、負電圧パルス列φＶ１またはφＶ４に読出しパルスが重畳される。読出しパルスの電位は、例えば１５Ｖである。
【００４５】
各垂直電荷転送素子２０は負電圧パルス列φＶ１〜φＶ４によって駆動されて、水平電荷転送素子４０へ向けて電荷を転送する。
【００４６】
水平電荷転送素子４０はＣＣＤによって構成され、各垂直電荷転送素子２０の出力端に電気的に接続可能に配置される。この水平電荷転送素子４０は、半導体基板５に形成された水平電荷転送チャネル４１と、半導体基板５上に電気的絶縁膜（図示せず）を介して配置された多数本の水平転送電極とを有する。
【００４７】
図示の例では、下流から上流に向かって、第２水平転送電極４４と第１水平転送電極４３とがこの順番で交互に繰り返し配置されている。１つの垂直電荷転送素子２０に４本の水平転送電極４３、４４が対応する。
【００４８】
１つの垂直電荷転送素子２０に対応する上流側の２本の水平転送電極４３、４４は、配線ＷＬ₁ によって共通結線され、第１駆動回路８０からパッドＰ１を介して負電圧パルス列φＨ１の供給を受ける。１つの垂直電荷転送素子２０に対応する下流側の２本の水平転送電極４３、４４は、配線ＷＬ₂ によって共通結線され、第１駆動回路８０からパッドＰ２を介して負電圧パルス列φＨ２の供給を受ける。
【００４９】
水平電荷転送素子４０は負電圧パルス列φＨ１〜φＨ２によって駆動されて、各垂直電荷転送素子２０から受け取った電荷を電荷検出回路５０へ向けて転送する。
【００５０】
電荷検出回路５０は、水平電荷転送素子４０の出力端に接続されたアウトプットゲート５２と、アウトプットゲート５２に隣接して半導体基板５に形成されたフローティングディフュージョン（ＦＤ）領域５４と、このＦＤ領域５４に電気的に接続された２段のソースフォロア回路（フローティングディフュージョンアンプ（以下、「ＦＤＡ」と略記する。））５６と、ＦＤ領域５２をソース領域とするリセットトランジスタ５８とを有する。
【００５１】
アウトプットゲート５２は、直流電圧Ｖ_OGの供給を受けて、水平電荷転送素子４０からＦＤ領域５２への電荷転送を行う。
【００５２】
ＦＤＡ５６は、ＦＤ領域５４内の電荷を検出して信号電圧を生成し、この信号電圧を増幅して出力する。このＦＤＡ５６は、半導体基板５に形成されている。
【００５３】
リセットトランジスタ５８は、駆動信号φＲＳによって駆動されて、ＦＤ領域５４の電位を、ドレイン領域５９に供給されている電圧、例えば電源電圧Ｖ_DDの電位に設定する。このとき、ＦＤＡ５６によって検出された後の電荷、あるいは、ＦＤＡ５６によって検出する必要のない電荷が、ＦＤ領域５４からドレイン領域５９へ掃き出される。ドレイン領域５９へ掃き出された電荷は電源電圧Ｖ_DDに吸収される。
【００５４】
図１においては図示されていないが、光電変換素子１０以外の領域を平面視上覆う光遮蔽膜が配置されて、無用の光電変換が行われるのを防止する。単板式の固体撮像素子では、個々の光電変換素子１０の上方に所定色の色フィルタが１つずつ配置される。必要に応じて、個々の光電変換素子１０の上方にマクロレンズが１つずつ配置される。
【００５５】
図示の固体撮像装置１００では、前述したように、負電圧パルス列φＨ１〜φＨ２によって水平電荷転送素子４０を駆動する。各負電圧パルス列φＨ１〜φＨ２でのローレベルの電位は例えば−３Ｖであり、ハイレベルの電位は０Ｖである。負電圧パルス列φＨ１と負電圧パルス列φＨ２とは互いに逆の位相を有する。
【００５６】
図２は、上述した負電圧パルス列φＨ１およびφＨ２の波形を概略的に示す。この負電圧パルス列φＨ１、φＨ２によって駆動される水平電荷転送素子４０では、水平電荷転送チャネル４１における不純物濃度が、正電圧パルス列で駆動される水平電荷転送素子の水平電荷転送チャネルに比べて、低い値に設定される。
【００５７】
図３は、水平電荷転送素子４０から電荷検出回路５０にかけての断面の概略とポテンシャルプロファイルとを示す。ただし、ＦＤＡ５６については等価回路図で示す。同図に示した構成部材のうち、既に図１に示した部材については図１で用いた参照符号と同じ参照符号を付して、その説明を省略する。
【００５８】
図３に示すように、半導体基板５は、ｎ型半導体基板５ａと、その一表面に形成されたｐ型不純物添加領域５ｂとを有する２層構造をなす。
【００５９】
水平電荷転送チャネル４１は、ｐ型不純物添加領域５ｂにｎ型不純物添加領域４１ａとｎ^- 型不純物添加領域４１ｂとを出力端側からこの順番で交互に繰り返し配置した構成を有する。
【００６０】
ｐ型不純物添加領域５ｂにおけるｐ型不純物の濃度は、例えば１０¹⁵／ｃｍ³ 〜１０¹⁷／ｃｍ³ である。ｎ型不純物添加領域４１ａにおけるｎ型不純物の濃度は例えば１０¹⁶／ｃｍ³ 〜１０¹⁸／ｃｍ³ であり、ｎ^- 型不純物添加領域４１ｂにおけるｎ型不純物の濃度は例えば１０¹⁵／ｃｍ³ 〜１０¹⁷／ｃｍ³ である。ｎ型不純物添加領域４１ａおよびｎ^- 型不純物添加領域４１ｂの厚さ（深さ）は、共に、例えば０．３〜０．８μｍである。
【００６１】
第１水平転送電極４３および第２水平転送電極４４は、半導体基板５の表面に形成されたシリコン酸化膜、シリコン窒化膜、シリコン酸化膜とシリコン窒化膜との積層膜等の電気的絶縁膜７の上に配置される。ｎ型不純物添加領域４１ａの上方に第２水平転送電極４４が配置され、ｎ^- 型不純物添加領域４１ｂの上方に第１水平転送電極４３が配置される。
【００６２】
アウトプットゲート５２は、ｐ型不純物添加領域５ｂに形成されたｎ型不純物添加領域５２ａと、その上に電気的絶縁膜７を介して配置されたゲート電極５２ｂとを有する。
【００６３】
ＦＤ領域５４は、ｐ型不純物添加領域５ｂに形成されたｎ⁺ 型不純物添加領域によって構成される。ｎ⁺ 型不純物添加領域におけるｎ型不純物の濃度は、ｎ型不純物添加領域におけるｎ型不純物の濃度よりも高い。
【００６４】
ＦＤＡ５６は、例えば４個のトランジスタＱ１〜Ｑ４を用いて構成され、１個のトランジスタＱ１のゲートとＦＤ領域５４とが接続される。ＦＤＡ５６は電源電圧Ｖ_DDの供給を受け、ＦＤ領域５４に転送された電荷の量に応じた電気信号（信号電圧）を生成し、出力する。図示のように、トランジスタＱ１以外の３個のトランジスタＱ２〜Ｑ４としてディプリーション型のトランジスタを用いることにより、これらのトランジスタＱ２〜Ｑ４を定電流源として利用することができる。
【００６５】
ＦＤ領域５４と共にリセットトランジスタ５８を構成するドレイン領域５９も、ＦＤ領域５４と同様に、ｐ型不純物添加領域５ｂに形成されたｎ⁺ 型不純物添加領域によって構成される。これらの領域の間にはチャネル領域５８ａが形成され、その上に電気的絶縁膜７を介してゲート電極５８ｂが配置される。
【００６６】
なお、各電極の表面には、例えばシリコン酸化物によって構成された電気的絶縁膜ＩＦが形成される。
【００６７】
図３中の実線ＰＰ１は、上述した水平電荷転送素子４０において負電圧パルス列φＨ１がハイレベル（０Ｖ）、負電圧パルス列φＨ２がローレベル（−３Ｖ）であるのときのポテンシャルプロファイルを示す。
【００６８】
実線ＰＰ１で示したように、負電圧パルス列φＨ１がハイレベルのとき、この負電圧パルス列φＨ１が供給される第１水平転送電極４３下のｎ^- 型不純物添加領域４１ｂの電位は４．２Ｖ程度、第２水平転送電極４４下のｎ型不純物添加領域４１ｂの電位は５．７Ｖ程度となる。第２水平転送電極４４下のｎ型不純物添加領域４１ｂが、電荷蓄積領域として機能する。
【００６９】
一方、負電圧パルス列φＨ２がローレベルのとき、この負電圧パルス列φＨ２が供給される第１水平転送電極４３下のｎ^- 型不純物添加領域４１ｂの電位は１．５Ｖ程度、第２水平転送電極４４下のｎ型不純物添加領域４１ｂの電位は３．０Ｖ程度となる。
【００７０】
水平電荷転送素子４０からＦＤ領域５４へ電荷を送り出すためには、まず、最下流のｎ型不純物添加領域４１ｂを電荷蓄積領域として機能させて、ここに一旦電荷を分布させる。このとき、駆動信号φＨ１はローレベル（−３Ｖ）にあり、駆動信号φＨ２はハイレベル（０Ｖ）にある。
【００７１】
次いで、駆動信号φＨ１がハイレベル（０Ｖ）になり、駆動信号φＨ２がローレベル（−３Ｖ）になって、水平電荷転送チャネル４１のポテンシャルプロファイルが図３に実線ＰＰ１で示したポテンシャルプロファイルとなる。最下流のｎ型不純物添加領域４１ｂに分布していた電荷がアウトプットゲート５２を介してＦＤ領域５４へ転送される。
【００７２】
水平電荷転送素子４０からＦＤ領域５４へ電荷を送り出す際には、水平電荷転送素子４０の出力端でのチャネル電位が３．０Ｖ程度となる。アウトプットゲート５２のチャネル電位（ｎ型不純物添加領域５２ａの電位）を４．０Ｖ程度にすれば、水平電荷転送素子４０からＦＤ領域５４へ電荷を転送することができる。
【００７３】
アウトプットゲート５２のチャネル電位が４．０Ｖ程度であればＦＤ領域５４へ電荷を転送することができるので、ドレイン領域５９へ供給する電源電圧Ｖ_DDを６Ｖ程度にすることによってＦＤ領域５４の基準電位を６Ｖ程度にすれば、電荷検出回路５０での出力ダイナミックレンジを十分に確保することができる。ＦＤＡ５６の閾値電圧（トランジスタＱ１の閾値電圧）を従来と同じ０Ｖにしたとしても、ＦＤＡ５６への入力電圧は、６Ｖの電源電圧Ｖ_DDでよい。
【００７４】
これに対し、水平電荷転送素子を正電圧パルス列で駆動する場合には、ＦＤ領域５４の基準電位を更に高くすることが必要である。
【００７５】
図３中の一点鎖線ＰＰ２は、水平電荷転送素子４０の駆動に使用する２相のパルス列が共に正電圧パルス列である場合のポテンシャルプロファイルを示す。
【００７６】
図示の例では、正電圧パルス列φＨ１１がハイレベル（例えば３Ｖ）、正電圧パルス列φＨ１２がローレベル（例えば０Ｖ）になっている。ｎ型不純物添加領域４１ａおよびｎ^- 型不純物添加領域４１ｂそれぞれでのｎ型不純物の濃度、これらの領域の厚さ（深さ）、およびｐ型不純物添加領域５ｂにおけるｐ型不純物の濃度は、いずれも、図３中に実線で示したポテンシャルプロファイルが得られるときの濃度範囲内および厚さ（深さ）範囲内にある。
【００７７】
ただし、後に図４（Ａ）および図４（Ｂ）を用いて説明するように、実線ＰＰ１で示すポテンシャルプロファイルが得られる水平電荷転送素子と、一点鎖線ＰＰ２で示すポテンシャルプロファイルが得られる水平電荷転送素子とでは、チャネル電位−電極電圧特性が互いに異なる。
【００７８】
この場合、水平電荷転送素子４０からＦＤ領域５４へ電荷を送り出す際に、水平電荷転送素子４０の出力端でのチャネル電位が８．５Ｖ程度となる。水平電荷転送素子４０からＦＤ領域５４へ電荷を転送するためには、アウトプットゲート５２のチャネル電位（ｎ型不純物添加領域５２ａの電位）を１０．０Ｖ程度とすることが必要になる。
【００７９】
アウトプットゲート５２のチャネル電位が１０．０Ｖ程度でＦＤ領域５４へ電荷が転送されるので、ＦＤ領域５４の基準電位は、ドレイン領域５９へ供給する電源電圧Ｖ_DDを１２Ｖ程度以上にすることによって１２Ｖ程度以上にすることが望まれる。ＦＤＡ５６への入力電圧も、１２Ｖ程度以上の電源電圧Ｖ_DDとなる。
【００８０】
ＦＤＡ５６への入力電圧（電源電圧Ｖ_DD）が１２Ｖ程度以上となることから、水平電荷転送素子４０を上述の正電圧パルス列で駆動させたときの電荷検出回路５０の消費電力は、水平電荷転送素子４０を前述の負電圧パルス列で駆動させたときの２倍程度となる。
【００８１】
換言すれば、前述の負電圧パルス列で水平電荷転送素子４０を駆動させることにより、電荷検出回路５０の消費電力を１／２程度に低減させることができる。
【００８２】
固体撮像素子１の生産性を高めるうえからは、垂直電荷転送チャネル２１（図１参照）と水平電荷転送チャネル４１中のｎ型不純物添加領域４１ａとを一工程で形成することが望まれる。垂直電荷転送チャネル２１でのｎ型不純物の濃度と、負電圧パルス列φＨ１、φＨ２で駆動される水平電荷転送素子４０中のｎ型不純物添加領域４１ａでのｎ型不純物の濃度とが、ほぼ同じ値になる。
【００８３】
この場合、垂直電荷転送素子２０を駆動させるために第２駆動回路９０（図１参照）で生成する負電圧パルス列φＶ１〜φＶ４の各々は、ローレベルの電位が−４．５〜５Ｖ程度でハイレベルの電位が０Ｖである負電圧パルス列とすることが好ましい。
【００８４】
図４（Ａ）は、図３中に実線ＰＰ１で示したポテンシャルプロファイルが得られる水平電荷転送素子４０でのチャネル電位と第１〜第２水平転送電極４３、４に印加する電圧との関係をグラフ化したものである。同図中の一点鎖線がｎ型不純物添加領域４１ａの電位を示し、実線がｎ^- 型不純物添加領域４１ｂの電位を示す。図４（Ａ）においては、第１〜第２水平転送電極４３、４に印加する電圧を「電極電圧」と表記している。
【００８５】
電極電圧が−４．５Ｖ程度よりも小さくなると、ｎ型不純物添加領域４１ａの表面およびその近傍に正孔反転層が形成されて表面電位が０（ゼロ）レベルになり、ｎ型不純物添加領域４１ａの電位が１．５Ｖ程度に固定される。同様に、電極電圧が−３Ｖ程度よりも小さくなると、ｎ^- 型不純物添加領域４１ｂの表面およびその近傍に正孔反転層が形成されて表面電位が０（ゼロ）レベルになり、ｎ^- 型不純物添加領域４１ｂの電位が１．５Ｖ程度に固定される。
【００８６】
本明細書においては、チャネルの表面およびその近傍に正孔反転層が形成されてその表面電位が０（ゼロ）レベルになるときの転送電極の電位を「ピンニング電位」という。
【００８７】
垂直電荷転送チャネル２１と水平電荷転送チャネル４１中のｎ型不純物添加領域４１ａとを一工程で形成した場合には、垂直電荷転送チャネル２１でのｎ型不純物の濃度とｎ型不純物添加領域４１ａでのｎ型不純物の濃度とがほぼ同じ値になることから、垂直電荷転送チャネル２１のピンニング電位も−４．５Ｖ程度となる。
【００８８】
電荷転送素子を負電圧パルス列で駆動する場合、この負電圧パルス列でのローレベルの電位は、ピンニング電位またはその近傍、すなわち、ピンニング電位から概ね±２Ｖの範囲内の電位とすることが好ましい。
【００８９】
図４（Ｂ）に、参考のため、図３中に一点鎖線ＰＰ２で示したポテンシャルプロファイルが得られる水平電荷転送素子４０でのチャネル電位と第１〜第２水平転送電極４３、４に印加する電圧との関係をグラフ化して示す。同図中の一点鎖線がｎ型不純物添加領域４１ａの電位を示し、実線がｎ^- 型不純物添加領域４１ｂの電位を示す。図４（Ｂ）においても、第１〜第２水平転送電極４３、４に印加する電圧を「電極電圧」と表記している。
【００９０】
図４（Ｂ）に示した例では、ｎ型不純物添加領域４１ａのピンニング電位が−７Ｖ程度、ｎ^- 型不純物添加領域４１ｂのピンニング電位が−５．５Ｖ程度となっている。
【００９１】
次に、第２の実施例による固体撮像装置について説明する。
【００９２】
図５は、第２の実施例による固体撮像装置２００を概略的に示すブロック図である。図示の固体撮像装置２００での第２駆動回路９０は、図１に示した第２駆動回路９０と機能的に同じものであるが、固体撮像装置２００での固体撮像素子の構成および第１駆動回路の構成は、それぞれ、図１に示した固体撮像素子１または第１駆動回路８０とは異なる。
【００９３】
すなわち、固体撮像装置２００を構成している固体撮像素子１０１では、水平電荷転送チャネルの構成が図１に示した水平電荷転送チャネル４１の構成と異なる。この点については、後に図７を参照しつつ詳述する。
【００９４】
また、固体撮像装置２００を構成している第１駆動回路１８０は、第１パルス信号発生回路１８５と、第１〜第２キャパシタ（コンデンサ）Ｃ１〜Ｃ２、および第１〜第２バイアス抵抗Ｒ１〜Ｒ２を含む。
【００９５】
第１パル信号発生回路１８５は、図１に示した第１駆動回路８０が生成する負電圧パルス列φＨ１、φＨ２の波形を反転させた波形を有する２相の正電圧パルス列ＸＨ２１、ＸＨ２２を生成する。これらの正電圧パルス列ＸＨ２１、ＸＨ２２は、互いに逆の位相を有し、ハイレベルの電位は例えば３Ｖ、ローレベルの電位は例えば０Ｖである。
【００９６】
正電圧パルス列ＸＨ２１は第１キャパシタＣ１へ供給され、正電圧パルス列ＸＨ２２は第２キャパシタＣ２に供給される。第１〜第２キャパシタＣ１〜Ｃ２の各々は、水平電荷転送素子を構成している全ての水平転送電極が有する接地容量（総量）に比べて十分に大きな容量を有する。
【００９７】
第１〜第２キャパシタＣ１〜Ｃ２は、固体撮像素子１０１を構成している半導体基板に形成することも可能であるが、これら第１〜第２キャパシタＣ１〜Ｃ２は比較的大型となる。生産効率を勘案すると、図５に示すように、固体撮像素子１０１の外部に第１〜第２キャパシタＣ１〜Ｃ２を設けることが好ましい。例えば、固体撮像素子１０１をパッケージングし、そのときの接続ピンに第１〜第２キャパシタＣ１〜Ｃ２を付随させることができる。
【００９８】
第１〜第２バイアス抵抗Ｒ１〜Ｒ２は、負の直流電源１９５から負のバイアス電圧、例えば−４Ｖのバイアス電圧Ｖ_B1の供給を受ける。第１バイアス抵抗Ｒ１の一端は、第１キャパシタＣ１よりも水平電荷転送素子に近い側において、第１キャパシタＣ１と水平電荷転送素子とを結ぶ配線ＷＬ₂₁に電気的に接続される。第２バイアス抵抗Ｒ２の一端は、第２キャパシタＣ２よりも水平電荷転送素子に近い側において、第２キャパシタＣ２と水平電荷転送素子とを結ぶ配線ＷＬ₂₂に電気的に接続される。
【００９９】
結果として、正電圧パルス列ＸＨ２１、ＸＨ２２に負のオフセット電圧が重畳される。正電圧パルス列ＸＨ２１、ＸＨ２２は、負電圧パルス列φＨ２１、φＨ２２となって、水平電荷転送素子に供給される。
【０１００】
図６は、負電圧パルス列φＨ２１の波形を示す。負電圧パルス列φＨ２１でのハイレベルの電位は例えば−２．５Ｖ、ローレベルの電位は例えば−５．５Ｖであり、そのデューティ比は約５０％である。負電圧パルス列φＨ２２は、負電圧パルス列φＨ２１とは逆の位相を有し、ハイレベルの電位、ローレベルの電位およびデューティ比は、それぞれ負電圧パルス列φＨ２１での値と同じ値である。
【０１０１】
図７は、図５に示した固体撮像素子１０１を構成している水平電荷転送素子１４０から電荷検出回路５０にかけての断面の概略とポテンシャルプロファイルとを示す。ただし，ＦＤＡ５６については等価回路図で示す。同図に示した構成部材のうち、図３または図５に示した部材と共通する部材については図３または図５で用いた参照符号と同じ参照符号を付して、その説明を省略する。
【０１０２】
固体撮像素子１０１を構成している水平電荷転送素子１４０の水平電荷転送チャネル１４１は、ｎ型不純物添加領域１４１ａとｎ^- 型不純物添加領域１４１ｂとを有する。ｎ型不純物添加領域１４１ａでのｎ型不純物の濃度は、図３に示したｎ型不純物添加領域４１ａでのｎ型不純物の濃度よりも高い。同様に、ｎ^- 型不純物添加領域１４１ｂでのｎ型不純物の濃度は、図３に示したｎ^- 型不純物添加領域４１ｂでのｎ型不純物の濃度よりも高い。これらの不純物添加領域でのｎ型不純物の濃度は、図３において一点鎖線ＰＰ２で示したポテンシャルプロファイルが得られる濃度に相当する。
【０１０３】
図７中の実線ＰＰ１０は、負電圧パルス列φＨ２１がハイレベル（−２．５Ｖ）で、負電圧パルス列φＨ２２がローレベル（−５．５Ｖ）であるときのポテンシャルプロファイルを示す。図示のように、水平電荷転送素子１４０からＦＤ領域５４へ電荷を送り出す際の水平電荷転送素子１４０の出力端でのチャネル電位は、３．５Ｖ程度となる。アウトプットゲート５２のチャネル電位（ｎ型不純物添加領域５２ａの電位）を４．０Ｖ程度にすれば、水平電荷転送素子１４０からＦＤ領域５４へ電荷を転送することができる。
【０１０４】
ドレイン領域５９へ供給する電源電圧Ｖ_DDを６Ｖ程度にすることによってＦＤ領域５４の基準電位を６Ｖ程度にしたとしても、水平電荷転送素子１４０からアウトプットゲート５２を介して電荷を受け取ることができる。また、電荷検出回路５０の出力ダイナミックレンジを十分に確保することができる。ＦＤＡ５６の閾値電圧（トランジスタＱ１の閾値電圧）を従来と同じ０Ｖにしたとしても、ＦＤＡ５６への入力電圧は、６Ｖ程度の電源電圧Ｖ_DDでよい。
【０１０５】
固体撮像装置２００においても、図１に示した固体撮像装置１００と同様に、水平電荷転送素子１４０を正電圧パルス列で駆動させたときに比べて、電荷検出回路５０の消費電力を１／２程度に低減させることができる。
【０１０６】
次に、第３の実施例による固体撮像装置について、図８〜図１０を参照しつつ説明する。
【０１０７】
図８は、第３の実施例による固体撮像装置３００を概略的に示すブロック図である。
【０１０８】
図９は、図８に示した第１駆動回路２８０によって生成される負電圧パルス列φＨ３１の波形を示す。
【０１０９】
図１０は、図８に示した固体撮像素子１０１を構成している水平電荷転送素子１４０から電荷検出回路５０にかけての断面を概略的に示す。ただし、ＦＤＡ５６については等価回路図で示す。
【０１１０】
図８または図９に示した構成部材のうち、図５または図７に示した部材と共通する部材については図５または図７で用いた参照符号と同じ参照符号を付して、その説明を省略する。
【０１１１】
固体撮像装置３００は、図５に示した第１駆動回路１８０とは異なる構成の第１駆動回路２８０（図８参照）を備える。この第１駆動回路２８０は、(i) 第１バイアス抵抗Ｒ１に並列に第１整流素子Ｄ１が配置され、(ii)第２バイアス抵抗Ｒ２に並列に第２整流素子Ｄ２が配置され、(iii) 図５に示した負の直流電源１９５に代えて負の直流電源２９５が配置されて、第１〜第２バイアス抵抗Ｒ１〜Ｒ２および第１〜第２整流素子Ｄ１〜Ｄ２に−５．５Ｖの負のバイアス電圧Ｖ_B2を供給する、という点で、図５に示した第１駆動回路１８０と異なる。第１〜第２整流素子Ｄ１〜Ｄ２は、固体撮像素子１０１側を負極としたときに順方向電流が流れる向きで配置される。
【０１１２】
この第１駆動回路２８０は、図９に示したように、ハイレベルでの電位が−２．５Ｖよりも僅かに低い−（２．５＋α）Ｖで、ローレベルでの電位が−５．５Ｖよりも僅かに低い−（５．５＋α）Ｖの負電圧パルス列φＨ３１を生成する。また、負電圧パルス列φＨ３１とは逆の位相の負電圧パルス列φＨ３２を生成する。
【０１１３】
図示の固体撮像装置３００は、第２駆動回路２９０が、第２パルス信号発生回路２９２から供給される４相の正電圧パルス列ＸＶ１〜ＸＶ４と負の直流電源２９５から供給される負のバイアス電圧Ｖ_B2とを用いて、垂直電荷転送素子２０（図１参照）の駆動に使用する４相の負電圧パルス列φＶ１〜φＶ４を生成する、という点でも、第２の実施例による固体撮像装置２００と異なる。
【０１１４】
第２パルス信号発生回路２９２が生成する正電圧パルス列ＸＶ１〜ＸＶ４は、図１に示した第２駆動回路９０が生成する負電圧パルス列φＶ１〜φＶ４の波形を反転させた波形を有する。これらの正電圧パルス列Ｘｖ１〜Ｘｖ４でのハイレベルの電位は例えば７Ｖ、ローレベルの電位は例えば０Ｖである。
【０１１５】
これらの点を除けば、固体撮像装置３００の構成は第２の実施例による固体撮像装置２００の構成と同様である。
【０１１６】
この固体撮像装置３００においても、図１に示した固体撮像装置１００と同様に、水平電荷転送素子１４０を正電圧パルス列で駆動させたときに比べて、電荷検出回路５０の消費電力を低減させることができる。
【０１１７】
また、固体撮像装置３００では、上述のように、第１駆動回路２８０が第１〜第２整流素子Ｄ１〜Ｄ２を有している。このため、負の直流電源２９５で生成する負のバイアス電圧Ｖ_B2の電位を調整することにより、負電圧パルス列φＨ３１、φＨ３２の振幅を所定の振幅に保持しつつ、そのローレベルの電位を任意に設定することができる。
【０１１８】
負のバイアス電圧Ｖ_B2の電位を上記のように−５．５Ｖとした場合には、図８に示したように、このバイアス電圧Ｖ_B2を、垂直電荷転送素子２０の駆動に使用する負電圧パルス列φＶ１〜φＶ４でのローレベルの電位を生成するための電源として利用することができる。供給電圧の値で分類した電源の数を、水平電荷転送素子を正電圧パルス列で駆動させる従来の固体撮像装置での数から増やすことなく、水平電荷転送素子を負電圧パルス列で駆動させる固体撮像装置を構成することが可能である。
【０１１９】
次に、第４の実施例による固体撮像装置について、図１１〜図１３を参照しつつ説明する。
【０１２０】
図１１は、第４の実施例による固体撮像装置４００を概略的に示すブロック図である。
【０１２１】
図１２は、図１１に示した第１駆動回路３８０によって生成される負電圧パルス列φＨ４１の波形を示す。
【０１２２】
図１３は、図１１に示した固体撮像素子１０１を構成している水平電荷転送素子１４０から電荷検出回路５０にかけての断面を概略的に示す。ただし、ＦＤＡ５６については等価回路図で示す。
【０１２３】
図１１または図１３に示した構成部材のうち、図８または図１０に示した部材と共通する部材については図８または図１０で用いた参照符号と同じ参照符号を付して、その説明を省略する。
【０１２４】
固体撮像装置４００は、図８に示した第１駆動回路２８０とは異なる構成の第１駆動回路３８０（図１１参照）を備える。この第１駆動回路３８０は、(i) 第１〜第２バイアス抵抗Ｒ１〜Ｒ２および第１〜第２整流素子Ｄ１〜Ｄ２が、負のバイアス電圧Ｖ_B2の供給を受けることなく接地され、(ii)第１〜第２整流素子Ｄ１〜Ｄ２が、固体撮像素子１０１側を正極としたときに順方向電流が流れる向きで配置される、という点で、図８に示した第１駆動回路２８０と異なる。
【０１２５】
第１〜第２バイアス抵抗Ｒ１〜Ｒ２および第１〜第２整流素子Ｄ１〜Ｄ２には、接地電位の直流バイアス電圧が供給される。
【０１２６】
第１駆動回路３８０は、図１１に示したように、ハイレベルでの電位が０Ｖよりも僅かに高い電位（０＋α）Ｖで、ローレベルでの電位が−３Ｖよりも僅かに高い電位（−３＋α）Ｖである負電圧パルス列φＨ４１を生成する。また、負電圧パルス列φＨ４１とは逆の位相の負電圧パルス列φＨ４２を生成する。
【０１２７】
これらの点を除けば、固体撮像装置４００の構成は第３の実施例による固体撮像装置３００の構成と同様である。
【０１２８】
この固体撮像装置４００においても、図１に示した固体撮像装置１００と同様に、水平電荷転送素子１４０を正電圧パルス列で駆動させたときに比べて、電荷検出回路５０の消費電力を低減させることができる。
【０１２９】
また、上記の向きで第１〜第２整流素子Ｄ１〜Ｄ２を配置することにより、負電圧パルス列φＨ４１、φＨ４２でのハイレベルの電位を、直流バイアス電圧の電位（本実施例の場合には接地電位）で規定することができる。
【０１３０】
次に、第５の実施例による固体撮像装置について説明する。
【０１３１】
図１４は、第５の実施例による固体撮像装置５００を概略的に示す。同図に示すように、この固体撮像装置５００はリニア・イメージセンサとして使用することができる固体撮像装置であり、固体撮像素子４０１と、第１駆動回路４８０とを有する。
【０１３２】
固体撮像素子４０１は、半導体基板４０５と、半導体基板４０５の一表面に一列配置された多数個の光電変換素子４１０と、個々の光電変換素子４１０に１個ずつ配置された読出しゲート４３０と、これらの読出しゲート４３０に電気的に接続可能な１つの電荷転送素子４４０と、電荷転送素子４４０の出力端に電気的に接続可能な電荷検出回路４５０と、各光電変換素子４１０に電気的に接続可能な１つの横型オーバーフロードレイン４６０とを備える。
【０１３３】
半導体基板４０５は、例えば、図３に示した半導体基板５と同様の構成を有する。
【０１３４】
個々の光電変換素子４１０は、例えば埋込型のフォトダイオードによって構成される。図１４には１２個の光電変換素子４１０しか示されていないが、光電変換素子４１０の実際の数は、例えば数百〜数万である。
【０１３５】
個々の読出しゲート４３０は、例えば、半導体基板４０５に形成されたｐ型不純物添加領域（図示せず）の一領域と、その上に電気的絶縁膜（図示せず）を介して配置された読出しゲート電極とを有する。図示の例では、１本のゲート電極４３５中の所定の領域が、個々の読出しゲート４３０でのゲート電極として利用される。ゲート電極４３５に供給される駆動信号φＲによって、各読出しゲートの動作が制御される。図１４においては、読出しゲート４３０の場所を判りやすくするために、各読出しゲート４３０にハッチングを付してある。
【０１３６】
電荷転送素子４４０は、２相駆動型のＣＣＤによって構成される。電荷転送素子４４０の構成は、例えば図３に示した水平電荷転送素子４０、または図７に示した水平電荷転送素子１４０の構成と同様である。ｎ型不純物添加領域とｎ^- 型不純物添加領域とが交互に繰り返し配置された水平電荷転送チャネル４４１と、その上に電気的絶縁膜を介して配置された多数本の水平転送電極４４５とを有する。
【０１３７】
多数本の水平転送電極４４５が２つのグループに分けられ、グループ毎に供給結線される。一方のグループの水平転送電極は配線ＷＬ₃₁によってパッドＰ１に接続され、他方のグループの水平転送電極は配線ＷＬ₃₂によってパッドＰ２に接続される。図１４では、個々の水平転送電極の描画を省略し、多数本の水平転送電極全体の輪郭形状を概略的に示している。
【０１３８】
電荷検出回路４５０は、例えば図３に示した電荷検出回路５０と同様の構成を有する。
【０１３９】
横型オーバーフロードレイン４６０は、光電変換素子列から所定の間隔をあけて半導体基板４０５に形成されたドレイン領域４６２と、個々の光電変換素子４１０に１つずつ、この光電変換素子４１０に隣接して半導体基４０５に形成されたチャネル領域（図示せず）と、これらのチャネル領域を平面視上覆いつつ光電変換素子列方向に延在する掃出しゲート電極４６４とを有する。掃出しゲート電極４６４と半導体基板４０５との間には、図示を省略した電気的絶縁膜が介在する。
【０１４０】
横型オーバーフロードレイン４６０は、掃出しゲート電極４６４に供給される駆動信号φＯＦＤに従って、各光電変換素子４１０からドレイン領域４６２への電荷の転送（掃き出し）を制御する。
【０１４１】
第１駆動回路４８０は、電荷転送素子４４０の構成に応じて、図１に示した第１駆動回路８０、図５に示した第１駆動回路１８０、図８に示した第１駆動回路２８０、または図１１に示した第１駆動回路３８０と同様の構成を有する。
【０１４２】
いずれにしても、第１駆動回路４８０は、電荷転送素子４４０の駆動に使用される２相の負電圧パルス列を生成し、その一方は配線ＷＬ₄₁を介してパッドＰ１に供給し、他方は配線ＷＬ₄₂を介してパッドＰ２に供給する。
【０１４３】
電荷転送素子４４０が負電圧パルス列によって駆動されるので、図１に示した固体撮像装置１００で低消費電力化が図れる理由と同様の理由から、電荷転送素子４４０を正電圧パルス列で駆動させたときに比べて、電荷検出回路４５０の消費電力を低減させることができる。
【０１４４】
以上、実施例による固体撮像装置とその駆動方法について説明したが、本発明は上述した実施例に限定されるものではない。
【０１４５】
例えば、出力端に電荷検出回路が接続される電荷転送素子は、２相駆動型のＣＣＤによって構成された電荷転送素子に限定されるものではない。３相駆動型、４相駆動型等、種々の駆動タイプのＣＣＤによって構成することができる。この電荷転送素子を負電圧パルス列によって駆動させることにより、電荷検出回路での消費電力を低減させることができる。
【０１４６】
３相以上の駆動信号（電圧パルス列）によって駆動される電荷転送素子での電荷転送チャネルは、全体に亘ってほぼ均一な不純物濃度を有する。出力端に電荷検出回路が接続される電荷転送素子については、その電荷転送チャネルでの不純物濃度および不純物濃度分布を、当該電荷転送素子の駆動相数や、当該電荷転送素子を備えた固体撮像素子の用途等に応じて、適宜選定可能である。転送電極に印加する電圧の値とその下のチャネル電位との関係についても、図４（Ａ）に示した関係に限定されるものではなく、適宜選定可能である。
【０１４７】
さらには、出力端に電荷検出回路が接続される電荷転送素子を駆動させる負電圧パルス列の振幅も、電荷転送チャネルでの不純物濃度および不純物濃度分布、当該電荷転送素子の駆動相数、当該電荷転送素子を備えた固体撮像素子の用途等に応じて、適宜選定可能である。
【０１４８】
電荷検出回路の構成も、実施例で示した構成に限定されるものではない。
【０１４９】
電荷転送素子と、この電荷転送素子の出力端に接続される電荷検出回路とは、１つの半導体基板に形成することが好ましいが、必要に応じて、別々の半導体基板に形成することも可能である。電荷転送素子や電荷検出回路には、必要に応じて、保護回路を接続させることができる。
【０１５０】
出力端に電荷検出回路が接続される電荷転送素子を備えた固体撮像素子は、フルカラー撮像用および白黒撮像用を問わず、エリア・イメージセンサ用の素子であってもよし、リニア・イメージセンサ用の素子であってもよい。さらには、オートフォーカスカメラ等の測距システムで使用される小型のリニア・センサであってもよい。
【０１５１】
エリアまたはリニア・イメージセンサ用の固体撮像素子では、電荷検出回路からの出力信号が、再生画像のデータを生成するための元データとして利用される。測距システムでは１対の固体撮像素子が所定の間隔をあけて配置され、これらの固体撮像素子（電荷検出回路）から出力される信号同士が比較されて、測距データが生成される。
【０１５２】
固体撮像素子での各部材の配置は、当該固体撮像素子の用途や、当該固体撮像素子に求められる性能等に応じて種々選定可能である。
【０１５３】
なお、電荷転送素子を遅延素子として用いることも可能である。例えば図１４に示した構成から光電変換素子４１０、読出しゲート４３０、電荷検出回路４５０、および横型オーバーフロードレイン４６０を除くことにより、遅延素子を得ることができる。
【０１５４】
遅延素子（電荷転送素子）が有する電荷転送段の数を調整することにより、遅延時間を調整することができる。２相駆動型ＣＣＤによって構成された電荷転送素子での１電荷転送段は、４本の転送電極と、これらの転送電極の下の４つの不純物添加領域とによって構成される。遅延素子を負電圧パルス列によって駆動させることにより、その出力端に接続された回路の消費電力を低減させることができる。
【０１５５】
その他、種々の変更、改良、組み合わせ等が可能であることは当業者に自明であろう。
【０１５６】
【発明の効果】
以上説明したように、本発明によれば、電荷検出回路の消費電力を低減させることが可能な固体撮像装置が提供される。例えば携帯電話等の小型モバイル機器に組み込んだ場合でも、長時間に亘って動作させることが容易な固体撮像装置を提供しやすくなる。
【図面の簡単な説明】
【図１】第１の実施例による固体撮像装置を示す概略図である。
【図２】図１に示した固体撮像装置を構成している水平電荷転送素子の駆動に使用する２相の負電圧パルス列φＨ１およびφＨ２を概略的に示す波形図である。
【図３】図１に示した固体撮像装置での水平電荷転送素子から電荷検出回路にかけての断面とポテンシャルプロファイルとを概略的に示す図である。
【図４】図４（Ａ）は、図３に示した水平電荷転送素子でのチャネル電位と第１〜第２水平転送電極に印加する電圧との関係を示すグラフであり、図４（Ｂ）は、正電圧パルス列で駆動される水平電荷転送素子でのチャネル電位と第１〜第２水平転送電極に印加する電圧との関係を示すグラフである。
【図５】第２の実施例による固体撮像装置を概略的に示すブロック図である。
【図６】図５に示した第１駆動回路によって生成される２相の負電圧パルス列の一方を示す波形図である。
【図７】図５に示した固体撮像装置での水平電荷転送素子から電荷検出回路にかけての断面とポテンシャルプロファイルとを概略的に示す図である。
【図８】第３の実施例による固体撮像装置を概略的に示すブロック図である。
【図９】図８に示した第１駆動回路によって生成される２相の負電圧パルス列の一方を示す波形図である。
【図１０】図８に示した固体撮像装置での水平電荷転送素子から電荷検出回路にかけての断面とポテンシャルプロファイルとを概略的に示す図である。
【図１１】第４の実施例による固体撮像装置を概略的に示すブロック図である。
【図１２】図１１に示した第１駆動回路によって生成される２相の負電圧パルス列の一方を示す波形図である。
【図１３】図１１に示した固体撮像素子での水平電荷転送素子から電荷検出回路にかけての断面とポテンシャルプロファイルとを概略的に示す図である。
【図１４】第１の実施例による固体撮像装置を示す概略図である。
【符号の説明】
１、１０１…固体撮像素子、５…半導体基板、１０、４１０…光電変換素子、２０…垂直電荷転送素子、２１…垂直電荷転送チャネル、３０…読出しゲート、４０、１４０…水平電荷転送素子、４１、１４１…水平電荷転送チャネル、４３…第１水平転送電極、４４…第２水平転送電極、５０、４５０…電荷検出回路、５２…アウトプットゲート、５４…フローティングディフュージョン領域、５６…ソースフォロア回路（フローティングディフュージョンアンプ）、５８…リセットトランジスタ、８０、１８０、２８０、３８０、４８０…第１駆動回路、９０、２９０…第２駆動回路、１００、２００、３００、４００、５００…固体撮像装置、１８５…第１パルス信号発生回路、１９５、２９５…負の直流電源、２９２…第２パルス信号発生回路、４４０…電荷転送素子、Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、Ｒ１…第１バイアス抵抗、Ｒ２…第２バイアス抵抗、Ｄ１…第１整流素子、Ｄ２…第２整流素子。

Claims

半導体基板と、
前記半導体基板の一表面に形成され、各々が、入射光量に応じた量の電荷を蓄積することができ、複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、
前記光電変換素子から電荷を供給され、該光電変換素子の列方向に電荷を転送する垂直電荷転送素子と、
前記垂直電荷転送素子から電荷を供給され、複数相の電圧パルス列によって駆動されて前記光電変換素子の行方向に電荷を転送することができる水平電荷転送素子であって、(a) 前記半導体基板の一表面上に電気的絶縁膜を介して一列に配置され、複数のグループに分かれてグループ毎に共通結線された複数本の水平転送電極と、(b) 前記半導体基板の一表面に形成されて前記水平転送電極の各々を平面視上横切るｎ型の水平電荷転送チャネルとを有する水平電荷転送素子と、
前記水平電荷転送素子の出力端に電気的に接続され、該水平電荷転送素子から出力された電荷を検出して電気信号を生成することができる電荷検出回路と、
前記複数相の電圧パルス列を生成する駆動回路であって、個々の相でのローレベルの電位が負である複数相の電圧パルス列を生成する駆動回路と
を具備し、
前記水平電荷転送チャネルの導電型を支配する不純物の濃度が、前記水平転送電極に前記電圧パルス列のローレベルの電位を印加したときに、該水平電荷転送チャネルの表面に正孔反転層が形成される濃度に設定されている固体撮像装置。
前記駆動回路が、
前記グループ分けされた水平転送電極の１グループに１個ずつ配置され、対応する水平転送電極の全てに一端が電気的に接続されたキャパシタと、
１個または複数個のバイアス抵抗であって、全体として前記複数本の水平転送電極の全てに電気的に接続され、バイアス電圧の供給を受けることができる１個または複数個のバイアス抵抗と
を含む請求項１に記載の固体撮像装置。
前記駆動回路が、さらに、前記バイアス抵抗の１つにつき１つずつ並列に接続された整流素子を含む請求項２に記載の固体撮像装置。
さらに、前記バイアス抵抗に前記バイアス電圧を供給する直流電源を備えた請求項２または請求項３に記載の固体撮像装置。
さらに、前記バイアス抵抗および前記整流素子に電気的に接続され、該バイアス抵抗および該整流素子に前記バイアス電圧としての負の直流電圧を供給する直流電源を備え、
前記整流素子が、前記直流電源側から前記水平転送電極側へ順方向電流が流れる向きで配置された請求項３に記載の固体撮像装置。
さらに、前記バイアス抵抗および前記整流素子に電気的に接続され、該バイアス抵抗および該整流素子に前記バイアス電圧としての負の直流電圧、０Ｖの直流電圧、または前記負電圧パルス列の振幅よりも小さな値の正の直流電圧を発生させる直流電源を備え、
前記整流素子が、前記水平転送電極側から前記直流電源側へ順方向電流が流れる向きで配置された請求項３に記載の固体撮像装置。
前記駆動回路が、前記電圧パルス列の波形を反転させた波形を有する正電圧パルス列によって構成される複数相の正電圧パルス列を生成する第１パルス信号発生回路を含む請求項１〜請求項６のいずれか１項に記載の固体撮像装置。
前記電荷検出回路が、前記水平電荷転送素子の出力端にアウトプットゲートを介して電気的に接続されるフローティングディフュージョン領域と、該フローティングディフュージョン領域をソース領域とするリセットトランジスタと、前記フローティングディフュージョン領域に電気的に接続されたソースフォロア回路とを有する請求項１〜請求項７のいずれか１項に記載の固体撮像装置。
半導体基板と、前記半導体基板の一表面に形成され、各々が、入射光量に応じた量の電荷を蓄積することができ、複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、前記光電変換素子から電荷を供給され、該光電変換素子の列方向に電荷を転送する垂直電荷転送素子と、前記垂直電荷転送素子から電荷を供給され、複数相の電圧パルス列によって駆動されて前記光電変換素子の行方向に電荷を転送することができる水平電荷転送素子であって、(a) 前記半導体基板の一表面上に電気的絶縁膜を介して一列に配置され、複数のグループに分かれてグループ毎に共通結線された複数本の水平転送電極と、(b) 前記半導体基板の一表面に形成されて前記水平転送電極の各々を平面視上横切るｎ型の水平電荷転送チャネルであって、該水平電荷転送チャネルの導電型を支配する不純物の濃度が所定の濃度に設定されたｎ型の水平電荷転送チャネルとを有する水平電荷転送素子と、前記水平電荷転送素子の出力端に電気的に接続され、該水平電荷転送素子から出力された電荷を検出して電気信号を生成することができる電荷検出回路とを具備した固体撮像装置の駆動方法であって、
互いに異なる位相を有し、個々の相でのローレベルの電位が、該ローレベルの電位を前記水平転送電極に印加したときに前記水平電荷転送チャネルの表面に正孔反転層を形成するような負電位である複数相の負電圧パルス列を生成するパルス列生成工程と、
前記複数相の負電圧パルス列を前記複数本の水平転送電極に供給する工程であって、個々の負電圧パルス列を別々のグループの水平転送電極に供給するパルス列供給工程と
を含む固体撮像装置の駆動方法。
前記パルス列供給工程で、前記複数相の負電圧パルス列の各々を、対応する水平転送電極の各々にキャパシタを介して供給すると共に、前記水平転送電極の各々にバイアス抵抗を介して直流のバイアス電圧を供給する請求項９に記載の固体撮像装置の駆動方法。
前記バイアス電圧を、前記バイアス抵抗と、該バイアス抵抗に並列に接続された整流素子とを介して前記水平転送電極の各々に供給する請求項１０に記載の固体撮像装置の駆動方法。
前記整流素子を、前記水平転送電極側を負極としたときに順方向電流が流れる向きに配置し、該整流素子および前記バイアス抵抗に前記バイアス電圧としての負の直流電圧を供給する請求項１１に記載の固体撮像装置の駆動方法。
前記整流素子を、前記水平転送電極側を正極としたときに順方向電流が流れる向きに配置し、該整流素子および前記バイアス抵抗に前記バイアス電圧としての負の直流電圧、０Ｖの直流電圧、または前記負電圧パルス列の振幅よりも小さな値の正の直流電圧を供給する請求項１１に記載の固体撮像装置の駆動方法。