KR20010050863A - 전하전송장치, 이를 사용한 고체촬상장치 및 그 제어방법 - Google Patents

전하전송장치, 이를 사용한 고체촬상장치 및 그 제어방법 Download PDF

Info

Publication number
KR20010050863A
KR20010050863A KR1020000058470A KR20000058470A KR20010050863A KR 20010050863 A KR20010050863 A KR 20010050863A KR 1020000058470 A KR1020000058470 A KR 1020000058470A KR 20000058470 A KR20000058470 A KR 20000058470A KR 20010050863 A KR20010050863 A KR 20010050863A
Authority
KR
South Korea
Prior art keywords
charge transfer
charge
transfer path
pulse signal
horizontal
Prior art date
Application number
KR1020000058470A
Other languages
English (en)
Other versions
KR100549640B1 (ko
Inventor
야마다데쓰오
Original Assignee
무네유키 가코우
후지 샤신 필름 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무네유키 가코우, 후지 샤신 필름 가부시기가이샤 filed Critical 무네유키 가코우
Publication of KR20010050863A publication Critical patent/KR20010050863A/ko
Application granted granted Critical
Publication of KR100549640B1 publication Critical patent/KR100549640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816—Output structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

전하전송장치의 데이터 레이트를 높여서 저소비전력화를 도모한다.
반도체기판(1)과, 그 중에 형성된 제 1 도전형 반도체층으로 되는 전하전송로(7)와, 그 위에 있어서 근접하여 형성된 복수의 전하전송전극(21)과, 그에 대하여 전하전송로 중의 전하를 n(n은 2 이상의 정수)상 구동하는 제 1 펄스신호열을 인가할 수 있는 동시에, 전하전송전극(21)에 대하여 전하전송로(7) 중의 전하를 n+1상 이상에서 구동하는 제 2 펄스신호열을 인가할 수 있는 펄스신호발생회로(25)를 포함한다.

Description

전하전송장치, 이를 사용한 고체촬상장치 및 그 제어방법{CHARGE TRANSFER DEVICE, SOLID STATE IMAGE PICKUP DEVICE USING CHARGE TRANSFER DEVICE, AND CONTROL METHOD FOR SOLID STATE IMAGE PICKUP DEVICE}
본 발명은 전하전송장치, 이를 사용한 고체촬상장치 및 그 제어방법에 관한 것이다.
도 15에 일반적인 전하전송장치의 예를 나타낸다. 도 15a는 평면도를, 도 15b는 모식적인 단면도를 나타낸다.
도 15b에 나타낸 것과 같이, 전하전송장치(X)는 p형 또는 i형의 표면층을 갖는 반도체기판(101)과, 그 표면 부근에 형성된 n형 반도체층(105)과, 그 위에 절연막(115)을 통해서 형성된 다결정실리콘으로 되는 전하전송전극(121)과 전하전송전극에 펄스전압을 인가하는 펄스신호발생회로(125)를 갖고 있다.
전하전송전극(121)은 제 1 층째의 폴리실리콘(1폴리)에 의해서 형성되는 제 1 전하전송전극(121-1, 121-3, 121-5,···)과, 제 2 층째의 폴리실리콘(2폴리)에 의해서 형성되는 제 2 전하전송전극(121-2, 121-4, 121-6,···)이 수평방향으로 교호로 나란히 배치되어 있다.
n형 반도체층(105) 중 제 1 층째의 폴리실리콘(1폴리)에 의해서 형성되는 제 1 전하전송전극(121-1, 121-3, 121-5,···) 아래의 영역은 n형불순물의 농도가 낮게 포텐셜배리어(B)를 형성한다. 제 2 층째의 폴리실리콘(2폴리)에 의해서 형성되는 제 2 전하전송전극(121-2, 121-4, 121-6,···)의 아래의 영역은 n형불순물의 농도가 높게 포텐셜웰(W)을 형성한다.
수평방향으로 인접하는 제 1 및 제 2의 2개의 전하전송전극(121), 예를 들면 제 1 전하전송전극(121-1)과 제 2 전하전송전극(121-2), 또는 제 1 전하전송전극(121-3)과 제 2 전하전송전극(121-4)은 공통으로 배선되어 있다. 공통으로 배선된 2개의 전하전송전극(121-1, 121-2)에 펄스신호발생회로(125)로부터 신호파형(Φ2)이 인가된다. 공통으로 배선된 2개의 전하전송전극(121-3, 121-4)에 펄스신호발생회로(125)로부터 신호파형(Φ1)이 인가된다.
마찬가지로 수평방향으로 인접하여 교호로 나란히 2개의 전하전송전극에 펄스신호발생회로(125)로부터 Φ2, Φ1, Φ2, Φ1과 같이 교호로 다른 신호파형이 인가된다.
도 16에 펄스신호발생회로(125)(도 15b)로부터 발생하는 펄스신호파형을 나타낸다.
Φ1은 Low와 High의 전압파형이 교호로 나란히 배열하는 신호파형이다.
Φ2는 Φ1의 역상(逆相)의 신호파형이다.
Φ1과 Φ2의 신호파형이 도 15a, b에 나타낸 전하전송장치(X)에 인가됨으로써 도 15b에 나타낸 것과 같이 전하는 2상 구동방식에 의해서 수평방향으로 전송된다.
상기의 2상 구동방식에 의한 전하전송장치의 이외에도 3상 구동방식 또는 4상 구동방식 등에 의해서 전하를 전송하는 경우도 있다.
여기서 상술의 2상 구동방식에 의한 전하전송장치에 있어서는, 2개의 전하전송전극(121, 121)이 1조가 되고, 1조의 전하전송전극에 의해서 전하의 1전송단을 구성한다.
따라서 상기와 같은 2상 구동방식의 전하전송장치에 있어서는 전하의 1전송단은 고정되어 있다.
도 17에, 도 15에 나타낸 전하전송장치(X)를 사용한 고체촬상장치(A)의 평면도를 나타낸다.
도 17에 나타낸 고체촬상장치(A)는 반도체기판(101) 표면의 2차원평면 상에 정렬배치된 복수의 광전변환소자(103, 103, 103)와, 각 광전변환소자(103)에 축적되어 있는 신호전하를 판독하고, 판독한 전하를 열방향으로 차례로 전송하는 복수개의 수직전하전송로(105)와, 수직 전하전송로(105)의 일단에 접속되어 수직 전하전송로(105)로부터 전송된 전하를 수평방향으로 전송하는 수평전하전송로(107)와, 수평전하전송로(107)로부터 전송된 전하를 증폭하여 외부로 출력하는 출력앰프(111)를 갖는다.
광전변환소자(103)와 수직 전하전송로(105) 사이에는 광전변환소자(103)에 축적되어 있는 전하를 수직 전하전송로(105)에 판독하기 위한 판독 게이트(103a)가 설치되어 있다.
수직 전하전송로(105)로부터 수평전하전송로(107)를 향해서 전하가 전송된다.
수평전하전송로(107)로서 전술한 한 전하전송장치(X)를 사용한다.
수직 전하전송로(105)의 일단은 수평전하전송로(107) 중 웰층을 형성하는 고농도 n형 반도체층(105a)에 접속되어 있다.
상기와 같은 2상 구동형 전하전송장치는 2상 구동펄스로 구동된다.
기타 배리어층이나 웰층을 사용하지 않는 3상 구동, 4상 구동의 종래형 전하전송장치에 있어서도, 3상, 4상펄스로 구동되는 장치는 그 이외의 방법으로 전하를 구동할 수는 없었다.
예를 들면 상술의 2상 구동전하전송장치에서는, 2개의 전하전송전극으로 전하의 1전송단을 구성하여, 1전송단의 기하학적 길이는 고정된다.
이와 같은 제약은 전하전송장치를 고체촬상장치의 수평전하전송로로서 사용한 경우에 문제가 생긴다.
즉 고체촬상장치에 있어서는 모든 화상신호를 수직전하전송로에서 수평전하전송로에 전송할 수 있도록 수평전하전송로의 1전송단은 1수직전하전송로에 대응하여 설치되어 있다.
그러나 모니터시에는 화소수를 감소하여 고속의 화상재생을 하는 것이 요망된다. 행수를 감소하는 동시에 열수도 똑같이 감소하는 것이 바람직하다. 이 경우, 짝수열의 신호전하(전자)만을 선택적으로 전송하고자 하면, 신호전하는 1열마다의 짝수열의 전송단에만 축적되고, 그것과 수평방향으로 인접하는 홀수열의 전송단은 전하가 축적되지 않는 비어 있는 상태로 된다. 이 수평전하전송로는 화상신호와 공신호(空信號)를 모두 신호로서 취급하여 공전하를 신호와 똑같이 해서 전송한다.
따라서 고체촬상장치에 있어서의 신호 비트수를 감소시켜도, 수평전하전송로에서는 실질적인 데이터 레이트가 감소하지 않고, 소비전력도 저감하지 않는다.
본 발명의 목적은 신호수에 따라서 전송단수를 변화시켜, 데이터 레이트를 높이고, 소비전력을 저감할 수 있는 전하전송장치를 사용한 고체촬상장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시형태에 의한 전하전송장치의 평면도이다.
도 2는 도 1에 대응하는 단면구조와, 전하전송의 상태를 나타낸다.
도 3은 도 2에 나타낸 전하전송시에 수평전하전송전극에 인가되는 펄스신호파형이다.
도 4는 본 발명의 제 2 실시형태에 의한 고체촬상장치의 평면도와, 전하전송의 상태를 나타낸 단면도이다.
도 5는 도 4에 나타낸 전하전송시에 수평전하전송전극에 인가되는 펄스신호파형이다.
도 6은 본 발명의 제 3 실시형태에 의한 전하전송장치의 평면도이다.
도 7은 도 6에 대응하는 단면도와, 전하전송의 상태를 나타낸다.
도 8은 도 7에 나타낸 전하전송시에 수평전하전송전극에 인가되는 펄스신호파형.
도 9는 본 발명의 제 4 실시형태에 의한 고체촬상장치의 평면도이다.
도 10은 도 9의 변형례로서, 감소판독방법을 나타낸다.
도 11은 본 발명의 제 5 실시형태에 의한 고체촬상장치의 평면도로서, 전하판독의 방법을 나타낸다.
도 12는 도 11에 나타낸 전하판독시에 수평전하전송전극에 인가되는 펄스신호파형이다.
도 13은 본 발명의 제 5 실시의형태에 의한 고체촬상장치의 변형례를 나타낸 평면도이고, 감소 판독에 의한 전하판독의 방법을 나타낸다.
도 14는 도 13에 나타낸 전하판독시에 수평전하전송전극에 인가되는 펄스신호파형이다.
도 15는 종래의 2상 구동방식의 전하전송장치이고, a는 평면도, b는 단면도와 전하의 전송의 상태를 나타낸 도면이다.
도 16은 종래의 2상 구동방식의 전하전송장치에 인가하는 펄스신호의 신호파형이다.
도 17은 종래의 고체촬상장치의 평면도이다.
※ 도면의 주요부분에 대한 부호의 설명 ※
A, B 전하전송장치
C, D, E, F 고체촬상장치
EV 수직 전하전송전극
EH 수평전하전송전극
FD 플로팅 디퓨젼
FE 최종전하전송전극
1 반도체장치
7 수평전하전송로
25 펄스신호발생회로
33 광전변환소자
33a 판독 게이트
35 수직 전하전송로
37 수평전하전송로
41 채널 스톱
본 발명의 일 관점에 의하면, 반도체기판과, 이 반도체기판 중에 형성된 제 1 도전형 반도체층으로 되는 전하전송로와, 이 전하전송로상에 근접하여 형성된 복수의 전하전송전극과, 이 전하전송전극에 대하여 상기 전하전송로 중의 전하를 n(n은 2 이상의 정수)상 구동하는 제 1 펄스신호열을 인가할 수 있는 동시에, 상기 전하전송전극에 대하여 상기 전하전송로 중의 전하를 n+1상 이상에서 구동하는 제 2 펄스신호열을 인가할 수 있는 제 1 펄스신호발생회로를 포함한 전하전송장치가 제공된다.
본 발명의 다른 관점에 의하면, 반도체기판과, 이 반도체기판 상에 행방향 및 열방향으로 정렬하여 형성된 복수의 광전변환소자와, 1방향으로 정렬하여 배치된 복수의 상기 광전변환소자열의 각각에 근접하여 배치되어 수직방향으로 뻗는 복수의 수직 전하전송로와, 상기 광전변환소자의 각각과 상기 수직 전하전송로 사이에 형성되고, 상기 광전변환소자에 축적된 전하를 상기 수직 전하전송로 내로 전송하는 판독 게이트와, 상기 복수의 수직 전하전송로의 일단에 형성되어 수평방향으로 전하를 전송하는 수평전하전송로와, 이 수평전하전송로에 의해서 전송된 전하를 증폭하여 외부로 출력하는 출력앰프를 구비하고, 상기 수평전하전송로는 상기 반도체기판 중에 형성되는 제 1 도전형 반도체층으로 되고, 포텐셜이 높은 제 1 배리어층과 포텐셜이 낮은 제 1 웰층이 인접하여 교호로 배치된 전하전송로와, 이 전하전송로 상에 있어서 상기 제 1 배리어층과 상기 제 1 웰층과의 위에 인접하여 교호로 형성되는 복수의 제 1 전하전송전극 및 제 2 전하전송전극과, 상기 제 1 전하전송전극과 이와 인접하는 상기 제 2 전하전송전극을 서로 하나씩 접속하여 형성된 복수의 전하전송전극 쌍과, 상기 전하전송로 중의 전하를 2상 구동하는 2상의 제 4 펄스신호열을 인접하는 2개의 상기 전하전송전극 쌍에 대하여 인가할 수 있는 동시에, 상기 전하전송로 중의 전하를 2k(k는 2 이상의 정수)상 이상에서 구동하는 제 5 펄스신호열을 상기 전하전송전극에 대하여 인가하는 제 3 펄스신호발생회로를 포함한 전하전송장치의 판독방법으로서, 상기 광전변환소자에 축적된 모든 광전변환소자에 축적된 전하를 판독할 때에는, 상기 수평전하전송로 중의 전하를 2상 구동방식으로 전송하고, 수평방향으로 인접하는 k열의 광전변환소자 중 1열을 선택적으로 판독하는 수평 1/k감소조작을 행하여, 상기 수평전하전송로 중의 전하를 2k상 구동방식으로 전송하는 고체촬상장치의 판독방법이 제공된다.
실시예
도 1에서 도 3까지를 사용하여 본 발명의 제 1 실시형태에 의한 전하전송장치에 대하여 설명한다.
도 1은 평면도를, 도 2는 모식적인 단면도와 전하의 분포를 나타낸 모식적인 단면도를 나타낸다. 도 3은 펄스신호파형을 나타낸다.
전하전송장치(A)는 반도체기판(1)과, 그 표면 부근에 형성된 제 1 도전형(n형) 반도체층(7)과, 그 위에 층간절연막(15)을 통해서 형성된 다결정실리콘으로 되는 전하전송전극(21)과, 전하전송전극에 펄스전압을 인가하는 펄스신호발생회로(25 (25a, 25b))를 갖고 있다.
전하전송전극(21)은 일반적으로 제 1 층째의 폴리실리콘(1폴리)에 의해서 형성되는 전하전송전극(21-1, 21-3, 21-5, ···)과, 제 2 층째의 폴리실리콘(2폴리)에 의해서 형성되는 전하전송전극(21-2, 21-4, 21-6, ···)이 수평방향으로 교호로 나란히 배치되어 있다.
n형 반도체층(7)은 거의 균일한 두께, 불순물농도의 층을 형성하고 있다.
수평방향으로 인접하는 8개의 전하전송전극(21), 예를 들면 (21-1)에서 (21-8)까지가 1조의 전하전송전극군(G1)을 형성한다.
전하전송전극(21-1)에 대하여 펄스신호발생기(25(25a))에서 Φ1의 펄스신호가 인가된다.
전하전송전극(21-1)과 인접하는 전하전송전극(21-2)에 대하여, 펄스신호발생기(25(25a))에서 Φ2의 펄스신호가 인가된다.
전하전송전극(21-2)과 인접하는 전하전송전극(21-3)에 대하여 펄스신호발생기(25(25a))에서 Φ3의 펄스신호가 인가된다.
전하전송전극(21-3)과 인접하는 전하전송전극(21-4)에 대하여 펄스신호발생기(25(25a))에서 Φ4의 펄스신호가 인가된다.
마찬가지로, 인접하는 전하전송전극(21-5)에서 (21-8)까지, Φ1에서 Φ4까지의 펄스신호가 인가된다.
Φ1에서 Φ4까지의 펄스신호를 제 1 펄스신호열이라 칭한다.
이에 더하여 같은 전하전송전극(21)에 대하여 펄스신호발생기(25(25b))에서 1조의 전하전송전극군(G1)마다 Φ1에서 Φ8까지의 다른 펄스신호가 인가된다. Φ1에서 Φ8까지의 다른 펄스신호를 제 2 펄스신호열이라 칭한다.
전하전송장치(A)의 전송전극(21, 21, 21···)에 대하여, 제 1 펄스신호열(4상 구동펄스)이 인가됨으로써 전하구동장치 중의 전하는 4상 구동방식으로 전송된다.
또 4상 구동 이외에도 2상 구동이나 3상구동 등 n상(n은 2이상의 정수) 구동이 가능하다.
전하전송장치(A)의 전송전극(21, 21, 21···)에 대하여 제 2 펄스신호열이 인가되면, 전하구동장치 중의 전하는 8상 구동방식으로 전송된다.
제 2 펄스신호열을 인가함으로써 8상 구동방식으로 동작시키는 경우에는, 제 1 펄스신호열을 인가함으로써 4상 구동방식으로 동작시키는 경우의 2배의 길이의 전송단을 갖는다. 제 1 펄스신호열을 인가할 때, n상 구동방식을 사용하면, 4상 구동방식을 사용한 경우에 비하여 n/4배의 길이의 전송단을 갖는다.
또, 제 2 펄스신호열을 인가하는 구동은 8상 구동이 외에도 n+1상 또는 n×m(m은 2 이상의 정수)으로 구동하여도 좋다.
도 3에, 펄스신호발생회로(25)에서 발생하는 제 2 펄스신호열의 전압파형의 예를 나타낸다.
전압파형(Φ1)에서 전압파형(Φ8)까지는 횡축(시간)에 대하여, Low에서 High에, Φ1에서 Φ8까지 차례로 빨리 상승하고, High에서 Low에, Φ1에서 Φ8까지 차례로 빨리 하강한다.
도 3에 있어서의 시간(t1, t2, t3)의 전하전송장치(A)의 전하분포를 도 2에 나타낸다. 수직 전하전송로에서 전송된 전하신호는 t1에서 t3까지의 시각을 쫓아 수평방향으로 전송된다. 종래의 2상 구동전하전송에 비해서 공(空)전송단의 비율이 적어져서 전하의 전송효율이 향상된다. 1주기에 8전극분의 구동을 하기 때문에 전하의 전송속도가 빨라진다.
또, 제 1 펄스신호열과 제 2 펄스신호열을 인가하는 펄스신호발생기(회로)는 같은 회로 중에 포함되어 있어도 좋고, 별도의 회로로서 설치되어 있어도 좋다. 펄스신호발생기(회로)는 같은 반도체기판 상에 포함되어 있어도 좋고, 별도의 기판(칩) 중에 포함되어 있어도 좋다.
도 4 및 도 5에, 본 발명의 제 2 실시형태에 의한 고체촬상장치를 나타낸다.
도 4에 고체촬상장치의 단면구조와 각 전극에 인가하는 펄스신호열을, 도 5에 전하전송의 상태를 나타낸다.
도 4에 나타낸 것과 같이, 수평전하전송로(37)의 최종출력측에 최종전송전극(FE), 출력 게이트(OG), 플로팅 디퓨젼(FD) 영역(전하검출층), 플로팅 디퓨젼(FD) 영역에 축적되어 있는 전하량을 초기치로 리세트하기 위한 전극인 리세트 게이트(RS), 리세트시의 전하를 흘러넣는 리세트 드레인(RD)이 형성되어 있다.
상기의 기본적인 구조는 제 1 실시형태에 의한 전하전송장치와 같지만, 제 2 실시형태에 의한 전하전송장치에 있어서는 수평전하전송로의 최종전송단에 인접하여 최종전송전극(FE)이 설치되어 있는 점이 다르다.
수평전하전송로(37) 내의 전하를 6상 구동방식에 의해서 플로팅 디퓨젼(FD) 방향을 향해서 전송된다. 최종전송전극(FE)에 신호파형으로서 Φ1L을 인가한다. 전하는 최종전송전극(FE) 아래의 반도체 영역(n형 반도체층)으로 되는 웰 내에 축적된다.
도 5에 전극에 인가하는 펄스신호열의 예를 나타낸다.
High의 펄스신호전압은 Φ1에서 Φ6까지 차례로 인가된다. 6상 구동방식에 의해서 수평전하전송로 내의 전하를 전송하는 경우의 펄스신호의 예이다.
Φ1L에 대하여 High의 신호를 인가함으로써 최종전송전극(FE) 아래의 반도체 영역(n형 반도체층)으로 되는 웰 내에 전하를 축적하고, Low의 신호를 인가함으로써 축적된 전하를 플로팅 디퓨젼(FD) 영역에 전송한다.
도 4에, 도 5에 나타낸 시각(t1)으로부터 시각(t7)에 있어서의 전하전송의 상태를 나타낸다.
시각(t1)에 있어서 Φ1L에 High의 전압을 인가한다. 최종전송전극(FE) 아래의 반도체영역(n형 반도체층)에 있어서의 포텐셜이 낮아지고, 거기에 웰층이 형성된다. Φ1에 Low, Φ2에서 Φ5까지 High, Φ6에 Low의 전압이 인가된다. High의 신호전압이 인가된 수평전하전송전극 아래의 반도체영역에 전하가 축적된다. Φ6의 신호전압이 Low이기 때문에 수평전송로의 최종단의 반도체영역에 포텐셜 배리어가 형성되어 있다. 따라서 축적된 전하는 최종전송전극(FE) 아래의 반도체영역에 전송되지 않는다.
시각(t2)에 있어서 Φ2를 Low로 하고, Φ6를 High로 한다. 수평전송로의 최종단의 반도체영역에 형성되어 있었던 포텐셜 배리어가 없어진다. 따라서 수평전하전송로의 최종단에 축적되어 있었던 전하는 최종전송전극(FE) 아래의 반도체영역에 전송된다. 전송된 전하는 그 영역 내에 형성되어 있는 웰 내에 축적된다.
시각(t3)에 있어서 Φ3이 Low로 된다. 수평전하전송로 내의 전하가 또 최종전송전극(FE) 아래의 반도체영역에 전송된다. 전송된 전하는 그 영역 내에 형성되어 있는 웰 내에 더 축적된다.
시각(t4)에 있어서 Φ4가 Low로 된다. 수평전하전송로 내의 전하가 또 최종전송전극(FE) 아래의 반도체영역에 전송된다. 전송된 전하는 그 영역내에 형성되어 있는 웰 내에 더 축적된다.
시각(t5)에 있어서 Φ5가 Low로 되고, 상기와 같이 전하는 최종전송전극(FE) 아래의 반도체영역에 형성된 웰 내에 더 전송되어 축적된다.
시각(t6)에 있어서 Φ6은 Low로 되어, 상기와 같이 전하는 최종전송전극(FE) 아래의 반도체영역에 형성된 웰 내에 더 전송되어서 축적된다.
시각(t7)에 있어서 출력 게이트(OG)에 High의 전압을 인가하고, Φ1L에 Low의 전압을 인가한다. 최종전송전극(FE) 아래의 반도체영역에 축적된 전하는 도체영역 내의 포텐셜이 상승하기 때문에 플로팅 디퓨젼(FD) 영역에 전송된다.
똑같은 동작을 반복함으로써 수평전하전송로 내로 전송된 전하는 시간의 경과(t1에서 t6까지)와 동시에 최종전송전극(FE) 아래의 반도체영역(n형 반도체층) 내에 형성된 웰 내에 서서히 축적된다. 시간(t7)에 있어서 축적된 전하는 일시에 플로팅 디퓨젼(FD) 영역에 전송된다.
수평전하전송로(37)를 6상 구동방식으로 구동함에도 불구하고, 6상째의 펄스신호가 인가되었을 때에 비로서 전하검출층 중에 전하가 전송된다. 출력신호파형은 수평전하전송로(37) 내의 전하를 2상 구동방식으로 전송한 경우에 비해서 출력주파수가 다르지만 데이터 레이트는 같아진다.
상기의 방법에 의하면, 플로팅 디퓨젼(FD)에 있어서의 신호 홀드시간을 길게 할 수 있다.
최종전송전극(FE)에 전하를 일시적으로 축적하고, 축적된 전하를 일시에 플로팅 디퓨젼에 전송할 수 있다. 신호의 검출, 출력 타이밍과 출력기간을 대략 임의로 설정할 수 있어 신호처리에 적당한 출력을 얻을 수 있다.
CDS처리(상관 2중샘플링회로에 의한 처리) 등의 잡음저감처리를 할 수 있다.
다음에 도 6에서 도 8까지 사용하여 본 발명의 제 3 실시형태에 의한 전하전송장치에 대하여 설명하겠다.
도 6은 평면도를, 도 7은 모식적인 단면도와 전하의 분포를 나타낸 모식적인 단면도이다. 도 8은 펄스신호파형을 나타낸다.
도 6 및 도 7에 나타낸 전하전송장치(B)는 전술한 전하전송장치(A)와 똑같이 반도체기판(1)과, 그 표면 부근에 형성된 n형 반도체층(7)과, 그 위에 층간절연막(15)을 통해서 형성된 다결정실리콘으로 되는 전하전송전극(21)과, 전하전송전극에 펄스전압을 인가하는 펄스신호발생회로(25(25c, 25d))를 갖고 있다.
전하전송전극(21)은 일반적으로 제 1 층째의 폴리실리콘(1폴리)에 의해서 형성되는 전하전송전극(21-1, 21-3, 21-5, ···)과, 제 2 층째의 폴리실리콘(2폴리)에 의해서 형성되는 전하전송전극(21-2, 21-4, 21-6, ···)이 수평방향으로 교호로 나란히 배치되어 있다.
n형 반도체층(7) 중 제 1 층째의 폴리실리콘(1폴리)에 의해서 형성되는 전하전송전극(21-1, 21-3, 21-5, ···)의 아래의 영역은 n형 불순물의 농도가 낮게 포텐셜 배리어를 형성한다. 제 2 층째의 폴리실리콘(2폴리)에 의해서 형성되는 전하전송전극(21-2, 21-4, 21-6, ···)의 아래의 영역은 n형불순물의 농도가 높게 포텐셜 웰을 형성한다.
수평방향으로 인접하는 2개의 전하전송전극(21), 예를 들면 전하전송전극(21-1)과 전하전송전극(21-2), 전하전송전극(21-3)과 전하전송전극(21-4)는 공통으로 배선되어 있다.
공통으로 배선된 2개의 전하전송전극(21-1, 21-2)에 펄스신호발생회로(25(25c))에서 신호파형(Φ2)이 인가된다.
공통으로 배선된 2개의 전하전송전극(21-3, 21-4)에 펄스신호발생회로(25 (25c))에서 신호파형(Φ1)이 인가된다.
공통으로 배선된 2개의 전하전송전극(21-5)과 (21-6)에 펄스신호발생회로(25 (25c))에서 신호파형(Φ2)이 인가된다.
마찬가지로, 수평방향으로 인접하고, 교호로 나란히 2개의 전하전송전극에 펄스신호발생회로(25(25c))에서 Φ2, Φ1, Φ2, Φ1과 교호로 다른 신호파형이 인가된다.
이에 더하여 전하전송전극(21-1)에서 (21-6)까지에 대하여, Φ1에서 Φ6까지의 전압파형을 독립으로 인가하는 펄스신호발생회로(25(25d))가 설치되어 있다.
전하전송장치(B)의 전송전극(21, 21, 21···)에 대하여 1전극 쌍마다 Φ1과 Φ2의 2상 펄스를 공급하면 2상 구동CCD로서 동작한다.
전하전송장치(B)의 전송전극(21, 21, 21···)에 대여, 1전극 쌍마다 Φ1에서 Φ6까지의 6상의 펄스를 공급하면 6상 구동CCD로서 동작한다.
6상 구동방식으로 동작시키는 경우에는 2상 구동방식으로 동작시키는 경우의 3배의 길이의 전송단을 갖는다. k(k는 정의 정수)상 구동방식으로서는 2상 구동방식의 k/2배 길이의 전송단을 갖는다.
도 8에 펄스신호발생회로(25(25d))의 6상 펄스신호파형의 예를 나타낸다.
전압파형(Φ1)에서 전압파형(Φ6)까지는 횡축(시간)에 대하여 Low에서 High에 Φ1에서 Φ6까지 차례로 빨리 상승하고, High에서 Low에 Φ1에서 Φ6까지 차례로 빨리 하강한다. 신호파형이 High인 기간은 Φ1에서 Φ6까지의 기간과 거의 같아진다.
도 8에 있어서의 시간(t1, t2, t3)의 전하전송장치(B)의 전하분포를 도 7에 나타낸다. 수직전하전송로에서 전송된 전하신호는 t1에서 t3까지의 시각을 쫓아서 수평방향으로 전송된다. 종래의 2상 구동전하전송에 비해서 공전송단의 비율이 적어져, 전하의 전송효율이 향상된다.
또, n상 구동과 n×m(m은 2 이상의 정수)구동과의 양쪽 구동방식으로 전하를 구동하는 경우, 제 2 웰층(최종전송전극(FE) 아래의 반도체영역)의 전기용량이 제 1 웰층(수평전하전송로 내의 웰영역)의 전기용량의(n×m-3)배 이상이면 좋다.
예를 들면, 도 8에 있어서 시각(t1)과 시각(t2) 사이에는 6전극 중 3전극이 Low로 되는 시간이 존재한다. 이와 같은 상태는 펄스신호전압의 위상 마진을 취하기 쉬운 상태라 할 수 있다. 3전극분이 Low이기 때문에 웰 중 3개분의 웰에는 전하가 축적되어 있지 않은 상태로 된다.
따라서 상기 (n×m-3)배라는 값이 타당하다고 말할 수 있다.
도 9 및 도 10을 참조하여 본 발명의 제 4 실시형태에 의한 고체촬상장치에 대하여 설명한다.
도 9에 나타낸 것과 같이 본 발명의 제 4 실시의형태에 의한 고체촬상장치(C)는 반도체기판(31)과, 반도체기판(31) 상에 형성된 정렬배치된 광전변환소자(33, 33, 33)와, 열방향(수직방향)으로 정렬한 광전변환소자(33)에 대응하여 1개씩 설치되어 수직방향으로 뻗는 수직 전하전송로(35, 35, 35)와, 수직 전하전송로(35)를 수평방향으로 구획하도록 수직방향으로 뻗는 채널 스톱(41)과, 수직전하전송로(35)의 수직방향의 일단에 접속되어 수평방향으로 뻗는 수평전하전송로(37)를 포함한다.
또, 1행의 광전변환소자(33)에 대응하여 수평방향으로 뻗어나도록 2개 설치되는 복수의 수직전하전송전극(EV(EV1, EV2,···, EV12))와, 수평전하전송로(37) 상에 있어서 1폴리와 2폴리에 의해서 수평방향으로 교호로 형성되는 수평전하전송전극(EH (EH1, EH2, EH3, ···))과, 광전변환소자(33)와 수직전하전송로(35) 사이에 설치되고, 광전변환소자(33)에 축적된 전하를 수직전하전송로(35)에 판독히기 위한 판독 게이트(33a)가 형성되어 있다.
또, 수직전하전송전극(EV), 수평전하전송전극(EH)에 인가하는 펄스신호를 발생하는 펄스신호발생기(25(25a, 25b, 25c))가 설치되어 있다.
수평전하전송전극(EH)은 수평방향으로 인접하는 2개의 수평전하전송전극, 예를 들면 EH1과 EH2가 공통으로 배선되어 있다. EH3과 EH4에 관하여도 똑같이 배선되어 있다.
수평전하전송전극에 펄스전압을 인가하기 위한 펄스신호발생기(25a, 25b)는 상기의 펄스신호발생기(25)의 일부를 형성하고 있다.
수직전하전송전극에 펄스전압을 인가하기 위한 펄스신호발생기(25c)도 상기의 펄스신호발생기(25)의 일부를 형성하고 있다.
광전변환소자(33)는 녹색(G)의 광전변환소자(33a)와, 적색(R)의 광전변환소자(33b)와, 청색(B)의 광전변환소자(33c)를 포함한다.
수직방향으로 정렬배치된 복수의 G전하가 1열 건너서 배치되어 있다.
수직방향으로 G전하가 배치되어 있는 열과 수평방향으로 인접하는 열 내에는 (G)전하의 피치의 1/2 엇갈린 위치에, B전하와 R전하가 수직방향으로 교호로 배치되어 있다. 소위 화소 엇갈린 구성의 고체촬상장치이다.
수평방향으로 G전하가 정렬배치되어 있는 행과 수직방향으로 인접하는 행에, B전하와 R전하가 정렬하여 배치되어 있다.
도면에는 이 화소 엇갈린 구성의 고체촬상장치에 있어서 전 화소로부터의 신호를 판독할 때의 신호전하의 전송상태를 나타내고 있다.
수직 전하전송로(35) 내에 있어서 1수평라인에 RGBG····의 순서 배치된 전하신호가 병렬로전송되는 상태를 나타내고 있다.
수평방향으로 인접한 k열분의 광전변환소자로부터의 전하신호를 수평전하전송로 내에서 전송할 때에 가산판독을 하는 경우에는 수평전하전송로 내의 전하를 2k상으로 구동한다.
수평전하전송로(37)에 전송된 후에 펄스신호발생기(25(25b))에 의해서 수평전하전송전극(EH)에 대하여 6상 구동 펄스를 인가하면, R+G+B의 합성신호, 2G+R의 합성신호, 2G+B의 합성신호가 펄스신호발생기(25(25a))에 의해서 수평전하전송전극(EH)에 대하여 2상 구동방식을 사용한 경우의 1/3의 데이터 레이트로 외부로 출력된다. 이 출력신호를 신호처리회로에 의해서 처리함으로써 모니터화상이 표시된다.
또 수평전하전송전극(EH)에 대하여 2상 구동의 신호 펄스를 인가하여 2상 구동방식으로 구동하면, 통상의 고체촬상장치의 경우와 같이 전화소에서의 판독이 가능하다.
다음에 상기 실시형태에 의한 고체촬상장치의 제어방법의 변형례를 도 10에 나타낸다.
도 10에 나타낸 고체촬상장치는 도 9에 나타낸 고체촬상장치와 같은 구성을 갖고 있다.
광전변환소자(33)에 축적된 전하를 수직 전하전송로(35)에 판독할 때에, 예를 들면 Φv2에 대하여 높은 정(正)의 전압, 예를 들면 15V의 전압을 인가한다.
광전변환소자(33) 중 청색(B)의 광전변환소자와, 적색(R)의 광전변환소자로부터, 수직 전하전송로(35)에 전하가 전송된다.
수직 전하전송로(35)에 전송된 전하는 수직 전하전송로 내를 수직 전하전송전극에 대하여 Φv1에서 Φv4까지의 신호전압을 인가함으로써, 4상 구동방식으로 수평전하전송로 방향으로 전하를 전송한다.
또, 같은 행에 형성되어 있는 동일색의 광전변환소자에 있어서, 판독 게이트의 위치를 적당히 변화시키고 있다.
예를 들면, Φv2에 판독 펄스전압을 인가한 경우에, 같은 행에 늘어서는 청색 또는 적색 전하 중, 소정의 광전변환소만의 전하가 판독되도록 한다. 즉, Φv1 또는 Φv2에 대응하도록 광전변환소자의 상하 중의 어느 하나에 판독 게이트(40)가 형성된다. 마찬가지로, 다른 행에 배열된 광전변환소자에 있어서도, 동일한 행에 배치되어 있는 동일색의 공전변환소자에 관해서도, 판독 게이트(40)의 위치를 변화시켜 형성되면 수평 감소를 행할 수 있다.
도 10의 예에서는, R, B색 또는 G, G색의 광전변환소자에서의 전하를 판독할 수 있다. 또, 1행에 배열된 광전변화소자에 대응해서 설치되는 수직전하전송전극의 개수를 증가하지 않고 수평 1/n감소의 n의 수를 유연하게 변경할 수 있다. 예를 들면, 1행당 수직전하전송전극의 개수를 증가시켜, 각각 수직전하전송전극에 대응시켜 동일행의 광전변환소자에서 판독 게이트의 위치로서, 4개의 수직전하전송전극 아래의 영역 중 어느 것에 설정하면, 어느 수직전하전송전극에 판독 펄스를 인가함으로써, 수평 1/n감소의 n의 수를 변화시킬 수 있다. 이에 더하여, 수직전하전송로와 수평전하전송로 사이에 제어 게이트를 설치함으로써, 수평 1/n감소의 n의 수를 보다 유연하게 설치할 수 있다. 즉, 이 방에 의하면, 제어 게이트를 사용하여 수직전하전송로에서 전송되는 전하 중 소망의 수직전하전송로를 선택하여, 그 선택된 수직전하전송로에서의 전하만을 판독할 수 있다. 제어 게이트를 사용하여 수직전하전송로를 선택하는 기술에 관해서는, 특개평 11-161246호에 상세하게 기재되어 있다. 이 출원의 내용은 본 명세 내에 반영되어 있고 그 일부를 이루고 있다.
도 10에 나타낸 고체촬상장치의 제어방법에 의하면, 수직전하전송전극(EV) 중 소정의 전극에 대하여 판독전압을 인가함으로써, 4행의 광전변환소자(33) 중 1행의 광전변환소자(33)에서만 전하를 판독한다(수직 1/4감소판독).
또 수직 전하전송로(35) 내의 전하 중 3열마다 1열만 존재하는 전하를 수평전하전송로(37)에 전송한다(수평1/3 주린 판독).
수평방향으로 인접하는 k열의 광전변환소자 중 1열을 선택적으로 판독하는 수평 1/k 감소조작을 행하여, 상기 수평전하전송로 중의 전하를 2k상 구동방식으로 전송한다. 수평전하전송로(37)를 6상 구동함으로써, Φ1에서 Φ6까지의 6상의 전압파형이 인가된다. 6상 구동방식에 의해서 전하를 전송하기 때문에 수직전하전송로에서 전송된 3열에 대하여 1열 존재하는 전하를 공신호전하전송이 생기지 않도록 전송된다.
상기의 동작에 의해서 수평방향으로 1/3로 감소된 전하신호가 출력된다.
도 10에 나타낸 실시예에서는 감소되어 외부로 출력된 신호도, RGBG의 순서로 출력된다.
따라서, 이 고체촬상장치를 디지털 스틸 카메라에 사용하였을 때의 동화모니터화상 등을 표시하는데 유용하고, 또한 모니터화상을 선명하게 표시할 수 있다.
수평전하전송로에 있어서 전하를 6상 구동함으로써 데이터 레이트의 감소에 수반되어 구동 펄스의 주파수가 1/3로 저하된다. 소비전력도 1/3로 삭감할 수 있다.
본 발명의 제 5 실시형태에 의한 고체촬상장치에 대하여 도 11 내지 도 14에 기초하여 설명한다.
도 11 및 도 14까지 나타낸 구조는 2개로 1조의 수평전하전송전극(EH)에 대하여 Φ1에서 Φ4까지의 4개의 급전선이 접속되어 있다.
도 11은 전화소판독을 하는 경우의 판독방법을 설명한 도면이다.
광전변환소자(33, 33, 33)의 색배열은 R, G, B의 광전변환소자가 수직방향으로 정렬배치된 RGB 종 스트라이프색 필터배열이다.
도 12는 수평전하전송로(37)를 2상 구동하는 경우의 펄스파형을 나타낸다.
Φ1과 Φ3은 같은 신호파형이고, Φ2와 Φ4는 같은 신호파형이다.
따라서, 통상의 2상 구동방식에 의한 수평전하전송로의 전하전송과 마찬가지로 모든 광전변환소자로부터의 전하를 외부로 판독할 수 있다.
도 13은 도 11과 같은 구성을 갖고 있다. 수직 1/2 감소판독하고, 수평 1/2 감소판독을 행하였을 때의 화상신호의 분포를 나타낸다. 수평 1/2 감소판독법에 있어서도, RGB 스트라이프의 신호가 외부로 출력된다.
도 14에, 도 13에 나타낸 수직 1/2 감소판독, 수평 1/2 감소판독법에 있어서의 수평전하전송전극(EH)에 인가하는 펄스신호파형을 나타낸다.
펄스파형은 Low에서 High에의 전압의 상승이 Φ1에서 Φ4를 향해서 순차로 지상(遲相)으로 되고, High에서 Low에의 전압의 하강이 Φ1에서 Φ4를 향해서 순차로 지상으로 되는 파형이다.
수평전하전송전극(EH)에 4상 구동 펄스를 인가함으로써 공전송없이 수평 1/2 감소동작을 할 수 있다.
소비전력도 1/2로 저감된다.
또 화소의 형상으로서는 정육각형의 화소를 갖는 것에 대하여 설명하였으나 평방형, 다각형의 화소에 적용하여도 좋다.
기타 여러가지 변경, 개량, 조합 등이 가능한 것은 당업자에는 자명할 것이다.
이상 설명한 바와 같이, 본 발명의 전하전송장치에 있어서는, 공급하는 펄스위상에 의해서, 1전송단의 길이를 변화시킬 수 있다.
또 전자 스틸 카메라에 있어서의 1/2, 1/3, 1/4 감소 등의 모니터 화상촬상동작을 공전송없이 실현할 수 있다. 소비전력의 삭감은 가능하게 된다.
데이터 레이트를 높일 수 있고, 저소비전력으로 고품질의 모니터화상의 표시가 가능하게 된다.
다상(多相)동작에 의해서 신호전송용량을 대폭 증가할 수 있다.

Claims (11)

  1. 반도체기판과,
    이 반도체기판 중에 형성된 제 1 도전형 반도체층으로 되는 전하전송로와,
    이 전하전송로 상에 근접하여 형성된 복수의 전하전송전극과,
    이 전하전송전극에 대하여 상기 전하전송로 중의 전하를 n(n은 2 이상의 정수)상 구동하는 제 1 펄스신호열을 인가할 수 있는 동시에, 상기 전하전송전극에 대하여 상기 전하전송로 중의 전하를 n+1상 이상에서 구동하는 제 2 펄스신호열을 인가할 수 있는 제 1 펄스신호발생회로
    를 포함한 전하전송장치.
  2. 반도체기판과,
    이 반도체기판 중에 형성된 제 1 도전형 반도체층으로 되는 전하전송로와,
    이 전하전송로 상에 근접하여 형성된 복수의 전하전송전극과,
    이 전하전송전극에 대하여 상기 전하전송로 중의 전하를 n(n은 2 이상의 정수)상 구동하는 제 1 펄스신호열을 인가할 수 있는 동시에, 상기 전하전송전극에 대하여 상기 전하전송로 중의 전하를 n×m(m은 2 이상의 정수)상 이상에서 구동하는 제 3 펄스신호열을 인가할 수 있는 제 2 펄스신호발생회로
    를 포함한 전하전송장치.
  3. 반도체기판과,
    이 반도체기판 중에 형성된 제 1 도전형 반도체층으로 되는 포텐셜이 높은 제 1 배리어층과 포텐셜이 낮은 제 1 웰층이 인접하여 교호로 배치된 전하전송로와,
    이 전하전송로 상의 상기 제 1 배리어층과 상기 제 1 웰층 위에 근접하여 교호로 형성된 복수의 제 1 전하전송전극 및 제 2 전하전송전극과,
    상기 제 1 전하전송전극과 이와 인접하는 상기 제 2 전하전송전극을 서로 하나씩 접속하여 형성되는 복수의 전하전송전극 쌍과,
    상기 전하전송로 중의 전하를 2상 구동하는 2상의 제 4 펄스신호열을 인접하는 2개의 상기 전하전송전극 쌍에 대하여 인가할 수 있는 동시에, 상기 전하전송전극 쌍에 대하여 상기 전하전송로 중의 전하를 2k(k는 2 이상의 정수)상 이상에서 구동하는 제 5 펄스신호열을 인가할 수 있는 제 3 펄스신호발생회로
    를 포함한 전하전송장치.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 전하전송전극의 최종단에 인접하여 형성되고, 상기 전하전송로 내를 전송된 전하를 일시적으로 축적하는 전하축적부와,
    이 전하축적부에 축적된 전하량을 검출하는 전하검출부
    를 더 포함한 전하전송장치.
  5. 제 4항에 있어서,
    상기 전하축적부는
    상기 전하전송로 상에서 인접하여 형성된 제 2 배리어층 및 제 2 웰층과,
    상기 제 2 배리어층과 상기 제 2 웰층 위에 형성된 제 3 전하전송전극 및 제 4 전하전송전극과,
    상기 제 3 전하전송전극 및 상기 제 4 전하전송전극과 접속되고, 축적전하방출용 펄스를 발생하는 축적전하방출용 펄스발생회로
    를 포함한 전하전송장치.
  6. 제 3항에 있어서,
    상기 제 1 웰층의 전기용량보다도 큰 전기용량을 갖는 제 2 웰층과,
    이 제 2 웰층에 인접하여 설치되고, 상기 수평전하전송로에서 전송된 전하의 양을 검출하는 플로팅 디퓨젼영역
    을 포함한 전하전송장치.
  7. 반도체기판과,
    이 반도체기판 중에 형성된 제 1 도전형 반도체층으로 되고 전하를 축적하는 제 1 웰층과 배리어층이 교호로 배치되는 전하전송로와,
    이 전하전송로 상에서 인접하여 형성된 복수의 전하전송전극과,
    이 전하전송전극에 대하여 상기 전하전송로 중의 전하를 n(n은 2 이상의 정수)상 구동하는 제 1 펄스신호열을 인가할 수 있는 동시에, 상기 전하전송전극에 대하여 상기 전하전송로 중의 전하를 n×m(m은 2 이상의 정수)상 이상에서 구동하는 제 3 펄스신호열을 인가하는 제 2 펄스신호발생회로와,
    상기 전하전송전극의 최종단에 인접하여 형성되고, 상기 전하전송로 내를 전송된 전하를 일시적으로 축적하는 전하축적부와,
    이 전하축적부에 축적된 전하량을 검출하는 전하검출부
    를 포함하고,
    상기 전하축적부는
    상기 전하전송로에 인접하여 형성된 제 2 배리어층 및 제 2 웰층과,
    상기 제 2 배리어층과 상기 제 2 웰층 위에 형성된 제 3 전하전송전극 및 제 4 전하전송전극과,
    상기 제 3 전하전송전극 및 상기 제 4 전하전송전극과 접속되고, 축적전하방출용 펄스를 발생하는 축적전하방출용 펄스발생회로
    를 포함하고,
    상기 제 2 웰층의 전기용량이 상기 제 1 웰층의 전기용량의 (n× m-3)배 이상인 전하전송장치.
  8. 수평전하전송로로서 제 1항 또는 제 2항의 전하전송장치가 사용되는 고체촬상장치.
  9. 반도체기판과, 이 반도체기판 상에 행방향 및 열방향으로 정렬하여 형성된 복수의 광전변환소자와, 열방향으로 정렬하여 배치된 복수의 상기 광전변환소자열의 각각에 근접하여 배치되어 수직방향으로 뻗는 복수의 수직 전하전송로와, 상기 광전변환소자의 각각과 상기 수직 전하전송로 사이에 형성되고, 상기 광전변환소자에 축적된 전하를 상기 수직 전하전송로 내로 전송하는 판독 게이트와, 상기 복수의 수직 전하전송로의 일단에 형성되고, 수평방향으로 전하를 전송하는 수평전하전송로와, 이 수평전하전송로에 의해서 전송된 전하를 증폭하여 외부로 출력하는 출력앰프를 구비하고, 상기 수평전하전송로는 상기 반도체기판 중에 형성되는 제 1 도전형 반도체층으로 되는, 포텐셜이 높은 제 1 배리어층과 포텐셜이 낮은 제 1 웰층이 인접하여 교호로 배치된 전하전송로와, 이 전하전송로 상에서 상기 제 1 배리어층과 상기 제 1 웰층 위에 인접하여 교호로 형성되는 복수의 제 1 전하전송전극 및 제 2 전하전송전극과, 상기 제 1 전하전송전극과 이와 인접하는 상기 제 2 전하전송전극을 서로 하나씩 접속하여 형성된 복수의 전하전송전극 쌍과, 상기 전하전송로 중의 전하를 2상 구동하는 2상의 제 4 펄스신호열을 인접하는 2개의 상기 전하전송전극 쌍에 대하여 인가할 수 있는 동시에, 상기 전하전송로 중 전하를 2k(k는 2 이상의 정수)상 이상에서 구동하는 제 5 펄스신호열을 상기 전하전송전극에 대하여 인가하는 제 3 펄스신호발생회로를 포함한 전하전송장치의 판독방법으로서,
    상기 광전변환소자에 축적된 모든 광전변환소자에 축적된 전하를 판독할 때에는 상기 수평전하전송로 중의 전하를 2상 구동방식으로 전송하고,
    수평방향으로 인접하는 k열의 광전변환소자 중 1열을 선택적으로 판독하는 수평 1/k 감소를 행하여, 상기 수평전하전송로 중의 전하를 2k상 구동방식으로 전송하는 고체촬상장치의 판독방법.
  10. 반도체기판과, 이 반도체기판 상에 행방향 및 열방향으로 정렬하여 형성된 복수의 광전변환소자와, 열방향으로 정렬하여 배치된 복수의 상기 광전변환소자열의 각각에 근접하여 배치되고, 수직방향으로 뻗어있는 복수의 수직 전하전송로와, 상기 광전변환소자와 상기 수직 전하전송로 사이에 형성되고, 상기 광전변환소자에 축적된 전하를 상기 수직 전하전송로 내로 전송하는 판독 게이트와, 상기 복수의 수직전하전송로의 일단에 형성되고, 수평방향으로 전하를 전송하는 수평전하전송로와, 이 수평전하전송로에 의해서 전송된 전하를 증폭하여 외부로 출력하는 출력앰프를 구비하고, 상기 수평전하전송로는 상기 반도체기판 중에 형성되는 제 1 도전형 반도체층으로 되는, 포텐셜이 높은 제 1 배리어층과 포텐셜이 낮은 제 1 웰층이 인접하여 교호로 배치된 전하전송로와, 이 전하전송로 상에서 상기 제 1 배리어층과 상기 제 1 웰층 위에 인접하여 교호로 형성되는 복수의 제 1 전하전송전극 및 제 2 전하전송전극과, 상기 제 1 전하전송전극과 이와 인접하는 상기 제 2 전하전송전극을 서로 하나씩 접속하여 형성된 복수의 전하전송전극 쌍과, 상기 전하전송로 중의 전하를 2상 구동하는 인접하는 2상의 제 4 펄스신호열을 2개의 상기 전하전송전극 쌍에 대하여 인가할 수 있는 동시에, 상기 전하전송로 중의 전하를 2k(k는 2 이상의 정수)상 이상에서 구동하는 제 5 펄스신호열을 상기 전하전송전극에 대하여 인가하는 제 3 펄스신호발생회로를 포함한 전하전송장치의 판독방법으로서,
    상기 광전변환소자에 축적된 모든 광전변환소자에 축적된 전하를 판독할 때에 상기 수평전하전송로 중의 전하를 2상 구동방식으로 전송하고,
    수평 j열의 광전변환소자의 전하신호를 상기 수평전하전송로 내에서 전송할 때에 가산하여 판독할 때에 상기 수평전하전송로를 2k상 구동하는 고체촬상장치의 판독방법.
  11. 반도체기판과, 이 반도체기판 상에 행방향 및 열방향으로 정렬하여 형성된 복수의 광전변환소자와, 열방향으로 정렬하여 배치된 복수의 상기 광전변환소자열의 각각에 근접하여 배치되고, 수직방향으로 뻗는 복수의 수직 전하전송로와, 상기 광전변환소자와 상기 수직 전하전송로 사이에 형성되고, 상기 광전변환소자에 축적된 전하를 상기 수직 전하전송로 내로 전송하는 판독 게이트와, 상기 복수의 수직 전하전송로의 일단에 형성되고, 복수의 제 1 웰층에 전하를 축적하여 그 전하를 수평방향으로 전하를 전송하는 수평전하전송로와, 이 수평전하전송로에 의해서 전송된 전하를 증폭하여 외부로 출력하는 출력앰프를 구비하고, 상기 수평전하전송로는 상기 반도체기판 중에 형성되는 제 1 도전형 반도체층으로 되는 상기 수평전하전송로 상에서 인접하여 형성된 복수의 전하전송전극과, 이 전하전송전극에 대하여 상기 전하전송로 중의 전하를 n(n은 2 이상의 정수)상 구동하는 제 1 펄스신호열을 인가하는 동시에, 상기 전하전송전극에 대하여 상기 전하전송로 중의 전하를 n×m(m은 2 이상의 정수)상 이상에서 구동하는 제 3 펄스신호열을 인가하는 제 2 펄스신호발생회로를 포함하고, 또 상기 전하전송전극의 최종단에 인접하여, 상기 전하전송로 내를 전송된 전하를 일시적으로 축적하는 전하축적부와, 이 전하축적부에 축적된 전하량을 검출하는 전하검출부가 형성되고, 상기 전하축적부는 상기 전하전송로 상에서 인접하여 형성된 제 2 배리어층 및 제 2 웰층과, 상기 제 2 배리어층과 상기 제 2 웰층 위에 형성된 제 3 전하전송전극 및 제 4 전하전송전극과, 상기 제 3 전하전송전극 및 상기 제 4 전하전송전극과 접속되고, 축적전하방출용 펄스를 발생하는 축적전하방출용 펄스발생회로를 포함하고, 상기 제 2 웰층의 전기용량이 상기 제 1 웰층의 전기용량의 (n×m-3)배 이상인 고체촬상장치의 판독방법으로서,
    상기 전하축적부에 상기 제 1 웰층의 전기용량의 (n×m-3)배 이상의 소정의 전하가 축적되었을 때에 상기 전하축적부에서 전하검출부로 전하를 전송하는 전하전송장치의 판독방법.
KR1020000058470A 1999-10-07 2000-10-05 전하전송장치, 이를 사용한 고체촬상장치 및 그 제어방법 KR100549640B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP99-287338 1999-10-07
JP28733899 1999-10-07
JP2000-287486 2000-09-21
JP2000287486A JP4342095B2 (ja) 1999-10-07 2000-09-21 電荷転送装置、それを用いた固体撮像装置及びその制御方法

Publications (2)

Publication Number Publication Date
KR20010050863A true KR20010050863A (ko) 2001-06-25
KR100549640B1 KR100549640B1 (ko) 2006-02-06

Family

ID=26556679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000058470A KR100549640B1 (ko) 1999-10-07 2000-10-05 전하전송장치, 이를 사용한 고체촬상장치 및 그 제어방법

Country Status (4)

Country Link
US (1) US7079183B1 (ko)
EP (1) EP1091567A3 (ko)
JP (1) JP4342095B2 (ko)
KR (1) KR100549640B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3742775B2 (ja) 2002-02-21 2006-02-08 富士フイルムマイクロデバイス株式会社 固体撮像素子
JP4049142B2 (ja) * 2004-10-07 2008-02-20 コニカミノルタオプト株式会社 撮像装置、撮像素子駆動装置および撮像方法
US7965326B2 (en) * 2006-09-27 2011-06-21 Fujifilm Corporation Semiconductor element, method of driving semiconductor element and solid imaging apparatus
US8687174B2 (en) * 2010-08-11 2014-04-01 Samsung Electronics Co., Ltd. Unit pixel, photo-detection device and method of measuring a distance using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317455A (en) * 1982-07-07 1994-05-31 Canon Kabushiki Kaisha Recording system which can record signals from two fields for the composition of one picture
BE1008077A3 (nl) 1994-02-17 1996-01-09 Philips Electronics Nv Ladingsgekoppelde beeldopneeminrichting en camera voorzien van een dergelijke ladingsgekoppelde beeldopneeminrichting.
JP3511772B2 (ja) * 1995-12-21 2004-03-29 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、カメラ装置及びカメラシステム
JP3800673B2 (ja) * 1996-06-24 2006-07-26 ソニー株式会社 固体撮像装置およびその駆動方法
US6452634B1 (en) * 1996-12-26 2002-09-17 Sony Corporation Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same
JP4161384B2 (ja) 1997-04-30 2008-10-08 ソニー株式会社 固体撮像装置、これを用いたカメラおよび固体撮像装置の駆動方法
JP3988207B2 (ja) * 1997-06-02 2007-10-10 ソニー株式会社 固体撮像装置およびその撮像方法
JP3262216B2 (ja) * 1997-10-15 2002-03-04 日本電気株式会社 固体撮像装置およびその駆動方法
JPH11164206A (ja) * 1997-12-01 1999-06-18 Fuji Film Microdevices Co Ltd 固体撮像素子及び電荷転送方法
JP4131052B2 (ja) * 1998-07-17 2008-08-13 ソニー株式会社 撮像装置

Also Published As

Publication number Publication date
KR100549640B1 (ko) 2006-02-06
US7079183B1 (en) 2006-07-18
EP1091567A3 (en) 2004-02-04
JP4342095B2 (ja) 2009-10-14
EP1091567A2 (en) 2001-04-11
JP2001177766A (ja) 2001-06-29

Similar Documents

Publication Publication Date Title
JP4428235B2 (ja) 固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置
US9210345B2 (en) Shared readout low noise global shutter image sensor method
EP0313322B1 (en) Solid-state image sensor having a plurality of horizontal transfer portions
US4514766A (en) Solid-state imaging device
KR100549640B1 (ko) 전하전송장치, 이를 사용한 고체촬상장치 및 그 제어방법
KR19980024922A (ko) ２층 전극구조를 갖는 ｃｃｄ 촬상센서
US7184083B2 (en) Solid state image pickup apparatus of low power consumption and its driving method
US20060164532A1 (en) Solid state imaging apparatus and driving method for the solid stateimaging apparatus
US7804539B2 (en) Solid-state imaging device and method of driving same
JP4444754B2 (ja) 固体撮像装置の駆動方法
US5900769A (en) Two-dimensional CCD having storage cells for withdrawing charge packets from transfer channels during horizontal scan periods
JPS62208668A (ja) 電荷移送形固体撮像素子
US5943095A (en) Method for operating charge-coupled device at high speed
US6207982B1 (en) Solid-state image pickup device capable of high-speed transfer of signal charges in horizontal direction
JP3397151B2 (ja) 固体撮像素子の駆動方法
JPH09307816A (ja) Ｃｃｄ
US7586133B2 (en) Solid state imaging apparatus and driving method of solid state imaging apparatus
JPH09205192A (ja) 電荷結合素子形固体撮像素子とその製造及び駆動方法
JP2940803B2 (ja) 固体撮像素子
JPS58175372A (ja) 固体撮像素子
JP4075988B2 (ja) 電荷転送装置及び固体撮像装置
JPH0433143B2 (ko)
JP5466975B2 (ja) 固体撮像装置、固体撮像装置の駆動方法及びカメラ
JPH0560303B2 (ko)
JPH09181292A (ja) 固体撮像素子とその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee