JP2003101005A

JP2003101005A - 固体撮像装置

Info

Publication number: JP2003101005A
Application number: JP2001295251A
Authority: JP
Inventors: Toshio Imai; 俊雄今井
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 2001-09-27
Filing date: 2001-09-27
Publication date: 2003-04-04

Abstract

(57)【要約】【課題】製造ばらつき等で変動する増幅素子のしきい
値を固体撮像装置ができた後に補正し、暗時の固定パタ
ーンノイズを抑制することで、高Ｓ／Ｎが可能な固体撮
像装置を提供する。【解決手段】フォトダイオード１４と、光電荷に対応
する信号を出力する半導体不揮発性メモリ素子からなる
増幅素子１１と、この増幅素子１１の出力端子と出力信
号線とを接続する読み出し画素選択スイッチ素子１２
と、電位を初期化するリセット用スイッチ素子１３とで
構成した増幅型固体撮像装置を単位画素とした固体撮像
装置において、この半導体不揮発性メモリのしきい値を
個々に設定するための電圧印加手段を有し、固体撮像装
置の単位画素の暗出力を制御できるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＭＯＳ（Ｍｅｔａｌ
ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｏｒ）型固体撮像
装置に関し、とくに増幅素子のしきい値のばらつきによ
る固定パターンノイズを抑制することで、高Ｓ／Ｎが可
能な固体撮像装置に関するものである。

【０００２】

【従来の技術】近年、携帯電話やＰＤＡ等の小型携帯情
報端末に搭載できるカメラ用として低消費電力、低電圧
型の固体撮像装置が望まれている。このような、使いや
すい低消費電力の固体撮像装置として、一般的にＭＯＳ
型固体撮像装置が用いられている。ＭＯＳ型固体撮像装
置は、ＣＣＤ（Charge-Coupled Device）素子と比較す
ると、単一電源が使用できるので使いやすく、低消費電
力というメリットがある。

【０００３】しかし、ＭＯＳ型撮像装置には、固定パタ
ーンノイズなどの、ＣＣＤ型固体撮像装置では特に問題
となっていない新たな問題が発生する。

【０００４】図８は従来のＭＯＳ型固体撮像装置を示す
回路構成図である。この図８において、画素７０（７０
−１１、７０−１２、７０−２１、７０−２２）は、フ
ォトダイオード７１の検出信号を増幅する増幅素子７２
と、信号を読み出す行を選択する読み出し画素選択用ス
イッチ素子７３と、信号電荷をリセットするリセット用
スイッチ素子７４から構成されており、行列２次元状に
配列して撮像領域を形成する。なお、図８では２行２列
であるが、実際はこれより多くの画素７０が配列されて
いる。

【０００５】垂直シフトレジスタ７５からの水平アドレ
ス線７６（７６−１、７６−２）は読み出し画素選択用
スイッチ素子７３のゲートに接続され、信号を読み出す
行を決めている。リセット用スイッチ素子７４のゲート
には、リセット線７７に共通接続されている。増幅素子
７２のドレインは、列方向に配置された垂直信号線７８
（７８−１、７８−２）に読み出し画素選択用スイッチ
素子７３を介して接続される。

【０００６】垂直信号線７８の一端は、水平シフトレジ
スタ８０から供給される選択パルスにより選択される読
み出し列選択用スイッチ素子７９（７９−１、７９−
２）を介して水平信号線８１に接続され、その他端は抵
抗８３（８３−１、８３−２）を介して読み出し用電源
Ｖｒに接続している。

【０００７】図９は、この固体撮像装置を動作させるタ
イミングチャートである。水平アドレス線７６−１をハ
イレベルにするアドレスパルス７０１を水平アドレス線
７６−１に印加し、この行の読み出し画素選択用スイッ
チ素子７３をオンにする。そうすると、選択された行の
増幅素子７２と抵抗８３とで読み出し電圧Ｖｒの分圧回
路が構成される。そして、増幅素子７２のゲート電圧、
即ちフォトダイオード７１の保持電圧に依存した電圧が
垂直信号線７８に現れる。

【０００８】次いで、水平シフトレジスタ８０から水平
選択パルス８０１、８０２を読み出し列選択用スイッチ
素子７９に順次印加し、水平信号線８１から１行分の信
号を順次取り出す。つぎに水平アドレス線７６−２にア
ドレスパルス７０２を印加する。この動作を順次繰り返
すことにより、２次元に配列された画素の信号を全て読
み出すことができる。そして、全画素の信号の読み出し
が終わるとリセット線７７をハイレベルにするパルスＲ
Ｃを印加し、全画素のリセット用スイッチ素子をオンし
て信号電荷をリセットする。

【０００９】ところが固体撮像装置は製造過程中の種々
の要因により、増幅素子７２のしきい値は画素毎にばら
つくから、フォトダイオード７１の保持電圧が各画素で
同じであっても、信号の出力電圧は画素毎にばらつくこ
とになる。つまり、再生画像にはムラとして現れる。こ
のムラはＭＯＳ型固体撮像装置特有の固定パターンノイ
ズである。また、特に暗い部分の再生画像でこのムラは
目立つため、ＭＯＳ型固体撮像装置の最大の問題であ
る。

【００１０】従来、この固定パターンノイズの抑圧手段
として、撮像装置の外部にメモリを設け、暗時の固定パ
ターンノイズを記憶させ、画素ごとの出力ばらつきを補
正した画像信号を得る手段が行われている。

【００１１】図６に複数の画素を２次元に配列してなる
固体撮像装置における、一行分の画像信号の明出力１０
１と暗出力１０２とを示す。明出力１０１は面内分布が
均一である基準光照射下での信号である。本来であれば
一定の出力値が得られるはずであるが、暗出力１０２の
信号分布が加算されている。以下ｎ画素目の信号を例に
従来の補正手段を説明する。

【００１２】まずはじめに、暗補正は固体撮像装置を遮
光した状態での全ての画素の暗出力Ｖｓ（ｎ）を撮像素
子の固定パターンノイズとして外部に設けたメモリに記
憶させる。補正された画像信号１０３はメモリに記憶さ
れた暗出力Ｖｓ（ｎ）を使って画素ごとに、式（１）の
演算を行い得ることができる。Ｄｐ（ｎ）＝Ｖｐ（ｎ）−Ｖｄ（ｎ）………（１）Ｄｐ（ｎ）：ｎ画素目の補正された画像信号データＶｐ（ｎ）：ｎ画素目の明出力

【００１３】

【発明が解決しようとする課題】この従来の技術で説明
した固定パターンノイズ抑圧手段の欠点は、各画素の暗
時の出力電圧を記憶するためのメモリ容量として大容量
が必要であり、さらに映像信号から減算するための演算
回路が必要となるため回路規模が大きくなり、小型かつ
薄型という固体撮像装置の特徴を生かせない。

【００１４】さらに、基準となる温度での固定パターン
ノイズのみを外部のメモリに記憶させるだけでは、周囲
温度の変動による固定パターンノイズの変化に対応でき
ない。温度による固定パターンノイズ変動に対応するた
めには、温度係数を記憶するためにさらなるメモリと温
度係数の乗算回路と温度計測回路とが必要になり、回路
規模をますます大きくすることになる。また、温度計測
回路のばらつきに対する、さらなる補正が必要になる。

【００１５】このように、外部のメモリにデータを記憶
して全画素の信号出力を補正する手段は、画素数が少な
い場合には可能であるが、数百万画素の固体撮像装置に
おいては、メモリ容量は、当然のことながら補正電圧の
分解能によって異なるが、画素の数倍から数十倍の容量
は必要となる。また、この補正処理を行うのに必要な時
間も撮影間隔に加算されることになるので問題になる。

【００１６】そこで本発明の目的は、人間がもつ視覚の
特性上、入射光量に比例して発生する明るい部分での固
定パターンノイズより暗い部分での固定パターンノイズ
の方が目につきやすいので、この暗出力における増幅素
子のしきい値ばらつきに起因する固定パターンノイズを
外部メモリを用いることなく低減することにある。

【００１７】

【課題を解決するための手段】上記目的を達成するため
本発明の半導体抵抗装置においては、下記の構造を採用
する。

【００１８】本発明の固体撮像装置は、フォトダイオー
ドと該フォトダイオードに入射した光により発生した光
電荷に対応する信号を出力する増幅素子と該増幅素子の
出力端子と垂直信号線とを接続する読み出し画素選択用
スイッチ素子と前記フォトダイオードの陰極側の電位を
所定の電位に設定するリセット用スイッチ素子とを有す
る単位画素を複数有する固体撮像装置であって、前記増
幅素子は半導体不揮発性メモリ素子からなり、前記半導
体不揮発性メモリ素子のしきい値を個々に設定するため
の電圧印加手段を有することを特徴とする。

【００１９】本発明の固体撮像装置を構成する前記単位
画素は行列に配置されており、前記半導体不揮発性メモ
リのしきい値を変動させるための電圧印加手段は、前記
半導体不揮発性メモリ素子の書き込み行を選択する書き
込み行選択手段と、前記半導体不揮発性メモリ素子の書
き込み列を選択する書き込み列選択手段と、電源電圧を
前記半導体不揮発性メモリ素子の書き込み電圧に切り替
える切り替え手段とを有することを特徴とする。

【００２０】本発明の固体撮像装置を構成する半導体不
揮発性メモリ素子は、電気的にしきい値を設定すること
により情報を記憶することが可能なメモリ素子であるこ
とを特徴とする。

【００２１】〔作用〕この発明による固体撮像装置で
は、半導体不揮発性メモリを単位画素の光電荷に対応す
る信号を出力する増幅素子に用いることにより、増幅素
子である半導体不揮発性メモリ素子にプログラム電圧を
印加することで、しきい値を変動させることが可能であ
る。つまり、撮像領域を構成する全画素の増幅素子に対
し、所望のしきい値になるようにプログラムすること
で、増幅素子のしきい値の製造ばらつきに起因する暗出
力の固定パターンノイズを抑制することが可能である。

【００２２】

【発明の実施の形態】以下、本発明の半導体抵抗装置を
実施するための最適な実施形態について、図面を参照し
ながら説明する。

【００２３】〔構成説明：図１、図２〕図１は本発明の
実施形態における固体撮像装置を示す回路図である。以
下、この図１を用いて本発明の実施形態を説明する。こ
の図１において、符号１−１１は１行１列目の画素、符
号１−１２は１行２列目の画素、符号１−２１は２行１
列目の画素、符号１−２２は２行２列目の画素であり、
説明の便宜上、画素を２行２列に配置した場合を例示的
に示しているが、実際にはもっと多くの画素を２次元状
に配列して撮像領域を形成する。なお、各画素もこの発
明による１個の固体撮像装置を構成しており、特にその
配列位置を区別する必要がない場合は、画素１という。

【００２４】この画素１は、それぞれ、入射光に応じて
光電荷を発生するフォトダイオード１４と、このフォト
ダイオード１４のカソード領域に蓄積した電荷を充放電
して初期状態にするリセット用スイッチ素子１３と、フ
ォトダイオード１４の保持電圧がゲートに印加される増
幅素子１１と、増幅素子１１のドレイン側に設けられた
読み出し画素選択用スイッチ素子１２とから構成されて
いる。

【００２５】図１において、画素１−１１を構成する上
記フォトダイオードおよび各素子にのみ符号を付してい
るが、他の画素１−１２、１−２１、１−２２について
もまったく同じ構成であるので、符号を省略している。
これら画素１を行列２次元に複数個配置して撮像領域を
構成している。

【００２６】画素１において、リセット用スイッチ素子
１３、および読み出し画素選択用スイッチ素子１２の各
素子はｎチャネルＭＯＳトランジスタによって構成され
ている。また、増幅素子１１はｎチャネル型の半導体不
揮発性メモリ素子によって構成されている。

【００２７】増幅素子１１は図７に模式的に示すＭＯＮ
ＯＳ（金属−酸化膜−窒化膜−酸化膜−半導体）構造の
半導体不揮発性メモリ素子である。ゲート絶縁膜はゲー
ト電極４４側よりトップ酸化膜４３と、シリコン窒化膜
４２と、トンネル酸化膜４１との３層構造の絶縁膜であ
る。さらに、シリコン基板４６にソース・ドレイン領域
４５を形成することで電界効果トランジスタとして動作
する。

【００２８】このＭＯＮＯＳ構造のメモリ素子の書き込
み方法を簡単に説明する。まず、図７の３層構造のゲー
ト絶縁膜の両端に高電圧を印加することでトンネル電流
を流し、シリコン窒化膜４２に電荷を捕獲することによ
り、しきい値を電気的に変動させる。この際、シリコン
窒化膜４２に電子が捕獲されるとメモリ素子のしきい値
は高電圧側に変動し、正孔が捕獲されるとメモリ素子の
しきい値は低電圧側に変動する。以下シリコン窒化膜４
２に電子を捕獲し、図１における増幅素子１１のしきい
値電圧を高くすることを書き込みとする。

【００２９】図１において、画素１−１１と画素１−２
１の増幅素子１１のソースはワード線１０−１により、
共通にバッファ１９−１に接続し、画素１−１２と画素
１−２２の増幅素子１１のソースはワード線１０−２に
より、共通にバッファ１９−２に接続しており、第４の
シフトレジスタ４を用いてソースに印加する電圧を０Ｖ
と電源電圧Ｖｄｄとに切り替える。

【００３０】また、各画素１のリセット用スイッチ素子
１３のドレインは、電源線２２に共通接続されており、
電源電圧Ｖｄｄが印加される。一方、各画素１のフォト
ダイオード１４のアノード端子は接地されているので、
フォトダイオード１４は常に逆バイアス状態で使用する
ことになる。増幅素子１１、リセット用スイッチ素子１
３、および読み出し画素選択用スイッチ素子１２のそれ
ぞれの基板端子は接地されている。

【００３１】一方、画素１−１１と１−１２の各読み出
し画素選択用スイッチ素子１２のゲートは、第１のシフ
トレジスタ５の水平アドレス線６−１に共通接続され、
１行目の画素１−１１と１−１２とが同時に制御され、
画素１−２１と１−２２の各読み出し画素選択用スイッ
チ素子１２のゲートは、第１のシフトレジスタ５の水平
アドレス線６−２に共通接続され、２行目の画素１−２
１と１−２２が同時に制御される。

【００３２】そして、第１のシフトレジスタ５から水平
アドレス線６（６−１、６−２）に出力されるアドレス
パルスにより、各画素１の読み出し画素選択用スイッチ
素子１２が行毎に順次選択される。この第１のシフトレ
ジスタ５が読み出し行選択手段である。

【００３３】その選択された画素１の読み出し画素選択
用スイッチ素子１２は導通し、増幅素子１１のドレイン
は読み出し画素選択用スイッチ素子１２を介して垂直信
号線７（７−１、７−２）にそれぞれ接続される。すな
わち、１列目の画素１−１１と１−２１の増幅素子１１
のドレインは垂直信号線７−１に、２列目の画素１−１
２と１−２２の増幅素子１１のドレインは垂直信号線７
−２に、それぞれ接続される。

【００３４】そして、垂直信号線７−１は列選択用スイ
ッチ素子１８−１を介して、垂直信号線７−２は列選択
用スイッチ素子１８−２を介して、それぞれ１本の水平
信号線２０に共通に接続されている。また、垂直信号線
７（７−１、７−２）の他端は抵抗２５（２５−１、２
５−２）を介して読み出し用電源Ｖｒに接続している。

【００３５】さらに、各列選択用スイッチ素子１８（１
８−１、１８−２）のゲートは、第２のシフトレジスタ
８の垂直アドレス線９−１、９−２にそれぞれ接続され
ている。そして、第２のシフトレジスタ８から各垂直ア
ドレス線９−１、９−２に出力されるアドレス信号によ
って、各列選択用スイッチ素子１８−１、１８−２が順
次選択されて、画素１による光信号を水平信号線２０に
順次出力される。

【００３６】これらの垂直信号線７（７−１、７−
２）、水平信号線２０、列選択用スイッチ素子１８（１
８−１、１８−２）、および第２のシフトレジスタ８等
により、読み出し列選択手段を構成している。なお、列
選択用スイッチ素子１８（１８−１、１８−２）も、ｎ
チャネルＭＯＳトランジスタによって構成されている。

【００３７】次に、画素１−１１と１−１２の各リセッ
ト用スイッチ素子１３のゲートは、第３のシフトレジス
タ３のリセット行選択線１７−１に共通接続され、１行
目の画素１−１１と１−１２が同時に制御され、画素１
−２１と１−２２の各リセット用スイッチ素子１３のゲ
ートは、第３のシフトレジスタ３のリセット行選択線１
７−２に共通接続され、２行目の画素１−２１と画素１
−２２が同時に制御される。その選択された画素１のリ
セット用スイッチ素子１３は導通し、増幅素子１１のゲ
ートとフォトダイオード１４のカソードとは、リセット
用スイッチ素子１３を介して電源線２２にそれぞれ接続
される。

【００３８】そして、全画素１の信号の読み出しが終わ
るとリセット行選択線１７（１７−１、１７−２）を同
時にハイレベルにするパルスを第３のシフトレジスタ３
から印加し、全画素１のリセット用スイッチ素子１３を
同時にオンにして信号電荷をリセットする。もしくは、
１行分の画素の読み出しが終わると、その行に対応する
リセット行選択線１７をハイレベルにするパルスを第３
のシフトレジスタ３から印加し、ハイレベルのリセット
行選択線１７に接続するリセット用スイッチ素子１３を
オンにして信号電荷をリセットする。全画素１の読み出
しが終了するまでこの動作を繰り返しても良い。一方、
書き込み時にはリセット行選択線１７（１７−１、１７
−２）に出力されるアドレスパルスにより、各画素１の
リセット用スイッチ素子１３が行毎に順次選択される。
この第３のシフトレジスタ３が書き込み行選択手段であ
る。

【００３９】また、読み出し時には各画素１の増幅素子
１１のソースに印加される電圧が０Ｖとなるように、第
４のシフトレジスタ４からバッファ１９（１９−１、１
９−２）を介してワード線１０（１０−１、１０−２）
を制御する。一方、書き込み時には第４のシフトレジス
タ４からバッファ１９（１９−１、１９−２）を介して
ワード線１０（１０−１、１０−２）に出力されるデー
タ信号によって、各書き込み列が順次選択される。この
第４のシフトレジスタ４が書き込み列選択手段である。

【００４０】電源線２２には、電源設定手段２から電源
端子Ｖｄｄを介して画素１の増幅素子１１を構成してい
る半導体不揮発性メモリのしきい値を変動させるための
プログラム電圧Ｖｐｐと固体撮像装置の動作電圧Ｖｄと
が供給される。図２に電源設定手段２の構成を示す。

【００４１】図２において、電源設定手段２は、プログ
ラム電圧Ｖｐｐを供給する電源と、固体撮像装置の動作
電圧Ｖｄを供給する電源と、タイマ手段２３と、このタ
イマ手段２３の制御により図１のＶｄｄ端子に動作電圧
Ｖｄとプログラム電圧Ｖｐｐとを切り替えて出力する切
り替え手段２４とから構成される。

【００４２】〔実施の形態の動作説明：図３から図５〕
この実施形態の固体撮像装置の暗出力での固定パターン
ノイズ除去動作について、図３から図５を用いて説明す
る。

【００４３】図１の固体撮像装置において製造後の画像
信号の暗出力のばらつきを抑制する動作を図３から図５
に示す。これは、図１における画素１の増幅素子１１を
構成する半導体不揮発性メモリの製造後のしきい値分布
を所望のしきい値より低く設定することにより、そのし
きい値の差分を補正するように半導体不揮発性メモリに
対し書き込み動作をする。

【００４４】図３に示す状態は、製造後の画素１−１
１、１−１２、１−２１、１−２２の暗出力と所望の暗
出力Ｖ０との差ΔＶ１１、ΔＶ１２、ΔＶ２１、ΔＶ２
２が有り、さらに、それぞれの差にばらつきが有るため
固定パターンノイズが存在している状態である。つま
り、各画素の製造後の暗出力に差ΔＶ１１、ΔＶ１２、
ΔＶ２１、ΔＶ２２を加算することにより、固定パター
ンノイズを除去する。

【００４５】図４は画素１の増幅素子１１にＭＯＮＯＳ
構造の半導体不揮発性メモリ素子を用いた場合の書き込
み時間と暗出力の変化量との関係を示した図である。こ
こで固体撮像装置の動作電圧Ｖｄは５Ｖ、書き込み電圧
Ｖｐｐは９Ｖ、読み出し用電源Ｖｒは４．５Ｖ、読み出
し用の抵抗２５は１５ｋΩを使用している。増幅素子１
１を構成するＭＯＮＯＳ構造の半導体不揮発性メモリ素
子を書き込みすることで画素１の増幅素子１１のしきい
値電圧を高くし、暗出力電圧を上昇させることが可能で
ある。

【００４６】つまり、画素１−１１の暗出力の補正量は
図３からΔＶ１１であることが求まる。次に、画素１−
１１の書き込み時間は図４からｔ１１であることが求ま
る。同様に画素１−１２、１−２１、１−２２について
も、差分ΔＶ１２、ΔＶ２１、ΔＶ２２を補正する書き
込み時間ｔ１２、ｔ２１、ｔ２２が求まる。

【００４７】次に、この各画素１の増幅素子１１を構成
する半導体不揮発性メモリ素子への書き込み動作につい
て、図５のタイミングチャートによって説明する。

【００４８】まず、図２の電源設定手段２の切り替え手
段２４をＶｄ側にし、通常の動作電圧を図１の電源端子
Ｖｄｄに供給する。読み出し行選択手段である図１に示
した第１のシフトレジスタ５から、水平アドレス線６−
１、６−２を書き込み動作の期間はローレベルにする。
同じように、読み出し列選択手段である図１に示した第
２のシフトレジスタ８から、垂直アドレス線９（９−
１、９−２）を書き込み動作の期間はローレベルにす
る。

【００４９】続いて、各画素１への書き込みを行う。ま
ず、書き込み行選択手段である図１に示した第３のシフ
トレジスタ３から、リセット行選択線１７−１をハイレ
ベルにするアドレスパルス６０１（図５に示す）を印加
する。それにより、１行目の画素１−１１と画素１−１
２のリセット用スイッチ素子１３をオン状態にし、画素
１−１１と画素１−１２の増幅素子１１のゲートは、リ
セット用スイッチ素子１３を介して電源線２２に接続さ
れる。

【００５０】つぎに、図１に示した書き込み列選択手段
の第４のシフトレジスタ４から、ワード線１０−１をロ
ーレベルとするデータパルス９０１（図５に示す）を印
加して、画素１−１１と画素１−２１の増幅素子１１の
ソース電位を０Ｖとする。一方、ワード線１０−２をハ
イレベルとするデータパルス９０２（図５に示す）を印
加して、画素１−１２と画素１−２２の増幅素子１１の
ソース電位をＶｄとする。

【００５１】この状態にて、図２に示したタイマ手段２
３によって、画素１−１１の書き込み時間であるｔ１１
の期間は切り替え手段２４を書き込み電圧であるＶｐｐ
側にし、電源端子Ｖｄｄに供給する。このとき、画素１
−１１の増幅素子１１のゲートは書き込み電圧Ｖｐｐが
印加される。また、ソースには０Ｖが印加されているの
で、増幅素子１１のチャネル領域には反転層が形成さ
れ、ソースから電子が供給される。また、読み出し画素
選択用スイッチ素子１２はオフ状態であるため、増幅素
子１１のドレインには電流が流れ込まない。従って、増
幅素子１１のチャネル領域は０Ｖとなり、増幅素子１１
のゲート絶縁膜には書き込み電圧Ｖｐｐが印加され、ト
ンネル電流が流れ書き込みが行われる。

【００５２】一方、画素１−１２の増幅素子１１のゲー
トにも書き込み電圧Ｖｐｐが印加されるが、ソースには
書き込み電圧Ｖｐｐが印加されているので、増幅素子１
１のチャネル領域には反転層が形成されず、空乏層が形
成される。したがって、増幅素子１１のゲート絶縁膜に
は書き込み電圧は印加されない。また、チャネル領域に
は十分な電子が存在しないのでトンネル電流は流れな
い。つまり、書き込みは起こらない。

【００５３】画素１−２１と１−２２の増幅素子１１の
ゲートは、リセット用スイッチ素子１３がオフ状態なの
で電源線２２とは接続しておらず、増幅素子１１のゲー
トに書き込み電圧Ｖｐｐが印加されることは無いので、
書き込みは起こらない。

【００５４】次いで、図１に示した書き込み列選択手段
の第４のシフトレジスタ４から、ワード線１０−２をロ
ーレベルとするデータパルス９０２（図５に示す）を印
加して、画素１−１２と画素１−２２の増幅素子１１の
ソースを０Ｖとする。一方、ワード線１０−１をハイレ
ベルとするデータパルス９０１（図５に示す）を印加し
て、画素１−１１と画素１−２１の増幅素子１１のソー
ス電位をＶｄとする。

【００５５】この状態にて、図２に示したタイマ手段２
３によって、画素１−１２の書き込み時間であるｔ１２
の期間は切り替え手段２４を書き込み電圧であるＶｐｐ
側にし、電源端子Ｖｄｄに供給すると画素１−１２の増
幅素子１１に書き込みが行われる。このようにして、１
行目の画素１−１１と画素１−１２の暗出力の補正が行
うことができる。

【００５６】続いて、第３のシフトレジスタ３から、図
５に示すアドレスパルス６０２をリセット行選択線１７
−２に印加し、ついで、第４のシフトレジスタ４からワ
ード線１０−１をローレベルとするデータパルス９０１
を印加して、画素１−１１と画素１−２１の増幅素子１
１のソースを０Ｖとする。一方、ワード線１０−２をハ
イレベルとするデータパルス９０２を印加して、画素１
−１２と画素１−２２の増幅素子１１のソース電位をＶ
ｄとする。この状態にて、図２に示したタイマ手段２３
により、画素１−２１の書き込み時間であるｔ２１の期
間は切り替え手段２４を書き込み電圧であるＶｐｐ側に
し、電源端子Ｖｄｄに供給すると画素１−２１の増幅素
子１１に書き込みが行われる。

【００５７】ついで、第４のシフトレジスタ４からワー
ド線１０−２をローレベルとするデータパルス９０２を
印加して、画素１−１２と画素１−２２の増幅素子１１
のソースを０Ｖとする。一方、ワード線１０−１をハイ
レベルとするデータパルス９０１を印加して、画素１−
１１と画素１−２１の増幅素子１１のソース電位をＶｄ
とする。この状態にて、図２に示したタイマ手段２３に
よって、画素１−２２の書き込み時間であるｔ２２の期
間は切り替え手段２４を書き込み電圧であるＶｐｐ側に
し、電源端子Ｖｄｄに供給すると画素１−２２の増幅素
子１１に書き込みが行われる。これによって、上述の１
行目と同様にして、２行目の画素１−２１と画素１−２
２の暗出力の補正が行うことができる。

【００５８】このようにして、撮像領域に２次元配置さ
れるすべての画素１に対する、暗出力の補正を行うこと
ができ、固定パターンノイズを抑制することが可能であ
る。

【００５９】上述した実施形態では２行２列の場合を示
したが、行数および列数はもっと多い配列になっても、
同様に暗出力の補正を行うことができる。つまり、固定
パターンノイズを外部に設けた各画素の暗時の出力電圧
を記憶するためのメモリを用いることなく低減すること
ができる。このことは、映像信号から固定パターンノイ
ズを減算するための演算回路を必要としない。また、こ
の減算処理をするための処理時間も必要としない。

【００６０】さらに、本発明の実施の形態においては、
撮像領域に２次元配置される画素１の増幅素子１１のし
きい値を直接変動させることにより暗出力を補正してい
ることと、撮像領域を構成する各増幅素子１１は同一の
温度特性であることから、周囲温度が変化しても、固定
パターンノイズを抑制することが可能である。

【００６１】また、本発明の実施形態における増幅素子
１１を構成する半導体不揮発性メモリとしてＭＯＮＯＳ
構造の素子を用いて説明を行ったが、フローティングゲ
ート構造、ＭＮＯＳ構造の半導体不揮発性メモリを用い
てもよい。

【００６２】また、上述した実施形態においては、各画
素１を構成する増幅素子１１に一度だけの書き込みで暗
出力の補正をする説明を行ったが、補正量を確認しなが
ら複数回に分けて書き込みを行ってもよい。

【００６３】また、上述した実施形態における読み出し
行選択手段、読み出し列選択手段、書き込み行選択手
段、書き込み列選択手段として、第１、第２、第３、第
４のシフトレジスタに代えて、それぞれデコーダを用い
ることにより、各画素１の読み出しも書き込みもランダ
ムアクセスが可能になる。

【００６４】さらに上述した実施形態においては、各画
素１を構成する増幅素子１１、リセット用スイッチ素子
１３、および読み出し画素選択用スイッチ素子１２と、
読み出し列選択用スイッチ素子１８−１、１８−２は、
いずれもｎチャネルＭＯＳトランジスタとして説明を行
ったが、ｎチャネルＭＯＳトランジスタとｐチャネルＭ
ＯＳトランジスタを組み合わせて用いてもよい。あるい
は、ｐチャネルＭＯＳトランジスタのみで構成してもよ
い。ただし、ｐチャネルＭＯＳトランジスタのゲート制
御信号の極性は、ｎチャネルＭＯＳトランジスタのゲー
ト制御信号の場合とは逆極性になる。

【００６５】

【発明の効果】以上の説明から明らかなように、この発
明による固体撮像装置では、製造ばらつき等で変動する
増幅素子のしきい値を固体撮像装置ができた後に補正
し、暗出力の固定パターンノイズを抑制することで、高
Ｓ／Ｎが可能な固体撮像装置を提供する。

【図面の簡単な説明】

【図１】本発明の実施の形態における固体撮像装置を示
す回路図である。

【図２】本発明の実施の形態における固体撮像装置の電
源設定手段を示すブロック図である。

【図３】本発明の実施の形態における固体撮像装置の固
定パターンノイズを説明するための図面である。

【図４】本発明の実施の形態における固体撮像装置の各
画素による暗出力の補正方法を説明するための図面であ
る。

【図５】本発明の実施の形態における固体撮像装置の各
画素による暗出力の補正方法を説明するためのタイミン
グを示す図面である。

【図６】従来の固体撮像装置の各画素による暗出力の補
正方法を説明するための図面である。

【図７】本発明の実施の形態における増幅素子を構成す
る不揮発性メモリ素子の構造を模式的に示した図面であ
る。

【図８】従来の固体撮像装置を示す回路図である。

【図９】従来の固体撮像装置における画像信号の読み出
し方法を説明するためのタイミングを示す図面である。

【符号の説明】

１画素２電源設定手段３第３のシフトレジスタ４第４のシフトレジスタ５第１のシフトレジスタ６水平アドレス線７垂直信号線８第２のシフトレジスタ９垂直アドレス線１１増幅素子１２読み出し画素選択用スイッチ素子１３リセット用スイッチ素子１４フォトダイオード１５読み出し列選択用スイッチ素子

Claims

【特許請求の範囲】

【請求項１】フォトダイオードと該フォトダイオード
に入射した光により発生した光電荷に対応する信号を出
力する増幅素子と該増幅素子の出力端子と垂直信号線と
を接続する読み出し画素選択用スイッチ素子と前記フォ
トダイオードの陰極側の電位を所定の電位に設定するリ
セット用スイッチ素子とを有する単位画素を複数備える
固体撮像装置であって、前記増幅素子は半導体不揮発性メモリ素子からなり、前記半導体不揮発性メモリ素子のしきい値を個々に設定
するための電圧印加手段を有することを特徴とする固体
撮像装置。
【請求項２】前記単位画素は行列に配置されており、前記半導体不揮発性メモリのしきい値を変動させるため
の電圧印加手段は、前記半導体不揮発性メモリ素子の書
き込み行を選択する書き込み行選択手段と、前記半導体
不揮発性メモリ素子の書き込み列を選択する書き込み列
選択手段と、電源電圧を前記半導体不揮発性メモリ素子
の書き込み電圧に切り替える切り替え手段とを有するこ
とを特徴とする請求項１記載の固体撮像装置。
【請求項３】前記半導体不揮発性メモリ素子は、電気
的にしきい値を設定することにより情報を記憶すること
が可能なメモリ素子であることを特徴とする請求項１記
載の固体撮像装置。