JP4554560B2 - 一つ以上の浮遊ゲート素子を用いるイメージ・センサ・アーキテクチャ - Google Patents
一つ以上の浮遊ゲート素子を用いるイメージ・センサ・アーキテクチャ Download PDFInfo
- Publication number
- JP4554560B2 JP4554560B2 JP2006168874A JP2006168874A JP4554560B2 JP 4554560 B2 JP4554560 B2 JP 4554560B2 JP 2006168874 A JP2006168874 A JP 2006168874A JP 2006168874 A JP2006168874 A JP 2006168874A JP 4554560 B2 JP4554560 B2 JP 4554560B2
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- semiconductor element
- mode
- photodiode
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007667 floating Methods 0.000 title claims description 145
- 239000004065 semiconductor Substances 0.000 claims description 113
- 230000005670 electromagnetic radiation Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 13
- 230000014759 maintenance of location Effects 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 230000000717 retained effect Effects 0.000 claims 4
- 238000007599 discharging Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
Description
本発明は概してイメージ・センサ技術に関する。より詳細には、本発明は一つ以上の浮遊ゲート素子を用いるイメージ・センサ・アーキテクチャを含む。
ＣＭＯＳ及びＣＣＤイメージ・センサはコンシューマ製品及び工業製品の両方において広範囲の用途を有する。このような用途には、スタンドアローン型デジタル・カメラ、自動車の夜間走行時のディスプレイ、コンピュータ周辺機器、超小型携帯電話用カメラなどが含まれる。
移動体通信技術では従来から、ＣＭＯＳイメージ・センサの画像撮像への使用に重点を置いている。しかしながら、消費者の期待によって高解像度ＣＭＯＳイメージ・センサ・アレイを使用する市場が活発になって、多くの問題がイメージ・センサ開発事業者に生じている。第１に、移動体通信技術が要求するサイズ制限によって、アレイ単位面積当たりの画素数を増やす必要がある。従って、画素サイズを従来のＣＭＯＳ画素よりも小さくする必要がある。画素サイズをこのように小さくすると、画素のダイナミック・レンジ及び感度がそれに伴って小さくなる。第２に、このような高解像度イメージ・センサ・アレイからの画像読み取り時間がアレイに用いる画素の数と共に長くなる。読み取り時間のこのような増加によって生じる画像劣化を低減するために、電子グローバル・シャッター機構（electronic global shutter mechanism ）を用いる必要がある。しかしながら、電子グローバル・シャッターを用いる画素は、非常に多くの部品を必要とし、画素開口率（pixel fill factor ）がそれに伴って低下する。
米国特許第６，８７９，３４０号明細書
従って、本願発明者らは工業分野において、上述の不具合の一つ以上を解決するために画素アーキテクチャを改善する必要があるという結論に達した。
同様の参照番号が個々の図を通じて同じ、あるいは機能的に類似する構成要素を指し、かつ以下の詳細な記述とともに本明細書の一部に組み込まれ、一部を構成する添付図面は、種々の実施形態を更に例示し、かつ本発明による種々の原理及び利点の全てを説明するために役立つ。
当業者であれば、これらの図における構成要素が説明を簡単かつ明瞭にするために示され、そして必ずしも寸法通りには描かれていないことが分かるであろう。例えば、これらの図における幾つかの構成要素の寸法を他の構成要素に対して誇張して描いて本発明の実施形態を理解し易くしている。
図２は、一括して６０で示す画像取得システムを示し、このシステムは、本発明の例示としての一の実施形態に従って構成される複数の画素回路７０を含む画像アレイ６５を用いる。図示のように、これらの画素回路７０は複数の行及び列のアレイ６５として配置される。各行の画素回路７０は個々にアドレス指定することができ、そして必要に応じて、駆動行からの出力信号を同時に読み出すことができる。
この例示としての実施形態では、画像ソースからの電磁放射７５がレンズ８０及びアレイ・オーバーレイ８５を通して個々の画素回路７０の感光素子に振り向けられる。アレイ・オーバーレイ８５は、電磁放射７５のスペクトル内の特定の波長のみを選択画素に露光するように構成されている。例えば、アレイ・オーバーレイ８５は、カラー画像を生成する方法に従って、アレイ６５の所定の画素７０に選択的に赤色光、緑色光、または青色光のみを当てて露光するように機能する。
行選択回路９０を使用して画像アレイ６５の所定行の画素回路７０を読み出すことができるようにする。駆動行の画素回路７０からの出力信号は列読み出し回路９５に供給される。列読み出し回路９５は、多数の種々の方法によっても構成することができる。例えば、列読み出し回路９５は１つの相関２重サンプリング（ＣＤＳ：Correlated Double Sampling）回路を含むことができ、この回路は、アレイの１つの行が行選択回路９０を通して選択されるとアレイ６５の個々の列を選択的に読み出す。別の例示としての実施形態では、複数のＣＤＳ回路を使用して、アレイ６５の各列（または全列よりも遥かに少ない列）を同時に、該当するＣＤＳ回路によって読み出すことができるようにする。他の例示としての実施形態では、１回の読み出しサイクルの間に各画素回路７０を１回読み出す回路を用いることができるので、ＣＤＳ回路は必要ではなくなる。好適には、画素回路７０からのアナログ信号は列読み出し回路９５によってデジタル・フォーマットに変換され、次にデジタル・データがフレーム・グラバー１００によって配列されて画像フレームとなる。システム６０が実行する種々の動作のタイミングは、クロック兼タイミング発生回路１０５などにより調整されることが好ましい。フレーム・グラバー１００自体が多数の画像処理ルーチン（すなわち、画像圧縮、画像強調など）を実行することができる、または画像データを出力１１４から供給して、このデータを一つ以上の更に別のシステムが処理する。
システム６０の画像アレイ６５における使用に適する画素回路７０の一つの実施形態を図３に示す。一般的に、画素回路７０は浮遊ゲート半導体素子（floating gate semiconductor element ）１１５、感光性半導体素子１１７、及び画素制御回路１２０により構成される。浮遊ゲート半導体素子１１５は、ドレイン１２５、ソース１３０、制御ゲート１３５、及び浮遊ゲート１４０を含む。図示の例示としての実施形態では、感光性半導体素子１１７は、検出対象の画像からの電磁放射に曝されるように位置するピン・フォトダイオードとすることができる。図示の例示としての実施形態のフォトダイオード１１７はアノード１４５及びカソード１５０を含む。
画素制御回路１２０は、浮遊ゲート半導体素子１１５及びフォトダイオード１１７を複数の制御モードにするように接続される。これらの制御モードは、少なくとも一つの消去モード及び少なくとも一つの露光モードを含む。消去モードでは、電荷の少なくとも一部分を浮遊ゲート半導体素子１１５の浮遊ゲート１４０から引き抜く。フォトダイオード１１７の両端に印加される電圧は、消去モードの間に大きくすることもできる。このようにして、浮遊ゲート半導体素子１１５及びフォトダイオード１１７の両方を初期化状態にする。
露光モードでは、浮遊ゲート半導体素子１１５の浮遊ゲート１４０を少なくとも部分的に、感光性半導体素子１１７の一端子の電圧に従って充電する。図示の例示としての実施形態では、浮遊ゲート１４０が少なくとも部分的に、フォトダイオード１１７のアノード１４５の電圧に従って充電される。アノード１４５の電圧は、フォトダイオード１１７が画像ソースからの電磁放射にどの程度曝されるかによって変わる。更に詳細には、フォトダイオード１１７の両端に電圧降下が生じ、この電圧降下は電磁放射に曝される量に対応する。フォトダイオード１１７が電磁放射に曝される量が大きくなるほど、フォトダイオード１１７の両端に生じる電圧降下が大きくなり制御ゲート１３５の電圧が下がる。
画素制御回路１２０はまた、フォトダイオード１１７及び浮遊ゲート半導体素子１１５をデータ保持モードにすることができる。データ保持モードでは、浮遊ゲート１４０に露光モードの間に捕獲される電荷は保持される。とりわけ、浮遊ゲート１４０の電荷は、フォトダイオード１１７の両端の電圧降下が変化してもほぼ一定に保持される。例えば、一旦、浮遊ゲート１４０が露光モードの間に充電されると、フォトダイオード１１７が画像ソースからの電磁放射に曝され続けても、電荷は浮遊ゲート１４０の上でほぼ永久に保持される。
画素制御回路１２０はまた、フォトダイオード１１７及び浮遊ゲート半導体素子１１５を読み出しモードにすることができ、このモードでは、露光モードの間に浮遊ゲート１４０に注入された電荷が効果的に検出される。図示の例示としての実施形態では、浮遊ゲート１４０の電荷によって、浮遊ゲート半導体素子１１５の閾値電圧ＶＴが変化する。従って、所定の電圧ＶＧＳを、浮遊ゲート半導体素子１１５の制御ゲート１３５とソース１３０との間に印加して、浮遊ゲート１４０の電荷量に対応する電流１５５をドレイン１２５とソース１３０との間に流すことができる。
図示のように、画素制御回路１２０はトランジスタ・スイッチ１６０及びダイオード１６５を含むことができる。トランジスタ・スイッチ１６０は、ＭＯＳＦＥＴなどのような、ドレイン１７０、ソース１７５、及び制御ゲート１８０を有する電界効果トランジスタとすることができる。制御ゲート１８０は行読み出し信号を、例えば図２の行選択回路９０から受信するように接続される。ＭＯＳＦＥＴ１６０のドレイン１７０及びソース１７５は、フォトダイオード１１７のカソード１５０及びアノード１４５にそれぞれ接続される。ダイオード１６５はアノード１８０を含み、アノードは、ＭＯＳＦＥＴ１６０のソース１７５及び浮遊ゲート半導体素子１１５の制御ゲート１３５を含む節点１８２に接続される。ダイオード１６５はまた、リセット／消去信号を受信するように接続されるカソード１８５を含む。動作電圧レベルをドレイン１７０、ドレイン１２５、及びソース１３０に発生させるために使用される種々の構成要素は図３に示していないが、これらの構成要素は、本明細書において種々の制御モードに関する記述が詳細に為された場合に、この技術分野の当業者であれば十分に設計し得るものである。
図４〜７は、上述した種々の動作モードの図３の画素アーキテクチャ７０を示している。これらのモードで動作する例示としての電圧レベルが判明する。しかしながら、画素アーキテクチャ７０を種々のモードで動作させるために必要な特定の電圧レベルが、用いる個々の素子の特性によって変わることが分かるであろう。
図４は、消去動作モードの画素アーキテクチャ７０を示している。このモードでは、ドレイン１７０及び１２５だけでなくソース１３０が＋８Ｖに駆動され、ゲート１８０の行読み出し信号及びカソード１８５のリセット／消去信号が−８Ｖに駆動される。これにより、浮遊ゲート半導体素子１１５及びＭＯＳＦＥＴ１６０が非導通状態となって、電流１５５及び電流１９５がほぼゼロになる。ダイオード１６５が順バイアスされて浮遊ゲート１４０を放電する。結果的に生じる放電電流の少なくとも一部分を矢印２００で示す。更に、フォトダイオード１１７が充電されて初期状態になり、フォトダイオードの両端の電圧降下が約１５．２ＶＤＣとなる。
図５は、露光動作モードの画素アーキテクチャ７０を示している。このモードでは、ドレイン１２５及びカソード１８５が＋８Ｖに駆動され、ゲート１８０の行読み出し信号及びソース１３０が０Ｖに駆動される。これにより、ＭＯＳＦＥＴ１６０及びダイオード１６５が非導通状態となって、電流１９５及び電流２００がほぼゼロになる。更に、ドレイン１７０及びカソード１５０の電圧レベルが＋１２Ｖの「書き込み電圧」に上昇する。フォトダイオード１１７が電磁放射７５に曝され、これによって該当する電圧降下がカソード１５０とアノード１４５との間に生じる。制御ゲート１３５の電圧はこの電圧降下を表わすので、フォトダイオード１１７で検出される電磁放射の量に対応する。今度は、この制御ゲート電圧によって浮遊ゲート１４０に露光モードの間に注入される電荷の量が決まる。
図６は、データ保持動作モードの画素アーキテクチャ７０を示している。このモードでは、ドレイン１７０及びカソード１８５が＋８Ｖに駆動され、ゲート１８０の行読み出し信号及びソース１３０が０Ｖに駆動される。これにより、ＭＯＳＦＥＴ１６０及びダイオード１６５が非導通状態となって、電流１９５及び電流２００がほぼゼロになる。フォトダイオード１１７のカソード１５０の電圧レベルが＋８Ｖに下がるので、電荷が更に浮遊ゲート１４０に蓄積されることがない。更には、ドレイン１２５を開放する、または高インピーダンス負荷に接続して、電流が浮遊ゲート半導体素子１１５を流れることがないようにする。従って、電流１５５はほぼゼロになる。この状態では、浮遊ゲート１４０の電荷は長い期間に渡って常に一定した状態を維持することができる。浮遊ゲート１４０の電荷を画像アレイ６５の個々の画素回路７０の内部において保持することができるので、周辺回路があるとすれば、周辺回路に課される画像処理条件を緩和することができる。従って、このような画像処理周辺回路の全てのコスト及び複雑さを必要に応じて低減することができる。
図７は、読み出し動作モードの画素アーキテクチャ７０を示している。このモードでは、ドレイン１７０及び１２５、ゲート１８０及びカソード１８５が＋８Ｖに駆動され、ソース１３０が０Ｖに駆動される。これにより、制御ゲート１３５がソース１３０に対して約＋８Ｖの固定電圧になる。従って、ＶＧＳは約＋８Ｖであり、画素出力を通過する電流１５５は浮遊ゲート１４０の電荷に対応する。電流１５５を適切なデジタル信号に変換する操作は列読み出し回路９５において行なうことができ、この回路はこの技術分野の当業者が理解する多数の種々の方法によっても実現することができる。
画素アーキテクチャ７０は容易にモノリシック基板において実現される。更に詳細には、画素アーキテクチャ７０を既存のＣＭＯＳ製造プロセスを使用して容易に製造して図２に示す画像アレイ６５を形成することができる。モノリシック基板における画素アーキテクチャ７０の各構成要素の例示としての平面レイアウトを図８に示す。しかしながら、他のレイアウトを用いることができることを理解されたい。更に、図２の行選択回路９０、列読み出し回路９５、フレーム・グラバー１００、及びクロック兼タイミング発生器１０５のような周辺要素のいずれをも同じようにして、画像アレイ６５と共にモノリシック基板の中に一体化することができる。
画素アーキテクチャ７０は浮遊ゲート半導体素子１１５を中心とする構成であるので、グローバル・リセット機能を実現するために必要な構成要素を含む画素は、５Ｔ画素アーキテクチャに比べると少ない構成要素で実現することができる。図３に示す特定の画像回路アーキテクチャでは、２つのトランジスタ１１５及び１６０のみと、１つのダイオード１６５とを、フォトダイオード１１７と組み合わせて使用するので、２Ｔ１Ｄ構造が容易になる。浮遊ゲート半導体素子１１５を用いることにより、画素回路７０を種々の制御モードにすることが可能になるが、これは、同じ動作を実現するためにスイッチング・トランジスタを更に加えるのではなく、画素回路要素に供給する電圧レベルを操作することにより行なわれる。
画素回路７０を実現するために用いる構成要素の数が減ることを利用して、多数の種々の目的を達成することもできる。例えば、画素回路７０は、回路の開口率（fill factor ）が従来の３Ｔ ＣＭＯＳイメージ・センサ・アーキテキチャと同程度になるように製造することができる。更に、回路７０は、４Ｔ及び５Ｔ ＣＭＯＳイメージ・センサ・アーキテキチャと比較した場合に当該回路が遥かに高い感度、及び大きなダイナミック・レンジを有するように実現することができる。ここに開示するように、画素回路７０は露光モードの間に高い動作電圧を用いることができるので、フォトダイオード１１７の性能を向上させ、かつこの性能を同様のＣＣＤイメージ・センサの性能と同等にすることができる。
画素回路７０は、読み出し動作モードが従来のＣＭＯＳイメージ・センサに用いられる読み出し方法と同様になるように実現することもできる。例えば、各画素回路７０を個々にアドレス指定することにより、従来のＣＭＯＳイメージ・センサにおいて得られる同じ部分読み出し機能（windowing ）及びサブサンプリング機能を実現するので、該当する周辺読み出し要素（peripheral readout components ）をほとんど全部設計し直すという必要が無い。更に、浮遊ゲート半導体素子１１５には電荷リークの問題が無く、かつ可視光の照射を受ける結果として電荷が再結合するという問題が無い。従って、浮遊ゲート半導体素子には、５Ｔ ＣＭＯＳアーキテクチャに関連する退色（fading）問題が無い。
画像取得システム６０を用いるカメラを含むことができる携帯電話機２０５の一の実施形態を図９及び１０に示す。図示のように、電話機２０５はカメラシステム２１０と、キーボーボード２１５と、コントロール・キー２２０と、そしてディスプレイ２２５と、を含む。上述したように、画像取得システム６０は電磁放射を画像ソースからレンズ８０を通して受ける。取得画像はオンボード画像処理システム２３０に、あるいは直接ディスプレイ２２５に送信することができる（すなわち、ビューファインダー機能などを提供するために）。処理画像は画像ストレージ２３５に保存され、そしてユーザ命令に従ってディスプレイ２２５に送信される。更に、画像ストレージ２３５の画像をストレージから読み出して、パーソナル・コンピュータなどに通信リンク２４０を通して送信することができる。
これまでに説明したシステムに、これらのシステムから得られる基本的示唆から逸脱しない範囲において多くの変更を加えることができる。本発明について、一つ以上の特定の実施形態を参照しながらかなり詳細に説明してきたが、この技術分野の当業者であれば、変更をこれらの実施形態に、添付の請求項に示される本発明の技術範囲及び技術思想から逸脱しない範囲において加え得ることが分かるであろう。
Claims (20)
- イメージ・センサに使用する回路であって、
浮遊ゲート、制御ゲート、ドレイン及びソースを有する浮遊ゲート半導体素子と、
画像からの電磁放射に曝されるように位置する感光性半導体素子と、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を複数の制御モードに移行させるように接続される画素制御回路と、
を備え、
前記感光性半導体素子は、前記制御ゲートに接続されるアノードと、カソードとを有するフォトダイオードであり、
前記画素制御回路は、
前記フォトダイオードの前記アノードとカソードとの間に接続されるトランジスタ・スイッチであって、読み出し信号が供給される制御端子を有するトランジスタ・スイッチと、
消去信号に応答して、電荷の少なくとも一部分を前記浮遊ゲート半導体素子の前記浮遊ゲートから引き抜くように接続されるダイオードと
を含み、
前記制御モードは、
電荷の少なくとも一部分を前記浮遊ゲートから引き抜いて前記浮遊ゲート半導体素子を初期化状態にする消去モードと、
前記浮遊ゲートを少なくとも部分的に、前記感光性半導体素子の一端子の電圧に従って充電する露光モードであって、前記端子の前記電圧は前記感光性半導体素子が前記画像からの前記電磁放射に曝される際の露光量に対応する、前記露光モードと、
前記読み出し信号に応答して、前記トランジスタ・スイッチを駆動して導通状態とすることにより、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流が前記浮遊ゲート上の電荷を示す表示子として検出される読み出しモードと
を含む、前記イメージ・センサに使用する回路。 - 請求項１に記載の回路において、前記制御モードは更にデータ保持モードを含み、このモードでは、前記浮遊ゲート半導体素子の前記浮遊ゲートに前記露光モードの間に捕獲された電荷は、前記感光性半導体素子が前記画像からの前記電磁放射に更に曝されても前記浮遊ゲートに保持される、回路。
- イメージ・センサに使用する回路であって、
浮遊ゲート、制御ゲート、ドレイン及びソースを有する浮遊ゲート半導体素子と、
画像からの電磁放射に曝されるように位置する感光性半導体素子と、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を複数の制御モードに移行させるように接続される画素制御回路と、
を備え、
前記感光性半導体素子は、前記制御ゲートに接続されるアノードと、カソードとを有するフォトダイオードであり、
前記画素制御回路は、
読み出し信号が供給される制御ゲートと、前記フォトダイオードの前記カソードに接続されるドレインと、前記フォトダイオードの前記アノードに接続されるソースとを有するＦＥＴトランジスタであって、該ＦＥＴトランジスタの前記ソース及び前記フォトダイオードの前記アノードが更に、前記浮遊ゲート半導体素子の前記制御ゲートに接続されている、ＦＥＴトランジスタと、
前記浮遊ゲート半導体素子の前記制御ゲートに接続されるアノードを有するダイオードであって、消去信号に応答して、電荷の少なくとも一部分を前記浮遊ゲート半導体素子の前記浮遊ゲートから引き抜くように接続される、前記ダイオードと
を含み、
前記制御モードは、
電荷の少なくとも一部分を前記浮遊ゲートから引き抜いて前記浮遊ゲート半導体素子を初期化状態にする消去モードと、
前記浮遊ゲートを少なくとも部分的に、前記感光性半導体素子の一端子の電圧に従って充電する露光モードであって、前記端子の前記電圧は前記感光性半導体素子が前記画像からの前記電磁放射に曝される際の露光量に対応する、前記露光モードと、
前記読み出し信号に応答して、前記ＦＥＴトランジスタを駆動して導通状態とすることにより、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流が前記浮遊ゲート上の電荷を示す表示子として検出される読み出しモードと
を含む、前記イメージ・センサに使用する回路。 - 請求項３に記載の回路において、前記消去モードでは、前記ＦＥＴトランジスタ及び前記浮遊ゲート半導体素子は非導通状態にあり、前記浮遊ゲート半導体素子の前記浮遊ゲートは前記ダイオードを通して放電する、回路。
- 請求項３に記載の回路において、前記露光モードでは、前記ＦＥＴトランジスタ及び前記ダイオードはそれぞれ非導通状態にあり、前記フォトダイオードの前記カソードは露光電圧レベルに昇圧され、前記浮遊ゲート半導体素子の前記ドレイン及びソースには、前記フォトダイオードの前記アノードの電圧レベルに従って前記浮遊ゲートを充電するために十分な電圧が印加される、回路。
- 請求項３に記載の回路において、前記制御モードは更にデータ保持モードを含み、前記データ保持モードでは、前記ＦＥＴトランジスタ及び前記ダイオードはそれぞれ非導通状態にあり、前記フォトダイオードの前記カソードは保持電圧レベルにあり、前記浮遊ゲート半導体素子の前記ドレインは事実上開放状態にある、回路。
- 請求項３に記載の回路において、前記読み出しモードでは、前記浮遊ゲート半導体素子の前記浮遊ゲートの前記制御ゲートは所定電圧にあり、前記浮遊ゲート半導体素子の前記ドレインと前記ソースとの間の電流は、前記露光モードの間に前記浮遊ゲートに注入される電荷を示す、回路。
- 基板に形成されるモノリシック・イメージ・センサであって、前記イメージ・センサは複数の画素を有し、前記複数の画素の一つ以上の画素は、
前記基板に形成され、かつ浮遊ゲートと、制御ゲートと、ドレインと、ソースとを有する浮遊ゲート半導体素子と、
前記基板に形成され、かつ画像からの電磁放射に曝されるように位置する感光性半導体素子と、
前記基板に形成され、かつ前記浮遊ゲート半導体素子及び前記感光性半導体素子を複数の制御モードに移行させるように接続される画素制御回路と、
を備え、
前記感光性半導体素子は、前記制御ゲートに接続されるアノードと、カソードとを有するフォトダイオードであり、
前記画素制御回路は、
前記フォトダイオードの前記アノードとカソードとの間に接続されるトランジスタ・スイッチであって、読み出し信号が供給される制御端子を有するトランジスタ・スイッチと、
消去信号に応答して、電荷の少なくとも一部分を前記浮遊ゲート半導体素子の前記浮遊ゲートから引き抜くように接続されるダイオードと
を含み、
前記制御モードは、
電荷の少なくとも一部分を前記浮遊ゲートから引き抜いて前記浮遊ゲート半導体素子を初期化状態にする消去モードと、
前記浮遊ゲートを少なくとも部分的に、前記感光性半導体素子の一端子の電圧に従って充電する露光モードであって、前記端子の前記電圧は前記感光性半導体素子が前記画像からの前記電磁放射に曝される際の露光量に対応する、前記露光モードと、
前記読み出し信号に応答して、前記トランジスタ・スイッチを駆動して導通状態とすることにより、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流が前記浮遊ゲート上の電荷を示す表示子として検出される読み出しモードと
を含む、前記モノリシック・イメージ・センサ。 - 請求項８に記載のモノリシック・イメージ・センサにおいて、前記制御モードは更にデータ保持モードを含み、このモードでは、前記浮遊ゲート半導体素子の前記浮遊ゲートに前記露光モードの間に捕獲された電荷は、前記感光性半導体素子が前記画像からの前記電磁放射に更に曝されても前記浮遊ゲートに保持される、モノリシック・イメージ・センサ。
- モノリシック基板に形成される複数の画素を有するイメージ・センサであって、前記複数
の画素のうちの一つ以上の画素は、
浮遊ゲートと、制御ゲートと、ドレインと、ソースとを有する浮遊ゲート半導体素子と、
前記制御ゲートに接続されるアノードと、カソードとを有し、画像からの電磁放射に曝されるように位置するフォトダイオードと、
読み出し信号が供給される制御ゲートと、前記フォトダイオードの前記カソードに接続されるドレインと、前記フォトダイオードの前記アノードに接続されるソースとを有するＦＥＴトランジスタであって、前記ＦＥＴトランジスタの前記ソース及び前記フォトダイオードの前記アノードが更に、前記浮遊ゲート半導体素子の前記制御ゲートに接続されている、ＦＥＴトランジスタと、
前記浮遊ゲート半導体素子の前記制御ゲートに接続されるアノードを有するダイオードと、
を備え、
前記浮遊ゲートは、前記フォトダイオードが前記画像からの前記電磁放射に曝される際の露光量に対応する、前記フォトダイオードの一端子の電圧に従って、少なくとも部分的に充電され、
前記読み出し信号に応答して、前記ＦＥＴトランジスタを駆動して導通状態とすることにより、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流が前記浮遊ゲート上の電荷を示す表示子として検出され、
前記ダイオードは、消去信号に応答して、電荷の少なくとも一部分を前記浮遊ゲート半導体素子の前記浮遊ゲートから引き抜くように接続されている、イメージ・センサ。 - 請求項１０に記載のイメージ・センサにおいて、前記イメージ・センサは消去モードで動作することができ、このモードでは、前記ＦＥＴトランジスタ及び前記浮遊ゲート半導体素子は非導通状態にあり、前記浮遊ゲート半導体素子の前記浮遊ゲートは前記ダイオードを通して放電する、イメージ・センサ。
- 請求項１０に記載のイメージ・センサにおいて、前記イメージ・センサは露光モードで動作することができ、このモードでは、前記ＦＥＴトランジスタ及び前記ダイオードはそれぞれ非導通状態にあり、前記フォトダイオードの前記カソードは露光電圧レベルに昇圧され、前記浮遊ゲート半導体素子の前記ドレイン及びソースには、前記浮遊ゲートを前記フォトダイオードの前記アノードの電圧に従って充電するために十分な電圧が印加される、イメージ・センサ。
- 請求項１０に記載のイメージ・センサにおいて、前記イメージ・センサはデータ保持モードで動作することができ、このモードでは、前記ＦＥＴトランジスタ及び前記ダイオードはそれぞれ非導通状態にあり、前記フォトダイオードの前記カソードは保持電圧レベルに降圧され、前記浮遊ゲート半導体素子の前記ドレインは事実上開放状態にある、イメージ・センサ。
- 請求項１２に記載のイメージ・センサにおいて、前記イメージ・センサは読み出しモードで動作することができ、このモードでは、所定電圧が前記浮遊ゲート半導体素子の前記制御ゲートに供給され、前記浮遊ゲート半導体素子の前記ドレインと前記ソースとの間の電流は、前記露光モードの間に前記浮遊ゲートに注入される電荷を示す、イメージ・センサ。
- 複数の画素から成るアレイを有するイメージ・センサを備えるデジタル・カメラであって、前記複数の画素のうちの一つ以上の画素は、
浮遊ゲートと、制御ゲートと、ドレインと、ソースとを有する浮遊ゲート半導体素子と、
画像からの電磁放射に曝されるように位置する感光性半導体素子と、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を複数の制御モードに移行させるように接続される画素制御回路と、
を含み、
前記感光性半導体素子は、前記制御ゲートに接続されるアノードと、カソードとを有するフォトダイオードであり、
前記画素制御回路は、
前記フォトダイオードの前記アノードとカソードとの間に接続されるトランジスタ・スイッチであって、読み出し信号が供給される制御端子を有するトランジスタ・スイッチと、
消去信号に応答して、電荷の少なくとも一部分を前記浮遊ゲート半導体素子の前記浮遊ゲートから引き抜くように接続されるダイオードと
を含み、
前記複数の制御モードは、
前記電磁放射に曝すために、電荷の少なくとも一部分を前記浮遊ゲートから引き抜いて前記浮遊ゲート半導体素子を初期化状態にする消去モードと、
前記浮遊ゲートを少なくとも部分的に、前記感光性半導体素子の一端子の電圧に従って充電する露光モードであって、前記端子の前記電圧は前記感光性半導体素子が前記画像からの前記電磁放射に曝される際の露光量に対応する、露光モードと、
所定電圧が前記浮遊ゲート半導体素子の前記浮遊ゲートの前記制御ゲートに供給される読み出しモードであって、前記浮遊ゲート半導体素子の前記ドレインと前記ソースとの間の電流は、前記露光モードの間に前記浮遊ゲートに注入される電荷を示し、前記浮遊ゲート半導体素子の前記ドレインと前記ソースとの間の電流は、前記読み出し信号に応答して、前記トランジスタ・スイッチを駆動して導通状態とすることにより検出される、読み出しモードと、
を含み、前記デジタル・カメラは更に、
画像データを複数の前記画素の各々の画素から前記読み出しモードの間に取得するように接続されているイメージ・センサ読み出し回路と、
前記イメージ・センサ読み出し回路が取得する画像データを画像フレームに配列するように接続されているフレーム・グラバーと、
を備える、デジタル・カメラ。 - 請求項１５に記載のデジタル・カメラにおいて、前記制御モードは更にデータ保持モードを含み、このモードでは、前記浮遊ゲート半導体素子の前記浮遊ゲートに前記露光モードの間に捕獲された電荷は、前記感光性半導体素子が前記画像からの前記電磁放射に更に曝されても前記浮遊ゲートに保持される、デジタル・カメラ。
- イメージ・センサの画素を動作させる方法であって、前記画素は、浮遊ゲートと、制御ゲートと、ドレインと、ソースとを有する浮遊ゲート半導体素子、及び画像からの電磁放射に曝されるように位置する感光性半導体素子を備え、前記方法は、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を消去モードに駆動するステップであって、消去モードでは、前記電磁放射に曝すために、電荷の少なくとも一部分を前記浮遊ゲートから引き抜いて前記浮遊ゲート半導体素子を初期化状態にする、消去モードに駆動するステップと、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を露光モードに駆動するステップであって、露光モードでは、前記浮遊ゲートを少なくとも部分的に、前記感光性半導体素子の一端子の電圧に従って充電し、前記端子の前記電圧は前記感光性半導体素子が前記画像からの前記電磁放射に曝される際の露光量に対応する、露光モードに駆動するステップと、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を読み出しモードに駆動するステップであって、読み出しモードでは、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流が前記浮遊ゲート上の電荷を示す、読み出しモードに駆動するステップと、
前記浮遊ゲート半導体素子の前記ソースとドレインとの間の前記電流を検出するステップと
を備え、
前記感光性半導体素子は、前記制御ゲートに接続されるアノード及びカソードを有するフォトダイオードであり、
前記画素は更に、
読み出し信号が供給される制御ゲートと、前記フォトダイオードの前記カソードに接続されるドレインと、前記フォトダイオードの前記アノードに接続されるソースとを有するＦＥＴトランジスタであって、前記ＦＥＴトランジスタの前記ソース及び前記フォトダイオードの前記アノードが更に、前記浮遊ゲート半導体素子の前記制御ゲートに接続されている、ＦＥＴトランジスタと、
前記浮遊ゲート半導体素子の前記制御ゲートに接続されるアノードを有するダイオードと
を含み、
前記浮遊ゲート半導体素子及び前記感光性半導体素子を前記消去モードに駆動する前記ステップは、
前記ＦＥＴトランジスタ及び前記浮遊ゲート半導体素子を駆動して非導通状態にすること、
前記浮遊ゲート半導体素子の前記浮遊ゲートを少なくとも部分的に、前記ダイオードを通して放電すること
を含み、前記検出するステップは、
前記読み出し信号に応答して、前記ＦＥＴトランジスタを駆動して導通状態とすることにより、前記浮遊ゲート半導体素子の前記ソースとドレインとの間の電流を、前記浮遊ゲート上の電荷を示す表示子として検出すること
を含む、方法。 - 請求項１７に記載の方法であって、更に、前記浮遊ゲート半導体素子及び前記感光性半導体素子をデータ保持モードに駆動するステップであって、データ保持モードでは、前記浮遊ゲート半導体素子の前記浮遊ゲートに前記露光モードの間に捕獲された電荷は、前記感光性半導体素子が前記画像からの前記電磁放射に更に曝されても前記浮遊ゲートに保持される、データ保持モードに駆動するステップを備える方法。
- 請求項１７に記載の方法において、前記浮遊ゲート半導体素子及び前記感光性半導体素子を前記露光モードに駆動する前記ステップは、
前記ＦＥＴトランジスタ及び前記ダイオードをそれぞれ駆動して非導通状態にすること、
前記フォトダイオードの前記カソードを駆動して露光電圧レベルにすること、
前記浮遊ゲート半導体素子の前記ドレインとソースとの間の電圧を駆動して、前記フォトダイオードの前記アノードの電圧レベルに従って前記浮遊ゲートを充電するために十分な電圧にまですること、
を含む、方法。 - 請求項１８に記載の方法において、前記浮遊ゲート半導体素子及び前記感光性半導体素子を前記データ保持モードに駆動する前記ステップは、
前記ＦＥＴトランジスタ及び前記ダイオードを駆動して非導通状態にすること、
前記フォトダイオードの前記カソードを駆動して保持電圧レベルにすること、
前記浮遊ゲート半導体素子の前記ドレインを駆動して事実上開放状態にすること、
を含む、方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/168,945 US7508434B2 (en) | 2005-06-28 | 2005-06-28 | Image sensor architecture employing one or more floating gate devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007013953A JP2007013953A (ja) | 2007-01-18 |
| JP4554560B2 true JP4554560B2 (ja) | 2010-09-29 |
Family
ID=36972838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006168874A Active JP4554560B2 (ja) | 2005-06-28 | 2006-06-19 | 一つ以上の浮遊ゲート素子を用いるイメージ・センサ・アーキテクチャ |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7508434B2 (ja) |
| EP (1) | EP1908278B1 (ja) |
| JP (1) | JP4554560B2 (ja) |
| KR (1) | KR101235537B1 (ja) |
| CN (1) | CN101263708B (ja) |
| BR (1) | BRPI0612562A2 (ja) |
| CA (1) | CA2612194C (ja) |
| RU (1) | RU2418383C2 (ja) |
| TW (1) | TWI398162B (ja) |
| WO (1) | WO2007001688A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7652699B2 (en) * | 2005-08-30 | 2010-01-26 | Motorola, Inc. | Color image sensor with tunable color filter |
| US7884869B2 (en) * | 2007-04-30 | 2011-02-08 | Motorola Mobility, Inc. | Assignment of pixel element exposure times in digital camera modules and mobile communication devices |
| JP5486017B2 (ja) * | 2009-01-16 | 2014-05-07 | アイピーリンク・リミテッド | イメージングシステムの被写界深度の改善 |
| US8604409B2 (en) * | 2009-02-18 | 2013-12-10 | Nanjing University | Photosensitive detector with composite dielectric gate MOSFET structure and its signal readout method |
| JP5960961B2 (ja) * | 2010-11-16 | 2016-08-02 | キヤノン株式会社 | 固体撮像素子及び撮像システム |
| US20140035069A1 (en) * | 2011-06-04 | 2014-02-06 | Avalanche Technology Inc. | Field effect transistor having a trough channel |
| CN102572323B (zh) * | 2011-12-28 | 2014-12-10 | 中国科学院上海高等研究院 | 图像传感器像素电路 |
| CN103024301B (zh) * | 2013-01-11 | 2015-10-28 | 清华大学 | 浮栅型图像传感器的成像方法 |
| US9420176B2 (en) | 2014-06-19 | 2016-08-16 | Omnivision Technologies, Inc. | 360 degree multi-camera system |
| CN105578084B (zh) * | 2015-12-28 | 2018-12-18 | 上海集成电路研发中心有限公司 | 一种3t cmos像素单元结构及其信号采集方法 |
| CN110099231B (zh) * | 2019-05-17 | 2021-12-28 | Oppo广东移动通信有限公司 | 一种有源像素图像传感器及图像处理方法、存储介质 |
| CN110233980B (zh) * | 2019-06-27 | 2021-11-02 | Oppo广东移动通信有限公司 | 一种有源像素图像传感器及图像处理方法、存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085660A (ja) * | 1999-09-10 | 2001-03-30 | Toshiba Corp | 固体撮像装置及びその制御方法 |
| JP2002280537A (ja) * | 2001-03-22 | 2002-09-27 | Fuji Film Microdevices Co Ltd | 固体撮像装置とその駆動方法 |
| JP2003101005A (ja) * | 2001-09-27 | 2003-04-04 | Citizen Watch Co Ltd | 固体撮像装置 |
| JP2004111817A (ja) * | 2002-09-20 | 2004-04-08 | Fuji Film Microdevices Co Ltd | 固体撮像装置とその駆動方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06215593A (ja) | 1993-01-20 | 1994-08-05 | Rohm Co Ltd | 光記憶装置 |
| US6166768A (en) * | 1994-01-28 | 2000-12-26 | California Institute Of Technology | Active pixel sensor array with simple floating gate pixels |
| US5625210A (en) * | 1995-04-13 | 1997-04-29 | Eastman Kodak Company | Active pixel sensor integrated with a pinned photodiode |
| US5608243A (en) * | 1995-10-19 | 1997-03-04 | National Semiconductor Corporation | Single split-gate MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range |
| JP3559640B2 (ja) * | 1996-02-27 | 2004-09-02 | キヤノン株式会社 | 光電変換装置 |
| US6049483A (en) * | 1998-08-11 | 2000-04-11 | Texas Instruments Incorporated | Nonvolatile memory device having program and/or erase voltage clamp |
| US6879340B1 (en) * | 1998-08-19 | 2005-04-12 | Micron Technology Inc. | CMOS imager with integrated non-volatile memory |
| US6821808B2 (en) * | 2002-08-23 | 2004-11-23 | Micron Technology, Inc. | CMOS APS with stacked avalanche multiplication layer which provides linear and logarithmic photo-conversion characteristics |
| US6974943B2 (en) * | 2003-07-22 | 2005-12-13 | Omnivision Technologies, Inc. | Active pixel cell using negative to positive voltage swing transfer transistor |
| US6972995B1 (en) * | 2004-04-09 | 2005-12-06 | Eastman Kodak Company | Imaging cell with a non-volatile memory that provides a long integration period and method of operating the imaging cell |
-
2005
- 2005-06-28 US US11/168,945 patent/US7508434B2/en not_active Expired - Fee Related
-
2006
- 2006-05-23 BR BRPI0612562-0A patent/BRPI0612562A2/pt not_active IP Right Cessation
- 2006-05-23 WO PCT/US2006/019724 patent/WO2007001688A1/en active Application Filing
- 2006-05-23 CN CN2006800234949A patent/CN101263708B/zh not_active Expired - Fee Related
- 2006-05-23 RU RU2008102963/09A patent/RU2418383C2/ru not_active IP Right Cessation
- 2006-05-23 CA CA2612194A patent/CA2612194C/en not_active Expired - Fee Related
- 2006-05-23 KR KR1020077030895A patent/KR101235537B1/ko active IP Right Grant
- 2006-05-23 EP EP06760263A patent/EP1908278B1/en not_active Not-in-force
- 2006-06-19 JP JP2006168874A patent/JP4554560B2/ja active Active
- 2006-06-28 TW TW095123359A patent/TWI398162B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085660A (ja) * | 1999-09-10 | 2001-03-30 | Toshiba Corp | 固体撮像装置及びその制御方法 |
| JP2002280537A (ja) * | 2001-03-22 | 2002-09-27 | Fuji Film Microdevices Co Ltd | 固体撮像装置とその駆動方法 |
| JP2003101005A (ja) * | 2001-09-27 | 2003-04-04 | Citizen Watch Co Ltd | 固体撮像装置 |
| JP2004111817A (ja) * | 2002-09-20 | 2004-04-08 | Fuji Film Microdevices Co Ltd | 固体撮像装置とその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060290798A1 (en) | 2006-12-28 |
| CN101263708A (zh) | 2008-09-10 |
| BRPI0612562A2 (pt) | 2010-11-23 |
| RU2418383C2 (ru) | 2011-05-10 |
| TW200731787A (en) | 2007-08-16 |
| KR20080038282A (ko) | 2008-05-06 |
| CN101263708B (zh) | 2011-12-28 |
| EP1908278A1 (en) | 2008-04-09 |
| TWI398162B (zh) | 2013-06-01 |
| RU2008102963A (ru) | 2009-08-10 |
| JP2007013953A (ja) | 2007-01-18 |
| US7508434B2 (en) | 2009-03-24 |
| KR101235537B1 (ko) | 2013-02-21 |
| CA2612194C (en) | 2014-07-08 |
| CA2612194A1 (en) | 2007-01-04 |
| WO2007001688A1 (en) | 2007-01-04 |
| EP1908278B1 (en) | 2013-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4554560B2 (ja) | 一つ以上の浮遊ゲート素子を用いるイメージ・センサ・アーキテクチャ | |
| CN101998066B (zh) | 固体摄像装置、其驱动方法以及电子设备 | |
| US9113102B2 (en) | Method of acquiring physical information and physical information acquiring device | |
| US9088726B2 (en) | Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus | |
| JP4120453B2 (ja) | 固体撮像装置とその駆動制御方法 | |
| CN102186024B (zh) | 物理量检测装置和成像设备 | |
| US7675015B2 (en) | CMOS image sensor with boosted voltage signal and related method of operation | |
| JP2000125203A (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| JP2002051263A (ja) | 固体撮像装置およびカメラシステム | |
| US7423680B2 (en) | Apparatus and method for clamping reset voltage in image sensor | |
| KR20070091104A (ko) | 고체 촬상 장치 | |
| US7710481B2 (en) | Image sensor architecture employing one or more non-volatile memory cells | |
| JP5335465B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP4720836B2 (ja) | 固体撮像装置 | |
| JP2011151461A (ja) | 固体撮像素子 | |
| JP4336544B2 (ja) | 固体撮像装置 | |
| US7619673B2 (en) | Image sensor, driving method and camera | |
| JP4324423B2 (ja) | 固体撮像素子 | |
| JP2005217704A (ja) | 物理量分布検知の半導体装置、並びにこの半導体装置の駆動制御方法および駆動制御装置 | |
| JPWO2009128194A1 (ja) | 固体撮像装置、撮像システム、及び固体撮像装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100714 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4554560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |